专利名称：多孔电介质中嵌刻铜结构的制成方法
技术领域：
本发明涉及半导体器件的工艺及集成电路的制造，具体地说，本发明涉及制作低电介多孔材料中的金属互联线的方法。例如本发明可用于信号处理器件的铜嵌刻及双嵌刻结构的制作过程。同时也应看到，本发明还可有更为广泛的用途，例如本发明可用于微处理器、存储器、特殊应用器件及其他金属互联线结构。
增加集成度不仅可以提高集成电路的性能，同时也为消费者提供低价的产品，建成一个集成电路制造厂要花费几亿甚至几十亿美元，每个集成电路制造厂的硅片产量是有限制的，而每个硅片上的集成电路数也是固定的，缩小集成电路尺寸能使每个硅片上的集成电路数目增加，这也同时增加了芯片厂的产量。然而，缩小集成电路的尺寸并非易事，因为每道工序都有一定的技术难度限制，也就是说，每一个工序只可以缩小到一定程度，其余的工作要靠布线及设计的改变来达到，举例来说，金属线的宽度和线间的电介材料的宽度就不可以太小，以免引起线间信号的干扰。
铝互联线一直被广泛的用于集成电路中，主要原因是它即有良好的导电性能，又和电介质及半导体材料有着很好的粘附性能，随着集成度的进一步提高，导线的尺寸越来越小，铝导线已难以满足高电流密度的要求，而铜可以满足更低电阻率的材料的需求，铜导线和低介电常数材料的同时应用可以很大的提高电路中信号的传输速度。
从上可见，半导体器件的工艺需要更完善的技术。
本发明提供了半导体器件制造的技术及方法，更具体的说，本发明为制成在多孔电介质中的金属互联线提供了方法，多孔电介质具有低介电常数，举例而言，本发明可用于信号处理器的铜嵌刻制成中。然而，本发明可用于更为普遍的半导体器件中，如微处理器、存储器、专用器件及其他器件的金属互联线结构中。
作为一个特别案例，本发明为集成电路及其金属互联结构的制成提供了一个方法，此方法包括在一半导体前层的表面上形成第一电介层，此方法也包括在第一电介层中形成金属嵌刻结构，形成后的金属线为电介材料所环绕，此方法选择性地去除金属导线周围的电介质从而暴露出金属线，此方法可将多孔电介质填入金属周围的空间，多孔电介质的介电常数值在1~2.6之间。
在另一种应用中，此发明也可用于形成另一种半导体集成电路结构。这个结构有第一介电层在有器件结构的半导体表面，金属嵌镶结构的下半部被第一介电层包围，而金属结构的上半部则被多孔电介材料所环绕，这种多孔电介材料的介电常数在1~2.6之间。嵌刻结构金属的表面用其它金属或电介材料覆盖，金属导线的底部及侧面则有衬底材料以避免金属线和电介材料接触，覆盖层及衬底层将金属线封闭，以免金属扩散到多孔电介材料中。
在另一种应用中，本发明为半导体集成电路中金属联线结构的制成提供了一种新方法。此方法包括先将第一电介层沉积在有器件的半导体衬底上，并在其中形成金属互联线嵌刻结构，用化学研磨使表面平整化并使金属导线暴露之后，用选择覆盖的方法将金属表面镀上保护层，用等离子刻蚀方法将金属线周围的第一电介材料部分去除，在此结构上填入多孔电介材料，此蜂窝式纳米多孔材料介电常数在1~2.6之间。此方法使金属外引线周围为第一电介层材料而金属导线周围为低介电常数的多孔材料。
本发明所使用的方法与通用方法相比有很多优点，比如，此技术是在已有技术加以改进而形成新的结构，此项技术与已有技术完全相容，在很多应用中，已有的设备及工艺都可以被有效利用，这些提到的及其他优点在以下的章节中有更详细的描述。
由本发明而导致的更多的应用、结构特征和优越性可在以下的文字及示意图描述中得以体现。
图1是在半导体集成电路中部分完成的互联线结构的简化侧视图。此一结构是由本发明方法制出的。
图2至8是用此发明所制成的互联线结构的流程图。
图1是用本发明的方法制成的一个部分完成的半导体集成电路的互联线结构100，由此图可演变出不同的变化，改进和修正，如图示，此互联线结构包括衬底101，此衬底可以是硅或其他类似半导体，电介质层103覆盖在其表面，互联线105置于电介质层105之上，互联线可由不同材料制成，为掺杂多晶硅、金属(如铝、钨、铜等)，或它们的组合。
此结构有一层间电介质材料107，金属嵌刻结构109置于其中，金属嵌刻结构包括单嵌刻及双嵌刻结构，例如，嵌刻结构可由不同材料构成，如铜、铝、钨及其他作为衬底的金属。金属嵌刻结构也可由重掺杂的多晶硅或类似材料制成，结构的上表面被平整化处理而露出金属和电介质材料，最常用的平整化手段是化学机械抛光，进一步的工艺细节在以后章节中描述。
应用本发明的一种具体方法可简述如下1.在半导体衬底上形成一层电介质层；2.在电介质层上形成一导电层；3.将导电层制成图形以形成互联结构；4.形成层间电介质层覆盖在导线层上；5.在层间电介质上形成图形；6.在有图形电介质上作成金属衬底层；7.沉积金属层并使其表面高于电介质层表面；8.将多余的金属层去除，只留下嵌刻结构内的金属；9.在金属线表面沉积覆盖层；10.在特定区域内将金属线间的电介质去除；11.用低介电常数材料或多孔材料填入金属线间的空隙；
12.用沉积覆盖层把上述表面盖住；13.继续其他工艺步骤。
上述工艺流程是应用此发明的一个例子，此流程中使用有选择性地去除电介质并使一部分金属线暴露出来之后，这部分暴露出的金属又被低介电常数的多孔材料所包围，此流程中增加或删减一、两个工序或将这些工序应用到其他流程中也是可行的。此一方法的进一步详细说明可在全文中找，下面段落有更详细的论述。
在更详尽的描述以上方法之前，下面给出利用本发明的另一个例子；1.半导体衬底上形成一层电介质层；2.在电介质层上形成一导电层；3.将导电层制成图形以形成互联结构；4.形成层间电介质层覆盖在导线层上；5.在层间电介质上形成图形；6.在有图形电介质上作成金属衬底层；7.沉积金属层并使其表面高于电介质层表面；8.将多余的金属层去除，只留下嵌刻结构内的金属；9.将平整化后的金属表面减低到其周围的电介质表面之下；10.在此表面上沉积金属覆盖层；11.平整化使金属覆盖层和电介质表面共面；12.在特定区域内将金属线间的电介质去除；13.用低介电常数材料或多孔材料填入金属线间的空隙；14.用沉积覆盖层把上述表面盖住；15.继续其他工艺步骤。
上述工艺流程是应用此发明的一个例子，此流程中使用有选择性地去除电介质并使一部分金属线暴露出来之后，这部分暴露出的金属又被低介电常数的多孔材料所包围，此流程中增加或删减一、两个工序或将这些工序应用到其他流程中也是可行的。此一方法的进一步详细说明可在全文中找，下面段落有更详细的论述。使用金属覆盖层的好处是它可以在去除金属间电介质时保护金属顶部，进一步的细节可在文中找到。
本发明的另外一个应用可简述如下1.半导体衬底上形成一层电介质层；2.在电介质层上形成一导电层；
3.将导电层制成图形以形成互联结构；4.形成层间电介质层覆盖在导线层上；5.在层间电介质上形成图形；6.在有图形电介质上作成金属衬底层；7.沉积金属层并使其表面高于电介质层表面；8.将多余的金属层去除，只留下嵌刻结构内的金属；9.将平整化后的金属表面减低到其周围的电介质表面之下；10.在此表面上沉积金属覆盖层；11.平整化使金属覆盖层和电介质表面共面；12.在特定区域内将金属线间的电介质去除；13.沉积金属衬底层覆盖表面；14.用低介电常数材料或多孔材料填入金属线间的空隙；15.用沉积覆盖层把上述表面盖住；16.继续其他工艺步骤。
上述工艺流程是应用此发明的一个例子，此流程中使用有选择性地去除电介质并使一部分金属线暴露出来之后，这部分暴露出的金属又被低介电常数的多孔材料所包围，此流程中增加或删减一、两个工序或将这些工序应用到其他流程中也是可行的。此一方法的进一步详细说明可在全文中找，下面段落有更详细的论述。使用金属覆盖层的好处是它可以在去除金属间电介质时保护金属顶部，进一步的细节可在文中找到。
根据本发明所制成的半导体集成电路的方法，如图2~图8所示，这些图示的目的是展示一个例证，而不应认为是对本发明所触及的范围的限制。示意图可根据需要而有所变化、修改或选择，如图示，本方法是在嵌刻结构109的表面形成一个覆盖层201，同时示出的还有在层间电介质层109中的金属互联结构105，覆盖层可以用不同材料制成，如CoWP、CoP、镍及其合金、钨及其合金等，这一覆盖层可由不同方法制成，如化学镀或电镀，离子束溅射，化学气相沉积等以及这些方法的组合，覆盖层主要是用来保护金属线在去除线间电介质的过程中免受侵蚀。
在本发明的一个特别应用中，金属线的上部301被部分去除，使其低于周围的电介质表面，如图3所示，被去除的部分金属301使其下面的金属暴露出来，覆盖层被沉积在这一嵌刻结构的表面，经过一个平整化的工艺之后，金属覆盖层401就被填到空间301内部，如图4所示，暴露的层间电介质也在图中示出。
如图5所示，本方法选择性地去除层间电介质，嵌刻结构中的金属线就暴露了出来，金属裸露的部分可以接触到液体、气体、空气等，选择性地去除金属线间电介质可由湿法或干法刻蚀实现，如等离子刻蚀。选择性湿法刻蚀的化学成分，如氢氟酸及其混合液，干法刻蚀则可使用通用的含氟气体。湿法和干法的结合使用也可视实际应用而使用。如图6示，此一方法也可用来仅去除金属联线间的电介质而保留引线部分不外露，裸露出的金属联线间的距离为603，603的宽度一般小于或等于引线间的距离605，对铜制成的嵌刻结构，603一般比605小0至0.02微米。选择性地去除层间电介质最好选用有选择性侵蚀的化学剂，仅举几例，选择性等离子刻蚀的化学气体包括C4F8、CO、O2、CF4、N2、Ar、SF6、CHF3、CH3F、C4F6、C2F6等。湿法刻蚀的成分可为HF、稀释的HF、HF加H2O2及其他组合。某一具体的电介质去除工艺的选择则视具体应用及对其他工艺的影响而定。
如图7示，本方法用低介电常数或多孔材料回填至金属间的缝隙。这些多孔回填材料可选用Daw公司生产的Silk，应用材料公司的Black Diamond等，他们中都可含有纳米空气泡。这些空气泡的出现可使低介电常数的材料进一步降低介电常数至2.7，但大于空气的介电常数1。含气泡的电介质材料即为多孔电介质材料，它的介电常数比无孔材料要低，在特别应用中，氮化物，如氮化硅、氮化铊等被沉积在暴露的金属表面，作为防护层，以防止金属扩散到低介电常数的材料中去，其他材料如钨及其合金也可被用来作金属防护层。
图8给出了覆盖层801被沉积到多孔填充材料表面，覆盖层一般是比较致密和防透性好的电介质材料。等离体加强的化学气相沉积氧化硅、氮化硅、氮氧化硅及其组合是可被用作覆盖层的几个例子，覆盖层可以防止潮气进入到多孔材料中。
以上所举例证仅为说明本发明的内容，在本发明的精神及范围内，使用者可视应用而对以上案例进行改进和修正。
权利要求
1.一种集成电路中金属互联结构制成的方法，包括在半导体衬底的表面上形成第一层电介质材料；在第一层电介质材料中制成金属嵌刻结构，金属被第一层电介质材料所包围；选择性地去除围在金属线周围的电介质材料使部分金属嵌刻结构暴露出来；在暴露的金属周围形成多孔材料使之紧邻金属线；多孔材料的介电常数在1-2.6之间。
2.如权利要求1所述的方法，其特征在于，在金属结构表面加入覆盖层，以保护金属结构在去除第一层电介质材料时不受损伤。
3.如权利要求1所述的方法，其特征在于，所用的多孔材料是由Daw化学公司的Silk或应用材料公司的Black Diamond而制成的。
4.如权利要求1所述的方法，其特征在于，多孔材料由低电介质材料剂加入化学成分使其混入后生成气泡而成。
5.如权利要求4所述的方法，其特征在于，气泡尺寸在几个至几十个纳米。
6.如权利要求4所述的方法，其特征在于，进一步包括形成一覆盖层以防水分进入多孔材料中。
7.如权利要求6所述的方法，其特征在于，覆盖材料为等离子加强化学气相沉积氧化硅。
8.如权利要求6所述的方法，其特征在于，覆盖材料为含氮材料。
9.如权利要求1所述的方法，其特征在于，金属嵌刻结构为含铜材料。
10.如权利要求1所述的方法，其特征在于，进一步包括使金属凹进，并在凹进处填入覆盖材料。
11.一种半导体集成电路器件结构，包括第一层电介质材料覆盖在半导体衬底表面；金属嵌刻结构被第一层电介质包围，第一层电介质包围金属引线部分；多孔电介质材料包围金属联线部分，多孔材料的介电常数在1-2.6之间；金属嵌刻结构上部是金属覆盖层；衬底层包裹金属的侧面及底面，而覆盖层罩住上表面以隔绝金属嵌刻结构与多孔电介质材料接触。
12.如权利要求11所述的器件结构，其特征在于，进一步包括一个在多孔材料上的覆盖层以防止环境中的水汽进入多孔材料。
13.如权利要求12所述的器件结构，其特征在于，器件所用覆盖层为等离加强化学气相沉积氧化硅。
14.如权利要求12所述的器件结构，其特征在于，所用覆盖层为含氮材料。
15.如权利要求11所述的器件结构，其特征在于，所用金属为含铜金属。
16.如权利要求11所述的器件结构，其特征在于，包括有金属表面凹进的嵌刻结构。
17.一种集成电路中金属互联结构制成的方法，包括在第一层电介质上制成金属互联线层；在互联线层上制成第一个层间电介质层；在第一个层间电介质层中制成金属嵌刻结构，使金属线在电介质层中；平整化嵌刻结构表面，使金属线与电介质层共面；在平整化的嵌刻表面形成覆盖层以保护金属线表面；选择性地去除部分金属间的电介质以暴露部分金属线结构；在所暴露的金属线周围形成多孔电介质材料，这种材料的介电常数在1-2.6之间，视材料中微气泡的数量而定；在多孔材料的表面形成一电介质覆盖层以防止水汽进入到一个或多个多孔材料的结构内。
18.如权利要求17所述的方法，其特征在于，第一层间电介质为一层或多层。
19.如权利要求17所述的方法，其特征在于，电介质覆盖层为防水汽扩散材料。
20.如权利要求17所述的方法，其特征在于，嵌刻结构为含铜金属的双嵌刻结构。
全文摘要
本发明为制成含金属互联结构的集成电路一种方法。此方法包括在半导体衬底上形成第一层电介质材料。方法也包含在此电介质层中制成金属嵌刻结构并使其被此电介质所环绕，此方法选择性地去除嵌刻结构某一部分的电介质材料，使这部分的金属线上部暴露出来，此方法在暴露金属线的周围形成多孔电介质材料，这种多孔电介质材料的介电常数在1至2.6之间。
文档编号H01L21/768GK1467816SQ0216050
公开日2004年1月14日 申请日期2002年12月27日 优先权日2002年12月27日
发明者宁先捷 申请人:中芯国际集成电路制造(上海)有限公司, 中芯国际集成电路制造(上海)有限公