专利名称：集成电路焊线垫片的结构及其形成方法
技术领域：
本发明涉及一种焊线垫片的结构及其形成方法，尤其是有关一种适用于高频、低噪声集成电路(IC)的焊线垫片结构及其形成方法，不但可以有效地隔离来自半导体基板的噪声并且降低焊线垫片的等效电容值，更可以提高打线固着性。
背景技术：
近年来，由于对于低功率、低成本无线收发器的需求与日俱增，主流集成电路(IC)技术竞相研究如何将更多的射频功能实现于单一芯片上。除了让集成电路能够安置于集成电路封装基板上之外，封装基板的外部接脚所连接的外部电路必须透过焊线垫片而电性连接至集成电路。因此集成电路封装时焊线垫片技术已成为一项影响良率以及产品品质的重要因素。这些用来提供集成电路与外部电路之间的电性连接的焊线垫片通常是设置于集成电路晶粒(die)周围的金属区域。当焊线垫片在形成时，金属联机必须确实与焊线垫片接触，以连接至集成电路封装基板的外部接脚。受限于习用的技术以及金属联机与焊线垫片的特性，焊线垫片经常由于面积过大而占去过多的芯片面积，甚者，更由于过大的等效电容值而影响集成电路在高频时的性能表现。
此外，因为近年来通讯集成电路市场的成长，集成电路的操作频率也成指数型的成长，对于通讯集成电路而言，高频讯号的低噪声(low noise)及低损失(low loss)一直是技术追求的目标。
在1987年，美国专利US4,636,832“Semiconductor device with animproved bonding section”提出了一种集成电路的焊线垫片的设计方法。请参阅图1所示，其为美国专利第4,636,832号中所揭露的集成电路装置的横截面图，这项习知技术的特征在于其将半导体组件10放置在焊线垫片15的下方，虽然可以减少布线(layout)的面积，但是此种焊线垫片无法适用于高频底噪声电路，因为在高频讯号通过焊线垫片时，来自半导体基板20的噪声将会直接影响高频的讯号。
为了克服打线(bonding)时的拉力及应力，美国专利US5,248,903“Composite bond pads for semiconductor devices”提出一种焊线垫片。请参阅图2所示，其为美国专利US5,248,903所揭露的集成电路装置的横截面图，焊线垫片30至少有两层的导电层30a与30c以及一连接层30b，但是此种焊线垫片并不适合使用于高频、低噪声的讯号，因为半导体基板35的噪声将会直接影响到讯号的品质。
美国专利US5,502,337“Semiconductor device structure includingmultiple interconnection layers with interlayer insulating films”提出一种不同焊线垫片设技方法。请参阅图3所示，其为美国专利US5,502,337所揭露的集成电路装置的横截面图，其将焊线垫片40中的连接层40a安排在打线区45的外围。而集成电路制造时会在焊线垫片40上形成一个有弧度的打线区，藉此可增加打线的固着性。然而，现在集成电路已经步入次微米(submicrometer)或是深次微米(deep sub micrometer)，化学机械抛光(CMP)已经是现在半导体制程的标准程序。所以此习知技术已经无法在现在的制程中产生原本的效果，此外此技术也与先前所提的技术相同，并无法隔离由半导体基板50来的噪声。
发明内容
本发明的主要目的是提供一种集成电路焊线垫片的结构及其形成方法，适用于高频、低噪声集成电路焊线垫片的结构上，可有效地减少焊线垫片的有效面积，并因此减少其等效电容值。
本发明的次要目的是提供一种集成电路焊线垫片的结构及其形成方法，可有效地隔离来自半导体基板的噪声。
本发明的又一目的是提供一种集成电路焊线垫片的结构及其形成方法，可有效地提高打线固着性，并且避免由于打线过程中所产生的张力而将整个焊线垫片拉出半导体芯片。
为了达到上述的目的，本发明提供一种集成电路焊线垫片的结构，设置于一绝缘层中，该集成电路焊线垫片的结构包括有一下导电层、一复合层结构以及一焊垫导电层。
该下导电层设于该绝缘层内适当位置处，并连接至一固定电位。
该复合层结构其系设于该绝缘层之上，该复合层结构由至少一层导电层与至少一层导电连接层交互层叠所组成。
该焊垫导电层设于该复合层结构之上。
为达上述的目的，本发明更提供一种集成电路焊线垫片(bond pad)的形成方法，包含下列步骤步骤(a)提供设有一绝缘层的一基板。
步骤(b)于该绝缘层内适当位置处形成连接至一固定电位的一下导电层。
步骤(c)于该绝缘层之上形成由至少一层导电层与至少一层导电连接层交互层叠所组成的一复合层结构。
步骤(d)于该复合层结构之上形成面积大于该复合层结构的导电层面积的一焊垫导电层。
为了便于了解本发明的特征、目的及功能，下面结合附图以具体实例对本发明进行详细说明。
图1是美国专利US4,636,832所揭露的集成电路装置的横截面图；图2是美国专利US5,248,903所揭露的集成电路装置的横截面图；图3是美国专利US5,502,337所揭露的集成电路装置的横截面图；图4是本发明的集成电路焊线垫片较佳实施例的上视结构示意图；图5是本发明的集成电路焊线垫片较佳实施例图4A-A剖面示意图；图6是本发明集成电路焊线垫片的形成方法较佳实施例流程示意图。
附图标记说明10-半导体组件；15-焊线垫片；20-基板；30-焊线垫片结构；30a-焊线垫片上层；30b-连接层；30c-焊线垫片下层；35-基板；40-焊线垫片上层；40a-连接层；45-焊线区域；50-基板；100-复合层结构；101，201-导电连接层；102，202-导电层；104，204-外部电路的连接处；105，205-保护层；300-下导电层；400-基板；500-绝缘层；600，700-焊垫导电层；91-提供设有一绝缘层的一基板；92-绝缘层内形成一下导电层；93-绝缘层之上形成一复合层结构；94-于该复合层结构之上形成一焊垫导电层；95-焊垫导电层上形成一保护层。
具体实施例方式
本发明揭露一种集成电路焊线垫片的结构及其形成方法，其具体实施例参阅图式而予以说明，图中的相似参考数字代表相似的组件。
请参阅图4及图5所示，其是本发明集成电路焊线垫片较佳实施例结构示意图。本发明集成电路焊线垫片的结构其系形于一基板400上的一绝缘层500中，该集成电路焊线垫片的结构系包括一下导电层300、一复合层结构100以及一焊垫导电层600。该下导电层300设于该绝缘层500内适当位置处，其二侧分别设置有层层相互堆栈的复数个导电层202与复数个导电连接层201，使得该下导电层300可藉有此层层相互堆栈的结构而将电讯连接传导至该绝缘层500曝露的上表面所设置的一焊垫导电层700，以提供进而连接至一固定电位装置(图中未示)，而该焊垫导电层700进而与一芯片保护层205形成打线区，此时由基板400传来的噪声将会由下导电层300进行噪声的隔离，并且由该焊垫导电层700的连接到较干净的电源或电位。
该复合层结构100设于该绝缘层500之上，该复合层结构100由至少一层导电层102与至少一层导电连接层101交互层叠所组成，而该焊垫导电层600设于该复合层结构100之上且紧邻该绝缘层500的顶面侧，于本发明较佳实施例中，为了降低整个焊线垫片结构的有效电容值，该焊垫导电层600是多边形形状结构方式实现，且设计该导电层102的面积小于该焊垫导电层600的面积，所以可以有效地再降低与下导电层300之间的有效电容值，将该导电层102以栅状结构或是蜂巢结构方式实现，可减少该导电层102的面积。而该导电连接层101还包含有复数个介电层(via)以及复数个插塞(via plug)，此导电连接层101结构能够由本领域的熟练技术人员依据上述揭露而加以变化实施，仍将不失本发明要义所在，亦不脱离本发明的精神和范围，故在此不多加赘述。
于本发明较佳实施例中，集成电路焊线垫片的结构其更包括一保护层105(passivation layer)，该保护层105设于该绝缘层500上且部分与该焊垫导电层600相连接，由以上设计的该复合层结构100与该焊垫导电层600的电讯连接结构进而形成一个稳固的打线区，可以增加打线时的拉力，使有效地提高打线固着性，并且避免由于打线过程中所产生的张力而将整个集成电路焊线垫片的结构拉出半导体芯片。
为使能对本发明的特征、目的及功能有更进一步的认知与了解，请参阅图6所示，其是集成电路焊线垫片的形成方法较佳实施例流程示意图，其中图标91、92、93、94以及95所示分别与本发明集成电路焊线垫片的形成方法的步骤(a)至步骤(e)相对应。
步骤(a)提供设有一绝缘层的一基板，该绝缘层设置于该基板的上方。
步骤(b)于该绝缘层内适当位置处形成一下导电层，该下导电层藉由制作复数个相互堆栈的导电层与导电连接层而提供电讯连接至一焊垫导电层，该焊垫导电层还与一保护层形成打线区，使得该焊垫导电层的连接到较干净的电源或电位的一固定电位。
步骤(c)于该绝缘层之上形成一复合层结构，该复合层结构由至少一层导电层与至少一层导电连接层交互层叠所组成，且该导电层以栅状结构或是以蜂巢结构方式实现，而该导电连接层还包含有复数个介电层以及复数个插塞的结构。
步骤(d)于该复合层结构之上形成面积大于该复合层结构的导电层面积的一焊垫导电层，且该焊垫导电层是多边形形状结构。
步骤(e)于该绝缘层上形成一保护层(passivation layer)，使得该焊垫导电层与该保护层可形成打线区。
由此本发明集成电路焊线垫片的结构及其形成方法，可达到减少焊线垫片的等效电容值，隔离半导体基板的噪声，并且增加打线的固着性，此设计方法可以适用于高频集成电路中达到高频、低噪声的要求。
唯以上所述仅是本发明的较佳实施例，不能用来限制本发明的范围。凡依本发明权利要求所做的均等变化及修饰，仍将不失本发明的要义所在，亦不脱离本发明的精神和范围，故都应视为本发明的进一步实施。
权利要求
1.一种集成电路焊线垫片的结构，设置于一绝缘层中，该集成电路焊线垫片的结构包括一下导电层，设于该绝缘层内适当位置处，并连接至一固定电位(电平)；一复合层结构，设于该绝缘层之上，该复合层结构由至少一层导电层与至少一层导电连接层交互层叠组成；以及一焊垫导电层，设于该复合层结构之上。
2.如权利要求1所述集成电路焊线垫片的结构，其中该复合层结构的最上层导电层的面积小于该焊垫导电层的面积。
3.如权利要求1所述集成电路焊线垫片的结构，其中该焊垫导电层是多边形形状结构。
4.如权利要求1所述集成电路焊线垫片的结构，其中该下导电层隔离该基板耦合的噪声。
5.如权利要求1所述集成电路焊线垫片的结构，其中该复合层结构的导电层是栅状结构或为蜂巢状结构。
6.如权利要求1所述集成电路焊线垫片的结构，其中该导电连接层还包含有复数个介电层(via)以及复数个插塞(via plug)。
7.一种集成电路焊线垫片的结构，设置于一绝缘层中，该集成电路焊线垫片的结构包括一复合层结构，设于该绝缘层之上，该复合层结构由至少一层导电层与至少一层导电连接层交互层叠所组成；以及一焊垫导电层，设于该复合层结构之上；其中该导电层的面积小于该焊垫导电层，以提供降低该集成电路焊线垫片的结构等效电容值。
8.一种集成电路焊线垫片结构，设置于一绝缘层中，该集成电路焊线垫片结构包括一复合层结构，设于该绝缘层之上，该复合层结构至少一层导电层与至少一层导电连接层交互层叠所组成；以及一焊垫导电层，设于该复合层结构之上；其中该焊垫导电层是多边形形状结构，以提供降低该集成电路焊线垫片的结构等效电容值。
9.一种集成电路焊线垫片(bond pad)的形成方法，包含下列步骤(a)提供设有一绝缘层的一基板；(b)于该绝缘层内适当位置处形成连接至一固定电位的一下导电层；(c)于该绝缘层之上形成由至少一层导电层与至少一层导电连接层交互层叠所组成的一复合层结构；(d)于该复合层结构之上形成面积大于该复合层结构的导电层面积的一焊垫导电层。
10.如权利要求9所述集成电路焊线垫片(bond pad)的形成方法，其中该步骤(c)的导电连接层还包含有复数个介电层(via)以及复数个介电层插塞(via plug)。
全文摘要
本发明公开了一种集成电路焊线垫片的结构及其形成方法，系设置于一绝缘层中，该集成电路焊线垫片的结构包括有一下导电层、一复合层结构以及一焊垫导电层。该下导电层设于该绝缘层内适当位置处，并连接至一固定电位，该复合层结构设于该绝缘层之上，该复合层结构系由至少一层导电层与至少一层导电连接层交互层叠所组成，该焊垫导电层设于该复合层结构之上。
文档编号H01L21/60GK1527382SQ0311951
公开日2004年9月8日 申请日期2003年3月7日 优先权日2003年3月7日
发明者林盈熙 申请人:瑞昱半导体股份有限公司