专利名称：焊垫片的布局方法及结构的制作方法
技术领域：
本发明为一种焊垫片的布局方法及结构，透过本发明将多个焊垫片以单边的方法加以布局，可具有缩小布局面积的功效，进而达成节省成本的目标。
背景技术：
由于电子科技的不断地进步，使得各类的电子产品必须不断地提升其功能以及执行速度，更重要的是在强调功能性的同时，亦须兼顾到电子产品是否符合微型化的潮流，于是乎，半导体芯片的制造过程皆以此为首要目的，希望能透过半导体制程与技术的改进，达成提升芯片的执行速度并且兼顾电子产业所追求的「轻、薄、短、小」的目标。
于实际半导体制程中，焊垫片的布局方式已成为提升芯片执行速度的一个重要环节，再搭配上不同的封装技术，半导体芯片亦可产生不同的性能，然而，目前焊垫片的布局方式往往会造成半导体芯片中空间利用性不足的问题，导致半导体芯片无法兼顾电子产业所追求的「轻、薄、短、小」的目标。
如图1所示，为目前半导体芯片的电路结构示意图，其中芯片基板100的内部设有一核心芯片区10，是用以放置一核心芯片，同时执行各类功能性的运算处理，而该核心芯片区10的周围设置有多排的焊垫片30(本图中仅显示单排)，用以封装连接该核心芯片的内部电路，并且透过安装多个导电条20(I/O Pad)于该核心芯片区10的四周，使导电条20电性连接该核心芯片的内部电路与该焊垫片30，由此可将核心芯片区10的输入/输出信号传送至焊垫片30上。
在封装(Packaging)的过程中，于芯片基板100的外部设置有多条导电接脚50(Lead Frame)，经由封装的厂商对应该些焊垫片30所设置的相对位置，以金属所制的焊线(bonding wire)40封装连接该些焊垫片30以及该些导电接脚50，可用以传送内部核心芯片区10的输出信号或接收外来的输入信号至核心芯片区10进行处理，换句话说，透过设置导电条20、焊垫片30以及焊线40连接于核心芯片区10与导电接脚50之间，信号方可进行传递。
然而，由上述的电路结构亦可明显看出芯片基板100中尚有许多地区可以省略但碍于目前的布局方式却无法省略，导致无法将半导体芯片更进一步的微型化；如图2所示，为芯片基板100内部电路结构的上视图，其中可明显看出芯片基板100中将会有四个转角地区60无法应用到，造成面积上有所浪费并且不符合电子产业所追求的「轻、薄、短、小」的目标，因此对于微型化的应用上，实有不便之处。
经由上述的现有技术说明可知，目前半导体芯片中尚有许多地区可以省略但碍于目前的布局方式却无法省略，导致无法将芯片基板100更进一步的微型化，缘此，本发明人有感于上述缺点的尚可改善，终于提出一种简易且低成本的解决方法及电路结构。
发明内容
本发明提供一种焊垫片的布局方法及结构，于一芯片基板上用以封装连接一核心芯片的内部电路，该布局方法包括下列步骤设置一核心芯片区，用以放置该核心芯片；设置一焊垫片区于该核心芯片区的单侧边缘处，其上布设多个焊垫片(Bonding Pad)；以及布设多个导电条(I/O Pad)于该核心芯片与该多个焊垫片之间，并电性连接该核心芯片的内部电路与该多个焊垫片。
本发明亦提供一布局结构，该结构包括一核心芯片区，设置于该芯片基板上，用以放置该芯片；一焊垫片区，设置于该芯片区的单边缘处，其上布设有该多个焊垫片(Bonding Pad)；及多个导电条(I/O Pad)，布设于该核心芯片与该多个焊垫片之间，用以电性连接该核心芯片的内部电路与该多个焊垫片。
图1所示为目前半导体芯片的电路结构示意图；图2所示为芯片基板内部电路结构的上视图；图3为本发明的单一核心芯片的单侧边缘结构示意图；图4a为本发明的单一核心芯片的多层焊垫片第一实施例结构示意图；图4b为本发明的单一核心芯片的多层焊垫片第二实施例结构示意图；图4c为本发明的单一核心芯片的多层焊垫片第三实施例结构示意图；图5为本发明的两个核心芯片的第一实施例结构示意图；图6为本发明的两个核心芯片的第二实施例结构示意图；图7为本发明的三个核心芯片的第一实施例结构示意图；图8为本发明的四个核心芯片的第一实施例结构示意图；及图9为本发明的布局方法流程图。
主要符号10 核心芯片区 20 导电条30 焊垫片 40 焊线50 多个导电接脚100、200芯片基板110 核心芯片区 120 多个导电条125 垫片区 130 多个焊垫片140 第一芯片150 第二芯片160 第三芯片170 第四芯片具体实施方式
本发明为一种焊垫片的布局方法及结构，运用单侧边缘的布局方法将焊垫片设置于半导体芯片中，并且可将该方法结合至半导体的封装技术中，达成缩小布局面积、降低内部电路电压降的差异以及节省成本的目标。
首先请参阅图3为本发明的单一核心芯片的单侧边缘结构示意图，其中芯片基板200之中设置有一核心芯片区110，用以放置一核心芯片于其中，而该核心芯片区110的单侧边缘处设有焊垫片区125，其中该焊垫片区内设置有多个排焊垫片130(本图中仅显示单排)，可提供半导体封装的厂商用以封装连接该核心芯片的内部电路。
于该核心芯片区110与该些焊垫片130之间，设置有多条导电条120(I/OPad)，其用以相对应地电性连接该核心芯片的内部电路与该些焊垫片130，由此，输入信号以及输出信号得以传递于其间。
请参阅图4a为本发明的单一核心芯片的多层焊垫片第一实施例结构示意图，其中芯片基板200之中设置有一核心芯片区110，用以放置一核心芯片于其中，而该核心芯片区110的单侧边缘处设有焊垫片区，其中该焊垫片区内设置有多个排焊垫片130(本图中仅显示单排)，可提供半导体封装的厂商用以封装连接该核心芯片的内部电路，其中该多个焊垫片连接至多个导电接脚50的型态为双边排列。
于该核心芯片区110与该些焊垫片130之间，设置有多条导电条120(I/OPad)，其用以相对应地电性连接该核心芯片的内部电路与该些焊垫片130，由此，输入信号以及输出信号得以传递于其间。
请参阅图4b为本发明的单一核心芯片的多层焊垫片第二实施例结构示意图，其中芯片基板200之中设置有一核心芯片区110，用以放置一核心芯片于其中，而该核心芯片区110的单侧边缘处设有焊垫片区，其中该焊垫片区内设置有多层焊垫片130(本图中仅显示双排)，可提供半导体封装的厂商用以封装连接该核心芯片的内部电路，其中该多个焊垫片连接至多个导电接脚50的型态为双边排列。
于该核心芯片区110与该些焊垫片130之间，设置有多条导电条120(I/OPad)，其用以相对应地电性连接该核心芯片的内部电路与该些焊垫片130，由此，输入信号以及输出信号得以传递于其间。
请参阅图4c为本发明的单一核心芯片的多层焊垫片第三实施例结构示意图，其中芯片基板200之中设置有一核心芯片区110，用以放置一核心芯片于其中，而该核心芯片区110的单侧边缘处设有焊垫片区，其中该焊垫片区内设置有多层焊垫片130(本图中仅显示双排)，可提供半导体封装的厂商用以封装连接该核心芯片的内部电路，其中该多个焊垫片连接至多个导电接脚50的型态为四边排列。
于该核心芯片区110与该些焊垫片130之间，设置有多条导电条120(I/OPad)，其用以相对应地电性连接该核心芯片的内部电路与该些焊垫片130，由此，输入信号以及输出信号得以传递于其间。
请参阅图5为本发明的两个核心芯片的第一实施例结构示意图，其中芯片基板200之中设置有两个核心芯片区，用以放置一第一核心芯片140及一第二核心芯片150于其中，而该第一核心芯片的单侧边缘处及该第二核心芯片的单侧边缘处设有多个焊垫片区，其中该些焊垫片130为该第一核心芯片140及该第二核心芯片150所共有者(本图中仅显示双层)，可提供半导体封装的厂商用以封装连接该核心芯片的内部电路，其中该多个焊垫片连接至多个导电接脚50的型态为四边排列。
于该第一核心芯片与该些焊垫片130之间及该第二核心芯片与该些焊垫片130之间，设置有多条导电条120(I/O Pad)，其用以相对应地用以电性连接该第一核心芯片的内部电路与该些焊垫片130，及电性连接该第二核心芯片的内部电路与该些焊垫片130，由此，输入信号以及输出信号得以传递于其间。
参阅图6为本发明的两个核心芯片的第二实施例结构示意图，其中芯片基板200之中设置有两个核心芯片区，用以放置一第一核心芯片140及一第二核心芯片150于其中，而该第一核心芯片及该第二核心芯片的单侧边缘处设有焊垫片区，其中该第一核心芯片及该第二核心芯片的焊垫片区内设置有多个排焊垫片130(本图中仅显示双排)，可提供半导体封装的厂商用以封装连接该核心芯片的内部电路。其中该第一核心芯片及该第二核心芯片的该些焊垫片连接至多个导电接脚50，且连接的型态为双边排列。
于该第一核心芯片与该些焊垫片130之间及该第二核心芯片与该些焊垫片130之间，设置有多条导电条120(I/O Pad)，其用以相对应地用以电性连接该第一核心芯片的内部电路与该些焊垫片130，及电性连接该第二核心芯片的内部电路与该些焊垫片130，由此，输入信号以及输出信号得以传递于其间。
参阅图7为本发明的三个核心芯片的第一实施例结构示意图，其中芯片基板200之中设置有多个核心芯片区，用以放置一第一核心芯片140、一第二核心芯片150及一第三核心芯片160于其中。该第一核心芯片、该第二核心芯片及该第三核心芯片的各单侧边缘处设有焊垫片区，其中该第一核心芯片、该第二核心芯片及该第三核心芯片的焊垫片区内设置有多个排焊垫片130(本图中仅显示双排)，可提供半导体封装的厂商用以封装连接该核心芯片的内部电路。该第一核心芯片、该第二核心芯片及该第三核心芯片的该些焊垫片连接至多个导电接脚50，且连接的型态为三边排列。
于该第一核心芯片与该些焊垫片130之间、该第二核心芯片与该些焊垫片130之间及该第三核心芯片与该些焊垫片130之间，设置有多条导电条120(I/OPad)，其用以相对应地用以电性连接该第一核心芯片的内部电路与该些焊垫片130，电性连接该第二核心芯片的内部电路与该些焊垫片130，及电性连接该第三核心芯片的内部电路与该些焊垫片130，由此，输入信号以及输出信号得以传递于其间。
参阅图8为本发明的四个核心芯片的第一实施例结构示意图，其中芯片基板200之中设置有四个核心芯片区，用以放置一第一核心芯片140、一第二核心芯片150、一第三核心芯片160及一第四核心芯片170于其中。该第一核心芯片、该第二核心芯片、该第三核心芯片及该第四核心芯片的各单侧边缘处设有焊垫片区，其中该第一核心芯片、该第二核心芯片、该第三核心芯片及该第四核心芯片的焊垫片区内设置有多个排焊垫片130(本图中仅显示双排)，可提供半导体封装的厂商用以封装连接该核心芯片的内部电路。该第一核心芯片、该第二核心芯片、该第三核心芯片及该第四核心芯片的该些焊垫片连接至多个导电接脚50，且连接的型态为四边排列。
于该第一核心芯片与该些焊垫片130之间、该第二核心芯片与该些焊垫片130之间、该第三核心芯片与该些焊垫片130之间及该第四核心芯片与该些焊垫片130之间，设置有多条导电条120(I/O Pad)，其用以相对应地用以电性连接该第一核心芯片的内部电路与该些焊垫片130，电性连接该第二核心芯片的内部电路与该些焊垫片130，电性连接该第三核心芯片的内部电路与该些焊垫片130，及电性连接该第四核心芯片的内部电路与该些焊垫片130，由此，输入信号以及输出信号得以传递于其间。
参阅图9为本发明的布局方法流程图，包括于芯片基板之中设置一核心晶区，用以放置一核心芯片(S100)，设置一焊垫片区于该核心芯片区的单侧边缘处，其上布设多个焊垫片(S102)，布设多个导电条于该核心芯片与该多个焊垫片之间，并电性连接该核心芯片的内部电路与该多个焊垫片(S104)。
综上所述，本发明的焊垫片的布局方法及结构可达成将半导体芯片微型化、降低内部电路电压降的差异、缩小化以及节省成本的目标，并能缩小现有芯片基板200的面积进而降低制作的成本。
以上所述，仅为本发明的实施例详细说明与图式，凡合于本发明申请专利范围的精神与其类似变化之实施例，皆应包含于本创作之范畴中，任何熟悉该项技艺者在本发明之领域内，可轻易思及之变化或修饰皆可涵盖在本发明之专利范围。
权利要求
1.一种焊垫片的布局方法，是于一芯片基板上用以封装连接一核心芯片的内部电路，该布局方法包括下列步骤设置一核心芯片区，用以放置该核心芯片；设置一焊垫片区于该核心芯片区的单侧边缘处，其上布设多个焊垫片；以及布设多个导电条于该核心芯片与该多个焊垫片之间，并电性连接该核心芯片的内部电路与该多个焊垫片。
2.一种焊垫片的布局结构，于一芯片基板上用以封装连接一核心芯片的内部电路，该布局结构包括一核心芯片区，设置于该芯片基板上，用以放置该芯片；一焊垫片区，设置于该芯片区的单边缘处，其上布设有该多个焊垫片；及多个导电条，布设于该核心芯片与该多个焊垫片之间，用以电性连接该核心芯片的内部电路与该多个焊垫片。
3.如权利要求2所述的焊垫片的布局结构，其特征在于，该核心芯片区设置于该芯片基板之中。
4.如权利要求2所述的焊垫片的布局结构，其特征在于，该多个焊垫片的排列可为单层排列。
5.如权利要求2所述的焊垫片的布局结构，其特征在于，该多个焊垫片的排列可为双层排列。
6.如权利要求2所述的焊垫片的布局结构，其特征在于，该多个焊垫片的排列可为四层排列。
7.如权利要求2所述的焊垫片的布局结构，其特征在于，该多个焊垫片连接至多个导电接脚的型态可为双边排列者或四边排列。
8.一种焊垫片的布局结构，于一芯片基板上用以封装连接多个核心芯片的内部电路，该布局结构包括多个核心芯片区，设置于该芯片基板上，用以放置该些核心芯片；多个焊垫片区，设置于该些核心芯片的各个单侧边缘处，其上布设有该多个焊垫片；及多个导电条，布设于该些核心芯片与该些焊垫片之间，用以电性连接该些核心芯片的内部电路与该些焊垫片。
9.如权利要求8所述的焊垫片的布局结构，其特征在于，该些焊垫片为该些核心芯片所共有。
10.如权利要求8所述的焊垫片的布局结构，其特征在于，该多个焊垫片连接至多个外部脚位焊垫片的型态可为双边排列、三边排列或四边排列。
全文摘要
本发明为一种焊垫片的布局方法及结构，于一芯片基板上用以封装连接一核心芯片的内部电路，该布局方法包括下列步骤设置一核心芯片区，用以放置该核心芯片；设置一焊垫片区于该核心芯片区的单侧边缘处，其上布设多个焊垫片(Bonding Pad)；以及布设多个导电条(I/O Pad)于该核心芯片与该多个焊垫片之间，并电性连接该核心芯片的内部电路与该多个焊垫片。本发明亦提供一布局结构，该结构包括一核心芯片区，设置于该芯片基板上，用以放置该芯片；一焊垫片区，设置于该芯片区的单边缘处，其上布设有该多个焊垫片(Bonding Pad)；及多个导电条(I/O Pad)，布设于该核心芯片与该多个焊垫片之间，用以电性连接该核心芯片的内部电路与该多个焊垫片。
文档编号H01L23/488GK1866488SQ20051007084
公开日2006年11月22日 申请日期2005年5月19日 优先权日2005年5月19日
发明者孙惠珍 申请人:孙惠珍