专利名称：用于有效毛细填充的方法
技术领域：
本发明涉及半导体封装，更具体地说，涉及在元件和元件载体之间的间隙进行填充。
背景技术：
在微电子工业中，如芯片(die)的元件安装在如衬底、印制电路板或引线框等的元件载体上，以形成组件。在芯片型组件(CSP)、圆片级组件(WLP)、直接芯片固定组件(DCA)、球栅阵列组件(BGA)、倒装芯片组件和通孔组件中，在元件上以接合片形式所公知的导电接头与位于元件载体上的对应的已知为焊球或突起形式的导电接头连接。一般地，元件相对于元件载体而放置，以使焊接突起与接片叠合，同时应用回流工艺，以在元件和元件载体之间形成焊点形式的电连接件。安装的倒装芯片和芯片型组件在元件和元件载体之间具有空隙或间隙。其他安装布置，如在把元件载体通过球-片电接点而安装到印制电路板上的设计中也带有空隙或间隙。
元件和元件载体通常由具有不匹配的热膨胀系数的不同材料形成。当加热时，元件和元件载体经受明显的不同尺寸变化，这种变化可在元件和元件载体之间的电连接件中产生由热引起的应力。热膨胀的不同可导致元件性能下降，对焊点产生破坏，或者组件失效。当元件尺寸增加时，在元件和元件载体之间的热膨胀更为明显。
为了提高元件-元件载体组件中电连接件的可靠性，在微电子工业中普遍地用封装材料对元件和元件载体之间的间隙进行填充。填充或封装使电连接件不暴露于外界环境中，同时使组件增加了机械强度，用于抵御动态和静态机械负载。通过在热循环过程中或当元件和元件载体具有明显温差时减少电连接件承受应力，这时封装材料也提高了组件的疲劳寿命，同时也提高了电连接件的可靠性。封装材料还提供了导热路径，该路径可使热从元件中散去，同时用来减少在元件和元件载体之间的温差。结果，用封装材料进行填充可明显地提高了组装后组件的使用寿命。
有多种传统的填充方法用于把封装材料引入到元件和元件载体之间的间隙内。一种传统方法是依靠表面张力湿润或者毛细作用，以诱导加热后的、低粘性的具有良好湿润特性的封装材料从侧边移动到间隙中。根据该方法，封装材料以细长的单线、L形或U形串珠分别配发到邻近的元件一个、两个或三个侧边，同时毛细作用诱导封装材料移动到间隙内。一般地，在封装材料配发到元件载体前，通过把元件附近的元件载体预先加热到约40℃到约90℃的均匀、稳定温度，封装材料的粘度减小。也可通过例如形成贯穿封装材料的串珠的压差来提高流速，从而把封装材料吸到间隙内。有可能需要多次配发或排放串珠，以提供足够体积的封装材料。在填充操作结束后，可以选择性地提供导角排放，以形成导角。随后填充材料在电连接件被完全封装后固化。
传统的自动填充技术存在几个缺点和不足。一个明显的缺点是湿润区域的存在，这是由于封装材料使从形成有导角的元件边缘向外的元件载体湿润而导致的。在对元件进行填充后，残余物通常留在该湿润区域。这些残留物因影响美观而是不希望有的，或者这些残留物也会占用在元件上支撑其他相关电路元件的“禁用”区，这些电路元件例如为无源器件或可视基准点等。拦坝或流动控制障碍件可围绕元件周围布置，用于控制湿润区的扩大。然而，这样会降低填充操作的配发量。
传统填充技术的另一个明显缺点是，在给定的容差内，必须精确地测量配发量，从而提供完全的填充操作和一些需要的导角，同时限制把多余的封装材料配发到元件载体上，该多余的封装材料会带来残留物或过大导角宽度。一般地说，配发量必须限制在最少量和最多量之间并可在统计工艺控制下进行，其中最少量和最多量可通过计算得出。导角作为存储部位，来接纳多余的封装材料。结果，填充配发器必须能够精确地定量配发。
传统填充技术的再一个明显的不足是，由于在液体封装材料在间隙内移动的不规则，在封装材料中会形成空隙。这种空隙会导致被侵蚀以及不期望的热应力，这会降低组件的性能，或者对组件可靠性产生负作用。
传统填充技术的还一个明显的缺陷是，需要对部件位置和多次配发工艺步骤进行指示。自动填充配发系统中包括了指示系统(visionsystem)，以对编制程序提供帮助，并对封装材料的配发图形进行精确校准。这种指示系统是昂贵的，对成像的需要延长了填充的操作。
传统填充技术的还一个明显的缺点是，要使配发器针头相对于元件特别是元件侧边进行三维精确定位。这样就需要一个具有高精度定位的移动台。
传统填充技术的再一个明显的缺点是，来自配发器针头和元件和/或元件载体之间接触而产生的过分偏离。对于获得高质量的填充操作，对在元件载体上的配发针头排放口的配发高度进行精确定位是非常主要的。如果配发高度太大，则配发的封装材料的一部分将从期望的串珠位置偏离。如果配发高度太小，则配发器针头可能碰到元件载体或元件上。该配发器针头可配有接触传感器，来探测特别小的配发高度。然而，接触传感器增加了填充系统的成本。
传统填充技术的另一个明显缺点是需要配置高价位的、限制流量的配发器针头。该配发器针头需要确保封装材料配发串珠的精确放置。
传统填充技术的又一个明显缺点是，封装材料从侧边串珠到间隙的流出时间很长。封装材料必须从一个或多个侧边穿过间隙的宽度或对角线流动。流出时间长减小了填充操作的产量。另外，封装材料流入到间隙内是非等向等或非均匀性的，这样会产生空隙。而且，L形和U形串珠的各种不同波阵面聚集会形成停滞线。
传统填充技术的再一个明显缺点是，通常地，热经过元件载体传递到在间隙内移动的封装材料。由于元件载体是热的不良导体，因此加热效率很低，同时需要相对较高瓦特数的加热器。
因此，需要提供对形成在如芯片的元件和如衬底的元件载体之间形成的间隙进行填充的方式，这种方式可提高填充工艺的生产量，同时减少相关设备的费用。
发明概述本发明克服了迄今为止公知的填充方法的上述和其他缺陷和不足。虽然在下面结合某些实施例描述本发明，可以理解的是，本发明不限于这些实施例。相反，本发明包括所有替换、改型以及等同结构，这些替换、改型以及等同结构均包括在本发明的精神和范围内。
一般地说，本发明涉及对元件和元件载体之间的间隙进行填充以对形成其间的多个电连接件进行封装的方法，其中元件可以是芯片，而元件载体例如可以是衬底。本发明的原理可适用于安装在元件载体上的任何元件，其中在该元件载体中，在安装组件中具有间隙或空间。例如，本发明的原理适用于任何表面安装或通孔安装的组件上，该组件在元件及其元件载体之间具有间隙。
根据本发明的原理，提供一种对在元件和元件载体之间间隙进行填充的方法。该方法包括形成至少一个或多个通道，该通道穿过在元件下面元件载体的一个位置或者元件本身；至少把元件加热到配发温度；把封装材料引入到每个通道内；以及把封装材料移动到间隙内，用于对延伸在元件和元件载体之间的多个电连接件进行封装。
从前面概述以及后面的详细描述中可知，本发明提供用于对如芯片的元件和如衬底的元件载体之间的间隙进行填充的独特而有效的方法。本发明消除或至少减少了传统填充技术中的湿润区域，从而位于元件载体上靠近元件的无源器件不可能被封装材料污染。
本发明还提供定制尺寸的导角，同时在连续填充操作中提高导角的均匀性。通过调整元件温度来控制导角的形成与否。除了有意选择温度来提供导角，在元件周边的表面张力将阻碍封装材料向外流动。
由于相对于配发头通道的精确对准不需要成像，因此本发明不需要可增加填充操作的配发量的具有照相机和复杂照明设计的自动观察系统，同时也减少配件的成本。本发明还放宽了对配发器头、元件和元件载体的三维(X、Y和Z)定位要求，并去除或放宽了对封装材料精确定量配发的要求。另外，由于封装材料不需要以串珠形式配发，而替代的是仅仅引入到元件载体或元件的一个或多个通道中，因此不需要昂贵的配发量限制针头。
由于配发针头位于元件载体相对于放置元件的元件载体侧的另一侧，因此针头-元件碰撞产生的过分偏离的可能性减少了。由于封装材料必须从通道流出来填充间隙的距离减少了，因此与通常依靠毛细作用把填充材料从元件周边移动到间隙相比，从通道流出的时间明显减少了。
本发明还消除或减少了停滞线的影响范围。从位于中心的通道或对称的一组通道进行填充可导致封装材料等向的、径向流动。另外，由于热必须经过元件而不是经过一般具有相对较低导热性的元件载体传递，因此对封装组件的加热更为有效。
本发明提高了电子元件的耐用性和可靠性，其中这些电子元件需要在安装在元件载体上的元件之间的间隙具有填充的封装材料。本发明还明显地减少了在元件和元件载体之间的间隙进行有效和可靠填充封装材料而需要的时间。本发明还提高了填充过程的整个配发量，同时适应灵活性需要，并同时适应多种不同芯片尺寸、减小的间隙尺寸以及在工业上采用的各种封装材料。
从附图及描述中将更明显看出本发明的上述和其他目的及优点。
附图包含在说明书中，构成本说明书的一部分，这些附图示出了本发明的实施例，并与上述对本发明的概括描述和下面对实施例的详细描述一起用来解释本发明原理。
图1A为本发明一个实施例的组件和衬底的立体图，其中用虚线表示的组件由冲模组成，而衬底具有流体通道；图1B为根据本发明原理的图1A组件的剖面图，同时示出了填充操作；图1C为图1A组件的立体图；图2A、2B和2C为本发明一个可替代实施例的与图1A、1B和1C类似的视图；图3A、3B和3C为本发明又一个可替代实施例的与图1A、1B和1C类似的视图；图4A、4B和4C为本发明再一个可替代实施例的与图1A、1B和1C类似的视图；图5A、5B和5C为本发明又一个可替代实施例的与图1A、1B和1C类似的视图；图6A、6B和6C为本发明再一个可替代实施例的与图1A、1B和1C类似的视图；图7-15为根据本发明原理的填充后组件的正视图；以及图16-24为图7-15的填充后组件的后视图。
优选实施例的详细描述参见图1A-1C，组件结构10包括如芯片(die)12的元件，该芯片12安装在如衬底14的元件载体上。本领域技术人员可以知道，衬底14可由有机或陶瓷材料构成，例如可以是印制电路板、倒装芯片多芯片模块或倒装片载体，同时芯片12可以是包括但不限于矩形的任何合适的几何形状。衬底14具有通道16，该通道16穿过上表面18和下表面20之间的衬底14厚度。通道16位于芯片12几何中心或在其附近。通道16位于衬底14的原因将在下面描述。
芯片12与衬底14通过一组互连突起22与衬底14可导电地和机械地连接，其中突起22在芯片12的下侧或突起侧23上，这些突起与衬底14的上表面18上的对应一组焊垫24叠合或对齐。焊接突起22和焊垫24热接在一起，以在其间形成以焊点形式的机械的、热的和电的连接。如液体环氧树脂的封装材料26填入到芯片12突起侧23和衬底14的上表面18之间间隙28内。一般地，间隙28的尺寸范围为从大约1密耳到大约23密耳。根据本发明原理的填充对于填充从大约12密耳到大约23密耳的间隙28特别有效。
参见图1A-C，组件结构10是反向的，同时芯片12的下侧29与支撑件32导热接触。支撑件32加热到比周围环境温度高的散发温度，该温度适合于把热能传递到芯片12。本发明的芯片12可以选择通过不脱离本发明精神和范围的各种不同接触或者非接触加热技术来进行加热。选择散发温度可辅助和有利于封装材料26移动到间隙28内。
填充配发器34相对于衬底14布置，用于把一定体积的封装材料26配发到通道16内。填充配发器34从配发泵(未示出)接受封装材料26，并把该封装材料26从排放针头36排放口配发到通道16内。来自支撑件32的热能通过传导从被加热的芯片12传递到封装材料26，封装材料26从通道16向前经过或移进间隙28。所传递的热使间隙28内的封装材料26的温度升高，从而减小了其依赖于温度的粘性，并因此增加了前进的封装材料26的引导边缘或波前阵面的均匀性。封装材料26从通道16向外径向流动或移动到间隙28内。在由于在芯片12侧边缘静流体表面张力而导致流动停止后，封装材料26对所有由焊点提供的电连接点进行完全的封装。
导角38可以形成在沿着芯片12的侧边，该导角将在下面在详描。由于能限制从芯片12侧边向外流动的表面张力的作用，图1B所示的导角38具有可忽略的宽度。通过升高至少位于芯片12外周边的芯片12的温度，或者升高整个芯片12的温度，从而封装材料26粘着并爬升在芯片12的周边上，导角38的宽度可增加成由虚线表示的导角40。当然，封装材料26的配发体积必须包括足以形成导角40的附加体积。根据本发明的原理，由于芯片12周边作用的表面张力的存在，从而阻断了封装材料26的向外流动，因此通过控制芯片12的温度很容易得到可忽略宽度的零导角38。零或可忽略导角38的存在不依赖于封装材料26的超过配发到通道16内需要最小体积的任何多余体积。
填充配发器34和配发针头36可采取本领域熟知的用于配发封装剂或填充材料的任何形式。一种把封装材料26提供到填充配发针头36的适当泵为DP-3000型泵，该泵可从Nordson Asymtek(Cartsbad，CA)买到。填充配发器34、配发器针头36和相关的泵构成了自动填充配发系统的元件，这些系统例如为可从Nordson Asymtek(Cartsbad，CA)买到的M-2020、X-1020、M-620和C-720填充配方系统。要注意的是，由于配发要求的放宽，因此在配发封装材料26的量和配发器针头36相对于开口定位的精度可以放宽，从而根据本发明原理，多种不同类型的配发器针头36、配发泵和填充配发系统可用于配发封装材料26。例如，可高精度定量配发的限制通过量的、窄量距配发器针头36和配发泵可以从填充配发系统中取消。具体地说，与必须配发封装材料26的均匀珠滴的传统填充配发相比，配发器针头36的量距可以充分增加，以减少把所需体积的封装材料26配发到通道16内的时间。
封装材料26从通道16到间隙28内的流动在径向上基本是各个方向都是相同的。因此，停滞线不可能存在，这样在填充操作结束后，明显提高了封装材料26的均匀性。
通道16可具有在衬底14的上表面18上金属镀层不受影响的任何可选直径。通道16的容积可选择成大致等于或大于填充间隙28内未填满空隙需要的封装材料26的体积，同时提供任何需要的导角40。为此，完成填充的封装材料26的最小体积可以被计算或被确定，并随后至少该最小体积在一次配发操作中配发，或者经过通道16。一般地，封装材料26的配发体积大约为100到150mm3。把封装材料26配发到通道16就不需要像在先有技术中那样把一个或更多封装材料26的珠滴在一次或更多排放中配发到靠近芯片12侧边缘。结果，填充配发器34和配发器针头36可在配发操作中保持稳定，芯片12相对于配发器针头36的定位要求也放宽了。
通道16的容积或容量可以小于封装材料26需要最小体积，此时，需要多个配发操作或排放来完成间隙28的填充操作。还可以理解的是，除非有意使芯片温度升高以形成导角40，否则由于在芯片12的侧边缘表面张力的作用，从通道16流入到间隙28内的封装材料26的量将等于最小体积，并产生零导角40。过量封装材料26的增加将导致导角40的出现，除非有意使芯片温度升高来克服芯片12周边的表面张力。如果不有意使该温度升高以形成导角40，则任何过量的封装材料26将仅仅被保持停留在通道16中，并在通道16上形成冠状物。
参照图2A-2C，其中相同标号指代图1A-1C中的相同特征，围绕在通道16的外围设置有流动控制屏障或拦坝42。一定体积的封装材料26从配发器针头36配发到填充配发器34内。拦坝42与衬底14的下表面20具有流体密封关系，该密封足以阻止配发到通道16内以及在拦坝42内部限定的容积内的封装材料26有明显丢失。
拦坝42的存在可有效地增加了一次配发操作或排放中的封装材料26的体积，而该体积是填充间隙28以及形成导角40(如果存在的话)所需要的。接着，由于通道16的容积比封装材料26的配发体积小，因此拦坝42可使所需体积的封装材料26在一次配发操作中进行配发以及/或者对通道16的尺寸进行调节。封装材料26从通道16径向向外流动或移动，并进入到间隙28内。由于存在的流体静力学表面张力，导致芯片12侧边缘的流动停止，流动停止后，封装材料26完整地封装由焊点提供的所有电连接。
参照图3A-C，其中相同标号表示与图1A-C相同的特征，在靠近芯片12中心或中点处的衬底14上设置有通道44。通道44由具有三个不同直径的结合的、单个凹坑46、48、50构成。凹坑46、48和50的总容积确定了通道44的流体容量以及在通道44内可接纳的封装材料26的对应的最大体积。结果，在衬底14内提供足够尺寸的空腔以接纳在一次配发操作或排放中的所需体积的封装材料26，同时在芯片12下面开口的直径可被控制。
参见图4A-C，其中相同标号表示与图1A-C中相同的特征，通道52形成在靠近芯片12的一个角部53附近的衬底14上，并位于从芯片12的中点56到角部53的对角线54上。通道52的尺寸设计成可接纳在一次配发操作或排放中封装材料26的所需体积。封装材料26从通道52流出或移动，用来填充间隙28。由于存在流体静力学的表面张力，导致在芯片12的侧边缘的流动停止，在流动停止后，完成了填充操作，同时封装材料26对由焊点提供的电连接件完全被封装。
参见图5A-C，其中相同标号表示与图1A-C中相同特征，在连接芯片12的相对角部63、64的对角线62上，在衬底14内形成有一对隔开的通道58、60，其中对角线通过芯片中点66。通道58、60可位于芯片12各对应象限的相应中心。封装材料26从每个通道58、60向外径向流出或移动，并进入到间隙28。流体静力学的表面张力阻止了在芯片12侧边缘的向外流动，此时封装材料26对由焊点提供的所有电连接进行完全的封装。
参见图6A-C，其中相同标号表示与图1A-C中相同特征，在衬底14和芯片12的下面形成有四个通道68、70、72和74。该通道68、70、72和74以四边形布置，其中每个通道68、70、72和74位于四边形各对应象限中心附近。通道68和70位于连接芯片12的相对角部77、78的对角线76上，其中对角线76通过芯片中点80。通道72和74位于连接芯片12的相对角部83、84的对角线82上，其中对角线82通过芯片中点80。封装材料26从每个通道68、70、72或74向外径向流出或移动，并进入到间隙28。流体静力学的表面张力阻止了在芯片12侧边缘的向外流动，此时封装材料26对由焊点提供的所有电连接进行完全的封装。
对于这里描述的所有各种不同的实施例，配发到一个通道或多个通道内的封装材料的最少量取决于由芯片尺寸限定间隙的有效容积，同时取决于互连突起的高度公差，以及如果导角存在的话还取决于需要导角体积。具体地说，加在本发明各自实施例的一个空腔或多个空腔的封装材料最少量等于芯片下容积和导角体积减去互连突起体积。根据本发明的原理，除了引入最少量的封装材料外，封装材料的体积不需要精确控制。除非有意使芯片加热到阈值温度外，由于间隙边缘的表面张力将阻止封装材料明显外溢到芯片边缘外，因此在填充操作中，将不形成明显导角。结果，任何加到空腔内的多余封装材料将只流动到间隙内，同时保持在空腔内，或者从空腔中沿着衬底向外突出。
根据本发明的原理，可以在一次配发操作或排放中，把封装材料加入到通道内。为此，可选择通道总容积，从而至少最少量的封装材料在一次配发操作中配发到通道内。如果通道总容积小于最小容积，则一个或多个通道可由对应的拦坝围绕，这样增加了接纳被配发封装材料的容积。可选择的是，可通过在一段停留时间内进行多个配发操作来填充通道，在该时间内，封装材料可配发到其他组件的通道内。由于配发过程可在一些组件上进行，同时封装材料在其他组件内流动，因此提高了该工艺的产量。
在封装材料配发到通道内后，这些封装材料在毛细作用下开始从通道内移动到间隙内。如果至少最小体积的封装材料通过一次配发操作引入到通道内，则当组件从填充配发器系统运输到如对封装材料进行固化的加热炉等后续位置的同时，填充操作可以进行。这样与传统填充操作相比，明显地提高了根据本发明原理的填充操作的产量。
从配发器头部引入到通道内的封装材料没有加压。相反，在通道内的已配发封装材料的体积只作为贮槽，该贮槽在毛细作用下通过封装材料流出到间隙内而排空。
本发明的封装材料可以如小球或其他固相体积的固定形式通过例如“取-放”操作来加入到通道内。该小球熔化使封装材料液化，该材料然后流动或移动到间隙内。
本发明的通道也可以位于芯片内，此时在填充操作中，衬底被加热，固态或液态形式的封装材料引入到通道内，并流入到间隙内。
本发明还可利用下面实例来得到进一步理解。
实例1参照图7和16，穿过衬底的通道或空腔位于芯片几何中心附近。25mm2的玻璃芯片具有150μm间距(焊接突起之间的中心到中心距离)的22,500个铜突起，其中间隙为31μm。芯片和衬底的组件结构是颠倒的，同时芯片位于加热板上。芯片的温度测量为65℃。大量的两种不同颜色的封装材料或填充材料引入到空腔内。该布图表明没有停滞线，同时可见到流出速度。实现了零导角。
实例2参见图8和17，穿过衬底的通道或空腔位于芯片几何中心附近。25mm2的玻璃芯片具有150μm间距的22,500个铜突起，其中间隙为31μm。芯片和衬底的组件结构是颠倒的，同时芯片位于加热板上。芯片的温度测量为65℃。封装材料或填充材料(Hysol 4545)引入到空腔内。实现了零导角。
实例3参见图9和18，穿过衬底的通道或空腔位于芯片几何中心附近。25mm2的玻璃芯片具有150μm间距的22,500个铜突起，其中间隙为31μm。芯片和衬底的组件结构是颠倒的，同时芯片位于加热板上。芯片的温度测量为65℃。两种不同颜色的封装材料或填充材料引入到空腔内。该结构表明没有停滞线，同时向外流动相对具有等向性。实现了零导角。
实例4参见图10和19，两个穿过衬底的直径为0.060″的通道或空腔位于芯片对角线上。25mm2硅芯片具有150μm间距的22,500个铜突起，其中间隙为35μm。芯片和衬底的组件结构是颠倒的，同时芯片位于加热板上。芯片的温度测量为95℃。大量封装材料或填充材料(Hysol4545)引入到空腔内。观察到填充操作(当填充材料引入到空腔时开始，当填充完成时结束)很快(90秒)并且质量高。
实例5参见图11和20，一个穿过衬底的直径为0.177″的空腔或通道位于芯片一个角部附近。25mm2硅芯片具有150μm间距的22,500个铜突起，其中间隙为35μm。组件结构是颠倒的，同时芯片位于加热板上。芯片的温度测量为65℃。大量封装材料或填充材料(Hysol 4545)引入到空腔内。观察到填充操作很快(84秒)并且质量高。
实例6参见图12和21，两个穿过衬底的直径为0.177″的通道或空腔位于芯片对角线上。25mm2硅芯片具有150μm间距的22,500个铜突起，其中间隙为35μm。组件结构是颠倒的，同时芯片位于加热板上。芯片的温度测量为95℃。封装材料或填充材料(Hysol 4545)引入到空腔内。观察到填充操作很快(68秒)并且质量高。虽然实例6的通道在直径上比实例8中的通道大，但流出时间与实例8中观察到的流出时间接近。
实例7参见图13和22，两个穿过衬底的直径为0.125″的通道或空腔位于芯片对角线上。25mm2硅芯片具有150μm间距的22,500个铜突起，其中间隙为35μm。组件结构是颠倒的，同时芯片位于加热板上。芯片的温度测量为65℃。封装材料或填充材料(Hysol 4545)引入到空腔内。观察到填充操作很快(130秒)并且质量高。在填充材料的两个波前阵相遇处有轻微的盲区(停滞线)。
实例8和对照例1设置了每个均与实例7中组件结构相同的三个组件结构，同时相应的空腔充满了封装材料或填充材料(Hysol 4545)。在填充操作中，芯片的温度测量为95℃，而不是象实例7中的65℃。观察到的三个组件结构的填充操作平均完成约为40秒，其中在封装材料引入到空腔内之后，观察到的最快填充操作完成需要了38秒。
相比之下，利用相同封装材料的L形珠串的多次配发或排放，对于与实例8中相同类型组件结构和温度，进行标准的毛细填充操作。观察到填充操作需要118秒完成。
实例9参见图14和23，一个穿过衬底的直径为0.177″的通道或空腔位于与芯片几何中心偏离并位于角部和中心之间的中点附近的对角线上。25mm2硅芯片具有150μm间距的22,500个铜突起，其中间隙为35μm。组件结构是颠倒的，同时芯片位于加热板上。芯片的温度测量为95℃。封装材料或填充材料(Hysol 4545)引入到空腔内。观察到填充操作需要483秒完成。通过在孔内加入额外的材料并调整沿着芯片侧部的温度可有意形成导角。
实例10提供与实例9类似的组件结构，并在该结构中充满有封装材料或填充材料(Hysol 4545)。在填充操作中，芯片的温度测量为65℃。观察到填充操作需要483秒完成。
实例11参见图15和24，四个穿过衬底的直径为0.060″的通道或空腔位于芯片每个象限的象限中间附近。25mm2硅芯片具有150μm间距的22,500个铜突起，其中间隙为35μm。组件结构是颠倒的，同时芯片位于加热板上。芯片的温度测量为95℃。封装材料或填充材料(Hysol4545)引入到空腔内。虽然观察到填充操作很快(70秒)并相对高质量，但是在芯片中心有空隙生成。如果在该空隙处没有突起，则这些空隙没有特别影响。
实例12参见图15和24，一个穿过衬底的直径为0.060″的通道或空腔位于芯片几何中心附近。拦坝与空腔同心设置。25mm2硅芯片具有150μm间距的22,500个铜突起，其中间隙为35μm。组件结构是颠倒的，同时芯片位于加热板上。芯片的温度测量为65℃。封装材料或填充材料(Hysol 4545)引入到空腔内。观察到填充操作需要287秒完成。
本发明已经通过各种实施例的描述被示出，同时这些实施例被特别详细地描述，然而，申请人并非要以上述方式那样详细地限制或以任何方式限定附加权利要求书的范围。对于本领域技术人员来说，其他优点和改型是显而易见的。较宽范围的本发明因此不限定于示出和描述的具体细节、典型方法和示意性实例。因此，在不脱离申请人总体发明构思的精神或范围情况下，可进行与那些细节偏离的变化。
权利要求
1.一种填充在元件和元件载体之间的间隙以对多个在其中延伸的电连接件进行封装的方法，包括形成至少一个通道，该通道穿过在元件所需位置下面的元件载体；把至少元件加热到配发温度；把封装材料引入到至少一个通道内；以及从至少一个通道把封装材料移动到间隙内，用于对多个电连接件进行封装。
2.如权利要求1的方法，其特征在于封装材料在明显移动到间隙内前引入到至少一个通道内。
3.如权利要求1的方法，其特征在于至少一个通道位于元件的几何中心。
4.如权利要求1的方法，其特征在于至少一个通道与元件的几何中心偏离。
5.如权利要求1的方法，其特征在于在封装材料引入到该至少一个通道前，元件被加热到配发温度，同时该方法还包括把元件维持在配发温度，直到多个电连接件被封装材料封装。
6.如权利要求1的方法，其特征在于提供热能的步骤与引入步骤同时进行。
7.如权利要求1的方法，其特征在于还包括对配发温度进行调节，以在元件的外周边周围形成导角。
8.如权利要求1的方法，其特征在于至少一个通道的容积小于填充间隙需要的封装材料的体积，同时该方法还包括重复引入和移动的步骤，直到间隙被封装材料充分地填充。
9.如权利要求1的方法，其特征在于至少一个通道的容积大致等于填充间隙需要的封装材料的体积。
10.如权利要求1的方法，其特征在于还包括在封装材料引入到至少一个通道前，把流动控制障碍件放置在至少一个通道周围。
11.如权利要求10的方法，其特征在于至少一个通道的容积小于填充间隙需要的封装材料的体积，而且流动控制障碍用于增加通道有效容积。
12.如权利要求1的方法，其特征在于引入封装材料还包括把液相的封装材料配发到至少一个通道内。
13.如权利要求1的方法，其特征在于引入封装材料还包括把固相体积的封装材料放入到至少一个通道内，该封装材料在配发温度熔化成液相，以移动到间隙内。
14.如权利要求1的方法，其特征在于对元件加热还包括把热能从热源直接传递到元件上。
15.如权利要求13的方法，其特征在于还包括多个通道，而且引入封装材料还包括把封装材料引入到所述多个通道中的每一个中。
16.如权利要求15的方法，其特征在于多个通道沿着元件的几何中心对称布置。
17.一种填充在元件和元件载体之间的间隙以对多个在其中延伸的电连接件进行封装的方法，包括形成至少一个穿过元件的通道；把元件相对于元件载体放置；把至少元件载体加热到配发温度；封装材料引入到至少一个通道内；以及从至少一个通道把封装材料移动到间隙内，以对多个电连接件进行封装。
18.如权利要求17的方法，其特征在于封装材料在明显移动到间隙内之前引入到至少一个通道内。
19.如权利要求17的方法，其特征在于至少一个通道位于元件的几何中心。
20.如权利要求17的方法，其特征在于至少一个通道与元件的几何中心偏离。
21.如权利要求17的方法，其特征在于在封装材料引入到该至少一个通道之前，元件加热到配发温度，同时该方法还包括把元件维持在配发温度，直到多个电连接件被封装材料封装。
22.如权利要求17的方法，其特征在于提供热能的步骤与引入步骤同时进行。
23.如权利要求17的方法，其特征在于还包括对配发温度进行调节，以在元件的外周边周围形成导角。
24.如权利要求17的方法，其特征在于至少一个通道的容积小于填充间隙需要的封装材料的体积，同时该方法还包括重复引入和移动的步骤，直到间隙被封装材料充分地填充。
25.如权利要求17的方法，其特征在于至少一个通道的容积大致等于填充间隙需要的封装材料的体积。
26.如权利要求17的方法，其特征在于还包括在封装材料引入到至少一个通道之前，把流动控制障碍件放置在至少一个通道周围。
27.如权利要求26的方法，其特征在于至少一个通道的容积小于填充间隙需要的封装材料的体积，而且流动控制障碍件用于增加通道有效容积。
28.如权利要求17的方法，其特征在于引入封装材料还包括把液相的封装材料配发到至少一个通道内。
29.如权利要求17的方法，其特征在于引入封装材料还包括把固相体积的封装材料放入到至少一个通道内，该封装材料在配发温度熔化成液相，以移动到间隙内。
30.如权利要求17的方法，其特征在于对元件加热还包括把热能从热源直接传递到元件上。
31.如权利要求30的方法，其特征在于还包括多个通道，而且引入封装材料还包括把封装材料引入到所述多个通道中的每一个中。
32.如权利要求15的方法，其特征在于多个通道沿着元件的几何中心对称布置。
33.一种基本上如图所示和说明书描述的那样的填充在元件和元件载体之间的间隙、以对多个在其中延伸的电连接件进行封装的方法。
全文摘要
本发明涉及一种在元件和元件载体之间的间隙填充封装材料的方法，其中的元件例如为通过焊接电连接件连接到衬底上的芯片。一个或多个通道设置在元件相对于元件载体的需要位置下面的一个位置上。把元件加热，同时一定体积的封装材料引入到每个通道内。在引入后，该封装材料流动或移动以对元件和元件载体之间的间隙进行填充。通过在填充操作过程中调节元件温度来可选择地形成导角。
文档编号H01L21/02GK1531042SQ20041000097
公开日2004年9月22日 申请日期2004年1月17日 优先权日2003年1月28日
发明者H·奎诺奈斯, E·菲斯克, T·L·拉特来吉, A·巴比亚兹, R·L·西尔德拉, H 奎诺奈斯, 妊亲, 拉特来吉, 箍, 西尔德拉 申请人:诺德森公司