专利名称：定义集成电路中最小节距使超越光学微影制程分辨率的方法
技术领域：
本发明是有关于一种集成电路的制造方法，特别是关于一种定义集成电路中最小节距使超越光学微影制程解析度的方法。
背景技术：
一般来说，集成电路产业的发展有赖于集成电路制程中光学微影制程的不断改进，随着光学微影制程的进步，集成电路不断达成高密度、小体积的目标，因此，集成电路中临界尺寸(Critical Dimension；CD)，包含最小线宽(minimum line width)与间距，也愈来愈细微，亦即需要更高的分辨率。然而，光学微影制程的分辨率基本上受到所使用的光源波长限制，因此，在现有技术中已存在许多方法想要克服此种限制。
在颁给JohnN.Randall的美国专利第5,618,383号中，提出利用低温制程形成窄横向结构的方法以克服此种限制，该方法是在支撑层(supportinglayer)上沉积未硬化光阻(uncured photoresist layer)并定义图案(pattern)，然后利用低温非等向性(anisotropic)制程沉积保角层(conformal layer)在该未硬化光阻的侧壁(sidewall)和表面，该保角层材料需要对该未硬化光阻有较高的蚀刻选择比(etching selectivity)，利用低温非等向性蚀刻法去除该未硬化光阻表面的保角层，保留该未硬化光阻垂直侧壁的保角层，接着选择性地移除该未硬化光阻并保留各个独立的保角层，将光阻旋转涂布在该独立的保角层上，并回蚀(etch back)至该保角层。之后，以选择性蚀刻法移除该保角层，以形成与该保角层宽度相同的开口区(openings)，再沉积导电层至该开口区，移除多余的导电层及光阻以形成窄横向结构。但此法形成的结构具有附着性(adhesive)较差的缺点。
在颁给TylerA.Lowrey的美国专利第5,328,810号中，提出利用系数2N方式缩小微影节距的方法，该方法是利用传统曝光及显影在硬缓冲层(hardbuffer layer)上以形成在光学微影制程所能形成的最小线宽F的图案，以直接或间接的方法缩减该硬缓冲层线宽，使该硬缓冲层线宽由F缩减到F/2，接着沉积与硬缓冲层、底层材料相较具有较高的选择蚀刻比的第二硬缓冲层，以非等向性蚀刻移除该第一硬缓冲层表面的该第二硬缓冲层，留下该第二硬缓冲层在该第一硬缓冲层的侧壁上。利用留下的侧壁第二硬缓冲层作为蚀刻屏蔽(mask)，此时侧壁第二硬缓冲层宽度为F/4，如此可将节距缩减为原来光罩图案节距的1/2。
重复以上步骤，可缩减该最小节距至最小微影制程节距的2-N。换言之，其是利用重复的随形(conformal)沉积与非等向性蚀刻纵层以减少节距。但是，此法的缺点在于硬缓冲层不易沉积。因此，一种改良的方法，以定义集成电路中最小节距使超越光学微影制程分辨率，乃为所冀。
发明内容
本发明的目的是在提供一种定义集成电路中最小节距使超越光学微影制程分辨率的方法，以解决光学微影制程的分辨率受到所使用的光源波长限制的难题。
在根据本发明的一实施例中，一种定义集成电路中最小节距使超越光学微影制程分辨率的方法包括在已定义有存储数组区(memory array area)及周边线路区(periphery area)的基底(substrate)上沉积绝缘层及多晶硅，于该多晶硅上形成光阻图案使该存储数组区及该周边线路区具有不同大小的节距，在该光阻图案侧壁形成聚合物边衬(polymer spacer)，以该光阻图案及该聚合物边衬为屏蔽蚀刻该多晶硅以形成沟渠(trench)，在该沟渠中填入非感光聚合物(photo-insensitive polymer)，移除该存储数组区上的光阻图案，形成聚合物屏蔽并蚀刻该存储数组区上的该多晶硅，移除所有的聚合物，如此，最终的多晶硅节距便超越了光学微影制程的分辨率。
在根据本发明的另一实施例中，一种定义集成电路中最小节距使超越光学微影制程分辨率的方法包括在已定义有存储数组区及周边线路区的基底上沉积绝缘层、多晶硅及缓冲层，于该缓冲层上形成光阻图案使该存储数组区及该周边线路区具有不同大小的节距，在该光阻图案侧壁形成聚合物边衬，以该光阻图案及该聚合物边衬为屏蔽蚀刻该缓冲层及多晶硅以形成沟渠，在该沟渠中填入非感光聚合物并回蚀至该缓冲层，去除该缓冲层，在该存储数组区上形成聚合物屏蔽并蚀刻该多晶硅，移除所有的聚合物，如此，最终的多晶硅节距便超越了光学微影制程的解析度。
此外，在本发明的方法中，可以放大光罩上存储数组区的最小多晶硅节距及缩小光罩上周边线路区最初的最小多晶硅节距，故可同时解决现有技术中存储数组区与周边线路区的多晶硅间距差过大的问题。
图1A-1I是根据本发明的第一实施例的示意图；以及图2A-2I是根据本发明的第二实施例的示意图。
符号说明10基底10a存储数组区10b周边线路区12氧化物14多晶硅16抗反射层18光阻图案20聚合物边衬22、24沟渠26非感光聚合物28光阻30聚合物屏蔽32聚合物屏蔽34、36、38间隙50基底50a存储数组区50b周边线路区52氧化物
54多晶硅56缓冲层58抗反射层60光阻图案62聚合物边衬64、66沟渠68非感光聚合物70光阻72聚合物74聚合物屏蔽76、78、80间隙具体实施方式
第一实施例图1A-1I是根据本发明的第一实施例制程，如图1A所示，在已定义有存储数组区10a和周边线路区10b的基底10上沉积氧化物(oxide)12及多晶硅14，该多晶硅14是在接下来的制程中要形成超越光学微影制程分辨率的节距的目标层。在多晶硅14上涂布抗反射层(Anti-Reflection Coating；ARC)16及光阻18，并对光阻18曝光及显影以定义出光阻图案18，该光阻图案18在存储数组区10a中的最小节距为A，在周边线路区10b中的最小节距为B，其中，该节距的定义为线宽及间隙(line space)的和，较佳者，在存储数组区10a中该线宽和该间隙皆为A/2，如图1B所示。
在光阻图案18的侧壁形成聚合物边衬20，如图1C所示，该聚合物20只沉积于光阻图案18的侧壁，若该聚合物20沉积在光阻图案18的上方表面时，则利用回蚀刻加以移除，较佳者，在存储数组区10a中的聚合物边衬20彼此的间隙C为A/4，同时，在周边线路区10b中的聚合物边衬20彼此的间隙则为D。接下来，利用光阻图案18与聚合物边衬20做为屏蔽蚀刻多晶硅14与抗反射层16，在存储数组区10a形成具有宽度C的沟渠22，其中，C＝A/4，在周边线路区10b形成具有宽度D的沟渠24，如图1D所示。然后，在沟渠22与24中填入非感光聚合物26并对其回蚀刻，如图1E所示。接着涂布另一层光阻28，并对存储数组区10a进行曝光及显影制程，只留下光阻28在周边线路区10b上，如图1F所示。
然后分别在周边线路区10b及存储数组区10a上沉积聚合物屏蔽30及32，沉积该聚合物屏蔽30及32的方法可为化学气相沉积法(Chemical VaporDeposition；CVD)或其它方法，在存储数组区10a上的聚合物屏蔽32具有间隙E，较佳者，E＝C＝A/4，如图1G所示。接着以聚合物屏蔽32为遮罩蚀刻存储数组区10a上的抗反射层16及多晶硅14，形成宽度为E的沟渠34，如图1H所示。最后移除聚合物屏蔽30及32、光阻28及18、聚合物边衬20及非感光聚合物26，如图1I所示，在存储数组区10a中，间隙34及36的宽度分别为E及C且E＝C＝A/4，最终的节距F＝A/2，亦即该最终节距F缩小为图1B中最初光阻图案18节距A的一半，而在周边线路区10b中最终的节距G与图1B中最初光阻图案18的节距B相等。
第二实施例图2A-2I说明根据本发明的第二实施例制程，在已定义有存储数组区50a和周边线路区50b的基底50上沉积氧化物52及多晶硅54，在存储数组区50a上的多晶硅54是将要超越光学微影制程分辨率的节距的目标层。沉积对多晶硅54及聚合物56具有较高的蚀刻选择比的缓冲层56，例如氧化物或氮化硅(silicon nitride)，接着在缓冲层56上涂布抗反射层58及光阻60，光阻60经过曝光及显影制程后定义出光阻图案60，该光阻图案60在存储数组区50a中的节距为A，在周边线路区50b中的节距为B，较佳者，该节距A中的线宽和间隙皆为A/2，如图2B所示。
在光阻图案60的侧壁形成聚合物边衬62，如图2C所示，较佳者，该聚合物边衬62的宽度为A/8，使得在存储数组区50a中的聚合物边衬62彼此的间隙C为A/4，同时，在周边线路区50b中的聚合物边衬62彼此的间隙则为D。接着以光阻图案60与聚合物边衬62做为屏蔽蚀刻抗反射层58、缓冲层56与多晶硅54，在存储数组区50a形成具有宽度C的沟渠64，其中，C＝A/4，在周边线路区10b形成具有宽度D的沟渠66，如图2D所示。接着选择性地移除聚合物边衬62并在沟渠64及66中填入非感光聚合物68，然后回蚀至缓冲层56的表面，在该回蚀制程中可以过度蚀刻该缓冲层56，如图2E所示。接着将缓冲层56去除后涂布光阻70并对存储数组区50a进行曝光及显影制程，只留下光阻70在周边线路区50b上，如图2F所示。
再分别在周边线路区50b及存储数组区50a上沉积聚合物屏蔽72及74，沉积该聚合物屏蔽72及74的方法可为化学气相沉积法或其它方法，在存储数组区50a上的聚合物遮罩74具有间隙E，较佳者，E＝C＝A/4，如图2G所示。接着以聚合物屏蔽74为屏蔽蚀刻存储数组区50a上的多晶硅54，形成宽度为E的沟渠76，如图2H所示。最后去除聚合物遮罩72及74、光阻70及非感光聚合物68，如图2I所示，在存储数组区50a中，间隙76及78的大小E＝C＝A/4，最终的节距F＝A/2，亦即该最终节距F缩小为图2B中最初该光阻图案60节距A的一半，另一方面，在周边线路区50b中最终的节距G与图2B中最初该光阻图案60的节距B相等。
前述抗反射层16及58可在光阻涂布前或涂布后旋涂。
若该抗反射层在光阻涂布前旋涂，则使用有机材料，优点为在移除光阻时可同时移除该抗反射层。此外，聚合物边衬20及62的目的在减少光阻图案18及60的间隙C。
根据本发明的实施例可获得在存储数组区中最终的多晶硅节距F为最初的光阻图案节距A的一半。在前述两实施例中，当最初的节距A小于二倍的光学微影制程的分辨率尺寸时，则最终的节距F＝A/2将会小于光学微影制程的解析度尺寸。此外，本发明在存储数组区中最初的多晶硅节距是现有技术的二倍，将可使存储数组区与周边线路区的多晶硅节距的差异缩到最小，因此，本发明提供一种方法以解决现有技术中存储数组区与周边线路区的多晶硅节距差异过大的问题。
以上对于本发明的较佳实施例所作的叙述是阐明的目的，而无意限定本发明精确地为所揭露的形式，基于以上的教导或从本发明的实施例学习而作修改或变化是可能的，实施例是解说本发明的原理以及让熟习该项技术者以各种实施例利用本发明在实际应用上而选择及叙述，本发明的技术思想企图由权利要求范围及其均等来决定。
权利要求
1.一种定义集成电路中最小节距使超越光学微影制程分辨率的方法，包括下列步骤形成一想要定义该最小节距的目标层；形成具有一节距的图案层于该目标层上；为该图案层形成第一边衬；蚀刻该目标层形成第一沟渠；在该第一沟渠中填入绝缘物；移除该图案层；为该第一边衬形成第二边衬；蚀刻该目标层形成第二沟渠；以及移除该绝缘物、第一及第二边衬。
2.根据权利要求1所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该形成目标层的步骤包括下列步骤形成氧化物在一基底上；以及于该氧化物上沉积多晶硅作为该目标层。
3.根据权利要求2所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，更包括沉积抗反射层于该多晶硅上。
4.根据权利要求3所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该抗反射层包括有机材料。
5.根据权利要求1所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该形成图案层的步骤包括下列步骤涂布一光阻在该目标层上；以及对该光阻曝光及显影以形成该图案层。
6.根据权利要求5所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，更包括沉积抗反射层于该光阻上。
7.根据权利要求6所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该抗反射层包括有机材料。
8.根据权利要求1所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该节距达到或趋近形成该图案层的光学微影制程的最小分辨率。
9.根据权利要求1所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该形成第一边衬的步骤包括下列步骤沉积一聚合物于该图案层的上方及侧壁上；以及回蚀该聚合物至仅留下该图案层侧壁上的部分以形成该第一边衬。
10.根据权利要求1所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该第一沟渠具有一宽度为该节距的四分之一。
11.根据权利要求1所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该第一边衬具有一宽度为该节距的八分之一。
12.根据权利要求1所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该蚀刻出第一沟渠的步骤包括以该图案层及该第一边衬为屏蔽的电浆蚀刻该目标层。
13.根据权利要求1所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该填入绝缘物的步骤包括下列步骤形成一聚合物填入该第一沟渠；以及回蚀该聚合物至仅留下该第一沟渠中的部分。
14.根据权利要求13所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该聚合物包括非感光材料。
15.根据权利要求1所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该形成第二边衬的步骤包括形成一聚合物于该第一边衬及该填塞的上方，以及该第一边衬的侧壁上。
16.根据权利要求15所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该聚合物是作为蚀刻出该第二沟渠的屏蔽。
17.根据权利要求1所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该第二沟渠具有一宽度为该节距的四分之一。
18.根据权利要求1所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该第二边衬具有一宽度为该节距的八分之一。
19.一种定义集成电路中最小节距使超越光学微影制程分辨率的方法，包括下列步骤形成一想要定义该最小节距的目标层；形成一缓冲层于该目标层上；形成具有一节距的图案层于该缓冲层上；为该图案层形成第一边衬；蚀刻该缓冲层及目标层形成第一沟渠；在该第一沟渠中填入绝缘物；移除该目标层上的所有材料；为该绝缘物形成第二边衬；蚀刻该目标层形成第二沟渠；以及去除该绝缘物及第二边衬。
20.根据权利要求19所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该形成目标层的步骤包括下列步骤形成氧化物在一基底上；以及于该氧化物上沉积多晶硅作为该目标层。
21.根据权利要求19所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该缓冲层对该目标层具有较高的蚀刻选择比。
22.根据权利要求19所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该缓冲层包括氧化物或氮化硅。
23.根据权利要求19所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，更包括沉积抗反射层于该缓冲层上。
24.根据权利要求23所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该抗反射层包括有机材料。
25.根据权利要求19所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该形成图案层的步骤包括下列步骤涂布一光阻在该缓冲层上；以及对该光阻曝光及显影以形成该图案层。
26.根据权利要求25所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，更包括沉积抗反射层于该光阻上。
27.根据权利要求26所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该抗反射层包括有机材料。
28.根据权利要求19所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该节距达到或趋近形成该图案层的光学微影制程的最小分辨率。
29.根据权利要求19所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该形成第一边衬的步骤包括下列步骤沉积一聚合物于该图案层的上方及侧壁上；以及回蚀该聚合物至仅留下在该图案层侧壁上的部分以形成该第一边衬。
30.根据权利要求19所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该第一沟渠具有一宽度为该节距的四分之一。
31.根据权利要求19所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该第一边衬具有一宽度为该节距的八分之一。
32.根据权利要求19所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该蚀刻出第一沟渠的步骤包括以该图案层及该第一边衬为屏蔽的电浆蚀刻该缓冲层及该目标层。
33.根据权利要求19所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该填入绝缘物的步骤包括形成一聚合物填入该第一沟渠。
34.根据权利要求33所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，更包括在该形成聚合物以前移除该第一边衬。
35.根据权利要求33所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该聚合物包括非感光材料。
36.根据权利要求19所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该移除该目标层上的所有材料的步骤包括下列步骤回蚀至该缓冲层剩下一厚度；以及去除该缓冲层。
37.根据权利要求19所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该形成第二边衬的步骤包括形成一聚合物于该填塞的上方及侧壁上。
38.根据权利要求37所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该聚合物是做为蚀刻出该第二沟渠的屏蔽。
39.根据权利要求19所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该第二沟渠具有一宽度为该节距的四分之一。
40.根据权利要求19所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该第二边衬具有一宽度为该节距的八分之一。
41.一种定义集成电路中最小节距使超越光学微影制程分辨率的方法，包括下列步骤在一基底上定义第一及第二区域；形成一绝缘层于该基底上；沉积一导电层于该绝缘层上；涂布第一光阻在该导体层上；曝光及显影该第一光阻以形成一图案于其中，该图案在该第一区域与该第二区域分别具有第一节距与第二节距，且该第二节距大于该第一节距；形成一聚合物边衬于该第一光阻的侧壁上；以该第一光阻及该聚合物边衬为屏蔽蚀刻该导电层，分别在该第一及第二区域形成第一及第二沟渠；形成非感光聚合物填入该第一及第二沟渠中；涂布第二光阻在该第二区域，并移除该第一区域的该第一光阻；形成聚合物屏蔽在该第一区域的该非感光聚合物及该聚合物边衬上方以及该聚合物边衬的侧壁上；以该聚合物边衬为屏蔽蚀刻该导电层形成第三沟渠；以及移除该聚合物屏蔽、该第二光阻、该聚合物边衬及该非感光聚合物。
42.根据权利要求41所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该第一及第二区域分别包含存储数组区及周边线路区。
43.根据权利要求41所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该沉积导电层的步骤包括沉积多晶硅。
44.根据权利要求41所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，更包括在该涂布第一光阻以前沉积抗反射层。
45.根据权利要求44所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该抗反射层包括有机材料。
46.根据权利要求41所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，更包括在该曝光及显影该第一光阻以前沉积抗反射层。
47.根据权利要求46所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该抗反射层包括有机材料。
48.根据权利要求41所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该第一节距达到或趋近形成该图案的光学微影制程的最小分辨率。
49.根据权利要求41所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该第一沟渠具有一宽度为该第一节距的四分之一。
50.根据权利要求41所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该形成非感光聚合物填入该第一及第二沟渠的步骤包括回蚀该非感光聚合物至该第一光阻的上表面。
51.根据权利要求41所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该第三沟渠具有一宽度为该第一节距的四分之一。
52.一种定义集成电路中最小节距使超越光学微影制程分辨率的方法，包括下列步骤在一基底上定义第一及第二区域；形成一绝缘层于该基底上；沉积一导电层于该绝缘层上；形成一缓冲层于该导体层上；涂布第一光阻在该缓冲层上；曝光及显影该第一光阻以形成一图案于其中，该图案在该第一区域与该第二区域分别具有第一节距与第二节距，且该第二节距大于该第一节距；形成一聚合物边衬于该第一光阻的侧壁上；以该第一光阻及聚合物边衬为屏蔽蚀刻该缓冲层及导电层，分别在该第一及第二区域形成第一及第二沟渠；形成非感光聚合物填入该第一及第二沟渠中；回蚀至该缓冲层剩下一厚度；去除该缓冲层；形成一聚合物屏蔽在该第一区域的该非感光聚合物的上方及侧璧上；以该聚合物边衬为屏蔽蚀刻该导体层形成第三沟渠；以及移除该聚合物屏蔽及非感光聚合物。
53.根据权利要求52所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该第一及第二区域分别包含存储数组区及周边线路区。
54.根据权利要求52所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该沉积导电层的步骤包括沉积多晶硅。
55.根据权利要求52所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，更包括在该涂布第一光阻以前沉积抗反射层。
56.根据权利要求55所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该抗反射层包括有机材料。
57.根据权利要求52所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，更包括在该曝光及显影该第一光阻以前沉积抗反射层。
58.根据权利要求57所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该抗反射层包括有机材料。
59.根据权利要求52所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该第一节距达到或趋近形成该图案的光学微影制程的最小分辨率。
60.根据权利要求52所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该第一沟渠具有一宽度为该第一节距的四分之一。
61.根据权利要求52所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，更包括在该形成非感光聚合物填入该第一及第二沟渠的步骤以前移除该聚合物边衬。
62.根据权利要求52所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，更包括在该形成聚合物屏蔽的步骤以前形成一保护层覆盖该第二区域。
63.根据权利要求52所述的定义集成电路中最小节距使超越光学微影制程分辨率的方法，其中该第三沟渠具有一宽度为该第一节距的四分之一。
全文摘要
一种定义集成电路中最小节距使超越光学微影制程分辨率的方法，其是在制程中利用聚合物边衬、非感光聚合物填塞及聚合物屏蔽控制目标层被定义的节距，使得该目标层的最小节距超越光学微影制程的分辨率。应用在制造存储器时，该方法并且可以同时解决存储数组区与周边线路区多晶硅节距差异过大的制程问题。
文档编号H01L21/70GK1716567SQ20041006240
公开日2006年1月4日 申请日期2004年7月2日 优先权日2004年7月2日
发明者钟维民 申请人:旺宏电子股份有限公司