专利名称：固体摄像器件及摄像机的制作方法
技术领域：
本发明涉及用于数码摄像机等的MOS型固体摄像器件。
背景技术：
MOS(金属氧化物半导体)型固体摄像器件，是利用包含形成在各像素上的绝缘栅电极场效应晶体管(以下称为MOS晶体管)的放大电路来放大并读取已存储在各像素的光电二极管上的光电荷信号的图像传感器。尤其，用COMS(互补MOS)工艺制造的CMOS图像传感器，是低电压且低功耗的器件，其优点是能够和外围电路一起形成单片化，所以，作为个人计算机用小型摄像机等便携设备的图像输入装置引起广泛关注。
图1是表示构成过去的MOS型固体摄像器件的摄像区的n沟道MOS晶体管和沟槽(トレンチ)元件隔离部的结构一例的剖面图。如图1所示，在硅衬底8上形成了P型阱区。在P型阱区内形成了n沟道型MOS晶体管，n沟道型MOS晶体管的源区成为光电二极管10。在该光电二极管区10，把光子转换成电荷(既通过光照射而产生电荷)。一般，在对邻接的元件(例如MOS晶体管)之间进行电气隔离用的元件隔离部，采用由选择氧化法(LOCOSLocal oxidation of Silicon局部氧化硅隔离)形成的氧化膜。并且，若进一步进行上述固体摄像器件的微细化，则在元件隔离部使用如图1所示的沟槽元件隔离部9那样的、由沟槽元件隔离(ST1Shallow Trench Isolation)法而形成的氧化膜。
图2是表示过去的MOS型固体摄像器件的结构一例的图。该MOS型固体摄像器件在同一块硅片8上具有多个像素26排列成二维状的摄像区27，用于像素选择的垂直移位寄存器28和水平移位寄存器29，以及向移位寄存器供给所需脉冲的定时信号发生电路30。摄像区27中的各个像素26，由光电变换部31、传输用晶体管32、复位用晶体管23、放大用晶体管24和选择用晶体管25这4个MOS晶体管而构成。
摄像区27中的元件隔离部采用LOCOS或STI而形成的MOS型固体摄像器件，产生氮化膜等引起的膜应力、或者因离子注入工序或蚀刻工序而引起的缺陷。该缺陷是产生暗电流和白伤痕(白キズ)的原因。此外，若采用LOCOS，则出现鸟咀状(バ一スビ一ク)宽度增加、摄像区27很难微细化的问题。并且，若采用STI，则有埋入氧化膜产生应力的问题。
解决上述问题的方法已公开在日本特开2000-196057号公报(现有例1)上。结合图3A～图3F说明该现有例1中记载的上述方法。图3A~图3F是按制造工序顺序表示过去的MOS型固体摄像器件的元件隔离部的剖面概要的剖面图。
如图3A所示，在半导体衬底61上淀积SiO2膜作为栅绝缘膜52，并通过热氧化达到0.1μm的厚度。然后，通过该栅绝缘膜(热氧化膜)52进行离子注入，形成沟道限制部53、光电变换部54和漏极55。再者，如图3B所示，以约0.3μm的厚度来淀积CVD氧化膜56。并且，在淀积CVD氧化膜(抗蚀剂)56之后，如图3C所示，使用掩模并采用RIE法对CVD氧化膜56和栅氧化膜52进行蚀刻，以便将栅沟道57开口。
然后，如图3D所示，淀积由多晶硅构成的栅电极58，进行再氧化，在沟道区内形成栅氧化膜。然后，如图3E所示，使用抗蚀剂掩模、以至少比栅沟道57大的图形在栅电极58上进行RIE(快速离子刻蚀)，形成多晶硅布线图形。再者，如图3F所示，淀积SiO2等层间绝缘膜59，并利用RIE进行开口，埋入信号线60，使其与漏极55导通。
一般，MOS型固体摄像器件在各个像素内具有放大电路，通过放大小的电信号，即可实现高灵敏度。因此，在漏入到光电二极管内的漏电流较大的情况下，该漏电流也被放大，所以，产生大的杂音。该杂音使图像粗糙化，成为严重问题。在此，所谓漏电流是指在光电二极管区内除了因光子变换成电荷而产生的电流之外的所有漏入到光电二极管内的电流。
现在，为适应高级信息处理技术和便携机的小型化要求，半导体器件的微细化和高密度化的研究仍然在大力进行。目前正在开发以0.18μm(及其以下)的尺寸为设计标准的CMOS型固体摄像器件。并且，像素区和外围电路的进一步细微化是当前的固体摄像器件的目标之一。通过这种细微化来实现固体摄像器件的高集成化和高密度化，是固体摄像器件的高速化等高性能化或多功能化的最有效手段，是制造今后的固体摄像器件所必不可少的方法。
但是，在固体摄像器件中，作为伴随上述细微化的特有问题，存在因摄像区面积减小而使灵敏度降低的问题。例如，光电二极管区的灵敏度，是指进行光电变换的电荷量超过漏电流所引起的杂波电荷量的最小光电荷量，为了提高其灵敏度，必须降低杂波电荷。
如上所述，微细的MOS晶体管，是利用半导体LSI的微细化技术而开发的，目前对漏电流尚未注意。例如，作为适合微细化的元件隔离结构，在半导体器件中广泛采用上述STI。STI是在硅片上用干刻工艺来形成沟槽，在其中充填氧化膜的结构。所以，对充填的氧化膜和硅片的热膨胀系数不同，因此在硅片内产生很大应力。并且，沟槽的底端部具有陡峭的角度，所以造成应力集中。一般，若在晶体中存在大的应力，则为了使晶体的能量稳定，增加晶体缺陷的密度。来自该晶体缺陷的电子是造成漏电流的原因之一。
并且，在硅片界面上形成与耦合无关的界面电平，存在非价电子。再者，在STI中，沟槽元件隔离部通过干刻而形成，所以，硅片与埋入氧化膜的界面上及界面附近的晶体结构非常杂乱。因此，在上述界面上和界面附近，存在许多与耦合无关的非价电子(以下，把界面上和界面附近的非价电子称为“界面电平漏泄”)。由于该界面电平漏泄而产生大的漏电流。
如上所述，具有用半导体LSI技术进行微细化的MOS晶体管的固体摄像器件中，存在的问题是应力引起的晶体缺陷所造成的漏电流、以及来自与包含硅表面的STI之间的界面电平的泄漏电流，造成很大的杂音。并且，上述现有技术中记载的MOS型固体摄像器件及其制造方法，利用沟道停止注入来形成元件隔离部，在元件隔离部中，为了充分确保耐压，必须扩大元件隔离部的区域宽度。
发明内容
因此，本发明是鉴于上述问题而提出的解决方案，其目的在于提供一种容易实现摄像区的微细化和确保元件隔离部的耐压、容易实现低暗电流及减少白伤痕的MOS型固体摄像器件。
为了达到上述目的，本发明的固体摄像器件，具有包括光电二极管和晶体管的像素单元的摄像区，上述光电二极管具有第1导电型的电荷存储区，上述晶体管读取由该光电二极管获得的电荷，此外，上述摄像区具有将上述晶体管和与其相邻接的该摄像区以外的晶体管进行电隔离的元件隔离部；上述元件隔离部的深度比其杂质浓度成为最大的上述电荷存储区的深度浅。
由此，若元件隔离部的深度小于该杂质浓度最大的上述电荷贮存区的深度，则能大大缓和光电二极管上的应力。其结果，能抑制光电二极管的晶体缺陷的生成，所以，能减小漏电流。其结果能适合于STI和LOCOS两者。
另外，上述MOS晶体管是n沟道型MOS晶体管，但摄像区以外，也可以是由P沟道型MOS晶体管构成的MOS型固体摄像器件。在此情况下，MOS晶体管的构成是，在n型半导体衬底(或n型阱)内，形成作为P型扩散区的源极和漏极。或者，构成摄像区以外电路的晶体管也可以是CMOS晶体管。
此外，本发明的特征是把上述固体摄像器件用于摄像机内，利用上述方法来控制暗电流，可以制作杂音很小的固体摄像器件，所以能够实现在低照度条件下也能摄像的摄像机。
若采用本发明涉及的MOS型固体摄像器件，MOS晶体管之间的沟槽元件隔离部采用特定的结构，能减小漏电流引起的杂音，所以其实用价值很高。
根据与表示本发明的具体实施方式
的附图相结合而进行的下述说明，可以看出本发明的目的、优点和特征。
图1是表示构成过去的MOS型固体摄像器件的摄像区的MOS晶体管及沟槽元件隔离部的结构一例的剖面图。
图2是表示过去的MOS型固体摄像器件的结构一例的图。
图3A至图3F是按制造工序顺序来表示过去的固体摄像器件的元件隔离部的剖面大致结构的剖面图，是MOS型固体摄像器件的工序顺序剖面图。
图4是表示构成本发明第一个实施方式涉及的MOS型固体摄像器件的摄像区的MOS晶体管及沟槽元件隔离部的结构一例的剖面图。
图5是表示在光电二极管和暗电流抑制层的边界上残留的垂直应力的平均值和元件隔离部的深度之间关系的图。
图6是表示光电二极管和暗电流抑制层中的杂质浓度的图。
图7是表示STI底面上应力集中部分的图。
图8是摄像区的晶体管和外围电路区的晶体管的剖面图。
图9是仅用n型晶体管来形成外围电路时的固体摄像器件的剖面图。
图10是表示构成本发明第二实施方式涉及的MOS型固体摄像器件的MOS晶体管及沟槽元件隔离部的结构一例的剖面图。
图11是表示构成本发明第三实施方式涉及的MOS型固体摄像器件的MOS晶体管及沟槽元件隔离部的结构一例的剖面图。
图12是表示构成本发明第四实施方式涉及的MOS型固体摄像器件的MOS晶体管及沟槽元件隔离部的结构一例的剖面图。
图13是本发明第五实施方式涉及的摄像机的方框图。
具体实施例方式
以下参照附图，详细说明涉及本发明的实施方式。
<第一实施方式>
图4是表示构成本发明第一个实施方式涉及的MOS型固体摄像器件110的摄像区的n沟道MOS晶体管及沟槽元件隔离部的结构一例的剖面图。该MOS晶体管通过元件隔离部2与邻接的MOS晶体管分离，光电二极管3在硅片(或者P型阱)1内形成n型扩散区。该光电二极管3兼用作摄像区的MOS晶体管的源极，和其他MOS晶体管一样，在与光电二极管3相邻接的区内形成了元件隔离部2。
再者，希望在作为光电二极管3的n型扩散区的表面附近，形成P型扩散区作为暗电流抑制层6。在此情况下，暗电流抑制层6如图4所示，延伸到元件隔离部2的周围。为阻止暗电流抑制层6的光吸收造成灵敏度降低，希望暗电流抑制层6形成在距离硅片1的表面10nm以上且200nm以下的位置。尤其为了提高灵敏度，希望暗电流抑制层6形成在距离硅片1的表面10nm以上且100nm以下的位置。元件隔离部2用干刻法来形成。元件隔离部2的深度为1nm以上200nm以下，如上所述，其形成在比暗电流抑制层6浅的区内。
图5是表示在光电二极管和暗电流抑制层的边界上残留的垂直应力的平均值和元件隔离部2的深度之间关系的图。而且，元件隔离部2的深度范围定为50nm~700nm。
上述应力的平均值是作为弹性流动模式中的逻辑计算结果而求出的值。如图5所示，在元件隔离部2的深度为200nm~700nm的范围内，上述应力的平均值表示非常大的值，表示与元件隔离部2的深度几乎没有关系。但是，假定光电二极管和暗电流抑制层6的边界的深度为200nm。另一方面，图5也表示若元件隔离部2的深度小于200nm则光电二极管的残留垂直应力急剧减小。产生该结果的主要原因是元件隔离部2远离光电二极管和暗电流抑制层6的边界面，而且元件隔离部2的深度和宽度之比减小。
由此，晶体缺陷的生成焓随应力增大而减少，所以，通过减小应力能够抑制晶体缺陷的产生。其结果，把元件隔离部的深度控制在200nm以下，即可减小漏电流，减小杂音。
尤其是为了减小应力、减小漏电流，希望元件隔离部的深度设在1nm以上且100nm以下。
图6是表示与光电二极管上的硅片表面相垂直的断面上的杂质浓度分布的图。在图6中，纵坐标表示杂质浓度，横坐标表示距离硅片表面的深度。图6所示的杂质浓度曲线是能够在光电二极管中高效率地存贮光电荷、且进行高效的读取传输的最佳分布。在杂质浓度分布中，存在2个浓度极大点，浅的表示暗电流抑制层，其最大浓度的深度约为100nm。另一方面，深的表示光电二极管，其最大浓度的深度为150nm以上200nm以下，具离硅片表面的元件隔离部的深度定为150nm以下，使元件隔离部远离光电二极管的耗尽层，能够防止在元件隔离部和硅片的边界上产生的复合电子直接扩展到光电二极管，可抑制暗电流。元件隔离部对硅片侵蚀的深度定为100nm以下，如上所述，能够使元件隔离部的深度等于或小于暗电流抑制层的深度。为了抑制暗电流抑制层的光吸收并防止灵敏度降低，暗电流抑制层的深度(即离开硅片表面的光电二极管和暗电流抑制层的界面的深度)必须保持在200nm以下。尤其希望暗电流抑制层的深度为10nm以上100nm以下。如图6所示，在最优化的光电二极管和暗电流抑制层的硅片内的杂质浓度曲线中，暗电流抑制层和光电二极管的杂质浓度的边界，距离硅片表面约100nm。通过在暗电流抑制层内形成元件隔离部，能够抑制元件隔离部和硅片界面上产生的漏电子的复合和扩散，还能够抑制漏电流。如图6所示，暗电流抑制层的最大杂质浓度的深度约为50nm，把元件隔离部侵蚀硅片的深度控制在50nm以下，这样，能使在元件隔离部和硅片的界面上产生的复合电子向光电二极管方向扩散的扩散活化能量非常大。于是在300K以上373K以下的温度范围内，能防止漏电流存贮在光电二极管内，能减少白伤痕。
而且，上述图4所示的元件隔离部2用STI来形成，但也可以用LOCOS来形成。本发明在用STI来形成元件隔离部2时尤其有效。以下详细说明其理由。
图7是表示STI底面上应力集中部分的图。元件隔离部2可以考虑利用LOCOS或STI进行的元件隔离等，尤其如图7所示，在用STI进行元件隔离的情况下，应力集中在STI底面的角部上，所以，在STI底面与角部相接的半导体区内，产生大量漏电流。因此，根据STI底面的深度方向的位置，漏入到光电二极管表面的漏电流量会发生巨大变化。所以，光电二极管的深度、光电二极管的最大浓度的深度、位于光电二极管表面上的暗电流抑制层的深度、位于光电二极管表面上的暗电流抑制层的最大浓度的深度，与这4个位置分别对应的STI底面的深度方向的位置，使漏入到光电二极管内的漏电流量发生巨大变化。
而且，以上说明中例示的无MOS晶体管是n沟道型的MOS晶体管，但也可以是P沟道MOS晶体管构成的MOS型固体摄像器件。在此情况下，MOS晶体管的结构是，在n型半导体衬底(或n型阱)内形成P型扩散区的源极和漏极。并且，光电二极管由P型扩散区构成，暗电流抑制层由n型扩散区构成。
对固体摄像器件的摄像区进行驱动的电路包括多个MOS晶体管，该MOS晶体管之间用元件隔离部进行电隔离。元件隔离部的结构可以采用与摄像区内的沟槽元件隔离部相同的结构。也就是说，浅沟槽的深度为1nm以下200nm以上，与暗电流抑制层相等或者比它小。
希望构成摄像区及周围驱动电路的MOS晶体管全都是n沟道型MOS晶体管，或者全都是P沟道型MOS晶体管。尤其是，因为能实现驱动电路的高速动作，所以，希望全部MOS晶体管是n沟道MOS晶体管。
在此，与驱动电路用CMOS型晶体管构成的固体摄像器件相比，驱动电路的所有MOS晶体管均由同一导电型来构成的固体摄像器件为佳，其原因说明如下。
图8是摄像区的晶体管和外围电路区的晶体管的剖面图。
在CMOS型固体摄像器件的情况下，摄像区的晶体管是n型晶体管，外围电路区的晶体管由n型晶体管和P型晶体管构成。
如本发明那样，在使元件隔离部减薄的情况下，外围电路区内的缺点是，对n型晶体管和P型晶体管进行隔离的元件隔离部的能力可能降低。这时，产生闭锁现象，在n型晶体管和P型晶体管之间，有可能流过本来不应当流过的电流，使元件损坏。
图9是仅用n型晶体管来形成外围电路时的固体摄像器件的剖面图。为了消除CMOS型固体摄像器件情况下产生的闭锁现象，仅用n型晶体管来形成外围电路，能够消除使元件隔离部减薄时的弊病。所以，仅用n型晶体管来构成摄像区的晶体管和外围电路的晶体管的n型CMOS固体摄像器件，能实现没有上述弊病的固体摄像器件。
在上述图8和图9中表示摄像区的晶体管为n型晶体管的情况但是在摄像区的晶体管为P型晶体管的情况下，仅用P型晶体管来构成摄像区的晶体管和外围电路的晶体管的P型固体摄像器件，能实现无弊病的固体摄像器件。
<第二实施方式>
本实施方式涉及的MOS型固体摄像器件中，摄像区和外围电路由利用元件隔离部进行电隔离的多个MOS晶体管构成。图10表示摄像区内或外围电路中的MOS晶体管之间的元件隔离部的结构，是表示晶体管40和晶体管41用元件隔离部42进行电隔离的剖面图。元件隔离部42侵蚀硅片1的深度为1nm以上200nm以下，能在晶体管40的激活区43和晶体管41的激活区44之间产生漏电流。如图10所示，在元件隔离部42的正下方设置抑制漏泄的杂质扩散层45，由此能够提高与用元件隔离部42进行电隔离的晶体管之间的漏电流有关的耐压，能抑制晶体管之间的漏电流。
<第三实施方式>
图11表示第三实施方式涉及的MOS型固体摄像器件中的、构成摄像区内或外围电路中的MOS晶体管之间的元件隔离部的结构一例，是表示晶体管46和晶体管47通过元件隔离部48进行电隔离的样子的剖面图。如上所述，元件隔离部48和硅片1的界面的晶体结构是杂乱状态，产生漏电流。因此，在形成的元件隔离部48和硅片1的界面的硅片1一侧，沿着元件隔离部侧壁和硅片1的界面，形成杂质扩散层51，由此能抑制元件隔离部48和硅片1的界面电平漏泄。
<第四实施方式>
图12表示本发明第四实施方式涉及的MOS型固体摄像器件的摄像区内或外围电路中的MOS晶体管和元件隔离部的结构一例，是表示晶体管70和晶体管71通过元件隔离部72进行电隔离的样子的剖面图。如图12所示，与元件隔离部72侵蚀硅片1的深度相比，激活区73和74伸长的深度较小。这样，能使激活区73和激活区74的空间距离增大，使激活区73和74之间的漏电流减小。元件隔离部72是在硅片1内形成沟槽、并利用硅氧化物进行填充的结构即所谓STI的元件隔离部，或者是用选择热氧化法使硅片1直接热氧化而生成的利用硅热氧化膜的隔离结构即LOCOS，无论哪一种均可适用。无论在哪一种元件隔离部结构中，也都是如前所述，能实现杂音小的MOS型固体摄像器件。
<第五实施方式>
图13是安装了具有上述实施方式涉及的元件隔离部结构的任一种固体摄像器件的摄像机功能框图。摄像机200具有透镜104、固体摄像器件100、驱动电路101、信号处理部102、以及外部接口部103。通过透镜104的光进入固体摄像器件100。信号处理部102通过驱动电路101来驱动固体摄像器件100，取出来自固体摄像器件100的输出信号。由信号处理部102处理的信号通过外部接口部103输出到外部。
利用上述第一至第四实施方式的固体摄像器件，使该摄像机200的图像质量非常好、且灵敏度提高，所以，即使在没有照明的状态下也能摄影。
本发明涉及的固体摄像器件，具有很容易实现摄像区的微细化、确保元件隔离部的耐压、以及减少白伤痕数量的效果，能够用作数码摄像机等内使用的MOS型固体摄像器件。
权利要求
1.一种固体摄像器件，具有包括光电二极管和晶体管的像素单元的摄像区，上述光电二极管具有第1导电型的电荷存储区，上述晶体管读取由该光电二极管获得的电荷，其特征在于上述摄像区具有将上述晶体管和与其相邻接的该摄像区以外的晶体管进行电隔离的元件隔离部；上述元件隔离部的深度比其杂质浓度成为最大的上述电荷存储区的深度浅。
2.如权利要求1所述的固体摄像器件，其特征在于上述光电二极管还具有在上述光电二极管的表面形成的第2导电型的暗电流抑制层。
3.如权利要求1所述的固体摄像器件，其特征在于上述光电二极管还具有与上述元件隔离部相连接形成的第2导电型的暗电流抑制层。
4.如权利要求1所述的固体摄像器件，其特征在于上述元件隔离部的深度大于等于1nm且小于等于250nm。
5.如权利要求1所述的固体摄像器件，其特征在于构成上述晶体管的源极或漏极的区域的深度比上述元件隔离部的深度浅。
6.如权利要求1所述的固体摄像器件，其特征在于构成上述晶体管的源极或漏极的区域的深度比上述元件隔离部的深度深。
7.如权利要求1所述的固体摄像器件，其特征在于上述固体摄像器件还具有外围电路区，上述外围电路区包括形成在上述半导体衬底上的、用于驱动上述摄像区的晶体管；上述外围电路区具有利用与上述摄像区的上述元件隔离部相同的工序而形成的元件隔离部。
8.如权利要求7所述的固体摄像器件，其特征在于包含在上述外围电路区中的晶体管全部是n型MOS晶体管，或者全部是P型MOS晶体管。
9.如权利要求7所述的固体摄像器件，其特征在于包含在上述外围电路区中的晶体管是CMOS晶体管。
10.如权利要求1所述的固体摄像器件，其特征在于上述固体摄像器件还具有外围电路区，上述外围电路区包括形成在上述半导体衬底上的、用于驱动上述摄像区的晶体管；上述外围电路区具有元件隔离部，上述元件隔离部设有比上述摄像区的元件隔离部深的沟槽。
11.如权利要求1所述的固体摄像器件，其特征在于上述元件隔离部是沟槽隔离。
12.一种固体摄像器件，具有包括光电二极管和晶体管的像素单元的摄像区，上述光电二极管具有第1导电型的电荷存储区和第2导电型的暗电流抑制层，上述晶体管读取由该光电二极管获得的电荷，其特征在于上述摄像区具有将上述晶体管和与其相邻接的该摄像区以外的晶体管进行电隔离的的元件隔离部；上述元件隔离部的深度比其杂质浓度成为最大的上述暗电流抑制层的深度浅。
13.如权利要求12所述的固体摄像器件，其特征在于上述元件隔离部的深度大于等于1nm且小于等于100nm。
14.一种固体摄像器件，具有包括光电二极管和晶体管的像素单元的摄像区，上述光电二极管具有第1导电型的电荷存储区，上述晶体管读取由该光电二极管获得的电荷，其特征在于上述摄像区具有将上述晶体管和与其相邻接的该摄像区以外的晶体管进行电隔离的元件隔离部；上述元件隔离部的深度比上述第1导电型的电荷存储区的深度浅。
15.如权利要求14所述的固体摄像器件，其特征在于上述光电二极管还具有在上述光电二极管的表面形成的第2导电型的暗电流抑制层。
16.如权利要求14所述的固体摄像器件，其特征在于上述光电二极管还具有与上述元件隔离部相连接而形成的第2导电型的暗电流抑制层。
17.如权利要求14所述的固体摄像器件，其特征在于上述元件隔离部的深度大于等于1nm且小于等于150nm。
18.一种固体摄像器件，具有包括光电二极管和晶体管的像素单元的摄像区，上述光电二极管具有第1导电型的电荷存储区和第2导电型的暗电流抑制层，上述晶体管读取由该光电二极管获得的电荷，其特征在于上述摄像区具有将上述晶体管和与其相邻接的该摄像区以外的晶体管进行电隔离的元件隔离部；上述元件隔离部的深度比上述暗电流抑制层的深度浅。
19.权利要求18所述的固体摄像器件，其特征在于上述元件隔离部的深度大于等于1nm且小于等于50nm。
20.一种固体摄像器件，具有包括光电二极管和晶体管的像素单元的摄像区，上述晶体管读取由该光电二极管获得的电荷，其特征在于上述摄像区具有将上述晶体管和与其相邻接的该摄像区以外的晶体管进行电隔离的元件隔离部；上述元件隔离部的深度大于等于1nm且小于等于200nm。
21.一种摄像机，采用了固体摄像器件，其特征在于上述固体摄像器件具有包括光电二极管和晶体管的像素单元的摄像区，上述光电二极管具有第1导电型的电荷存储区，上述晶体管读取由该光电二极管获得的电荷，其特征在于上述摄像区具有将上述晶体管和与其相邻接的该摄像区以外的晶体管进行电隔离的元件隔离部；上述元件隔离部的深度比其杂质浓度成为最大的上述电荷存储区的深度浅。
全文摘要
本发明涉及一种固体摄像器件，漏电流小，并具有元件分离结构。该固体摄像器件，形成在硅片上，还包括具有与各个像素相对应的摄像区，其中包括具有第1导电型电荷存储区的光电二极管，晶体管和元件隔离部，上述元件隔离部的深度小于其杂质浓度最大的上述第1导电型电荷存储区的深度。
文档编号H01L27/146GK1591888SQ200410075208
公开日2005年3月9日 申请日期2004年9月3日 优先权日2003年9月3日
发明者吉田真治, 森三佳, 山口琢己 申请人:松下电器产业株式会社