专利名称：Cmos图像传感器的局部互连结构及其形成方法
技术领域：
本发明涉及图像传感器，更具体地讲，本发明涉及一种包括局部互连结构的图像传感器。
背景技术：
图像传感器已经变得无处不在，它们被广泛地用于数字照相机、便携式电话、保密照相机、医疗器械、汽车和其它应用场合。制造图像传感器的技术、特别是CMOS(互补型金属氧化半导体)图像传感器持续地快速发展。例如，高分辨率和低能耗的要求促进了图像传感器的进一步的小型化及集成。因此，图像传感器的像素阵列中的像素数量已经显著增加。
例如，现在正制造五百万像素的CMOS传感器。这种大的像素阵列意味着可以采集和读取大量的数据。另外，获得和读取数据的速度也是一个问题。更小、更复杂的像素给布设接入和接出像素阵列的所有信号线与电力线带来了困难，而且还要维持低成本和高性能。更复杂的问题是，图像传感器的″栈高度″(stack height)也是一个因素。图像传感器受益于低的栈高度，低的栈高度可改善光学串扰(opticalcrosstalk)以及改善显微镜头将光线有效地聚焦到像素感应区域的能力。
因此，需要一种方法和结构，其可以改善接入和接出每个独立像素的布线同时不增加栈高度。而且，如果这种结构也可用于外围区域(在像素阵列外面的那些图像传感器的区域)以改善速度、性能以及设在外围区域内的电路尺寸，将更加有利。
发明内容
为了解决上述现有技术中存在的问题，本发明提供了一种有源像素，其包括一位于半导体基体上的光传感器；一位于光传感器与一漂浮节点之间的传输晶体管，该传输晶体管可选择性地将信号从光传感器传输至漂浮节点；一由漂浮节点控制的放大晶体管，该放大晶体管包括一放大门电路；以及一局部互连结构，该局部互连结构将漂浮节点电连接至放大门电路，而且该局部互连结构是形成在放大门电路的侧壁上。
上述的有源像素中，光传感器可以在半导体基体表面上具有一P+连接层；光传感器可以为光电二极管、光电门或者光电导体。局部互连结构可以由自定位硅化物(self-aligned silicide)处理工艺形成，而且局部互连结构可以由钴的硅化物、钛、钨、钴、钼、镍、钽或者上述金属的合金形成。另外，该局部互连结构可以同步形成在外围区域，且该外围区域内的局部互连结构也可以是自定位硅化物。同时，局部互连结构可以由包含金属/金属氮化物组合的多层金属叠层形成。
上述的有源像素可以进一步在局部互连结构的上方形成保护绝缘层；该保护绝缘层可以由硅的氧化物、二氧化硅、硅的氮化物或多层绝缘体叠层形成。像素可以集成于一CMOS图像传感器，像素本身可以为4T、5T、6T或者7T像素，而且像素可以进一步包括复位晶体管、行选择晶体管、全局闸门晶体管(global shutter transistor)、高动态范围晶体管、侧向溢漏晶体管(lateral overflow transistor)或者浮动扩散转换晶体管(floating diffusion switch transistor)。
本发明提供的另一种技术方案是一种有源像素，其包括一位于半导体基体上的光传感器；一位于光传感器与一漂浮节点之间的传输晶体管，传输晶体管选择性地工作将信号从光传感器传输至漂浮节点；一由漂浮节点控制的放大晶体管，放大晶体管包括一放大门电路；以及一由自定位硅化物处理工艺形成的、用以电连接像素的电区域的局部互连结构。
类似地，上述的有源像素中，光传感器可以在半导体基体表面上具有一P+连接层；光传感器可以为光电二极管、光电门或者光电导体。局部互连结构可以由自定位硅化物处理工艺形成，而且局部互连结构可以由钴的硅化物、铝、铜、钛、钨、钴、镍、钽、钼或者上述金属的合金形成。另外，该局部互连结构可以同步形成在外围区域，且该外围区域内的局部互连结构也可以是自定位硅化物。同时，局部互连结构可以由包含金属/金属氮化物组合的多层金属叠层形成。进一步地，上述的有源像素可以在局部互连结构的上方形成保护绝缘层；该保护绝缘层可以由硅的氧化物、二氧化硅、硅的氮化物或多层绝缘体叠层形成。像素可以集成于一CMOS图像传感器，像素本身可以为4T、5T、6T或者7T像素，而且像素可以进一步包括复位晶体管、行选择晶体管、全局闸门晶体管、高动态范围晶体管、侧向溢漏晶体管或者浮动扩散转换晶体管。
本发明提供的又一种技术方案是一种有源像素，其包括一位于半导体基体上的光传感器；一由光传感器控制的放大晶体管，放大晶体管包括一放大门电路；以及一由自定位硅化物处理工艺形成的用以电连接像素的电区域的局部互连结构。
类似地，该方案的有源像素中，局部互连结构可以由钴的硅化物、铝、铜、钛、钨、钴、镍、钽、钼或者上述金属的合金形成；局部互连结构可以同步形成在外围区域，且该外围区域内的局部互连结构也可以是自定位硅化物；而且，该局部互连结构可以由包含金属/金属氮化物组合的多层金属叠层形成。局部互连结构上可以进一步形成有保护绝缘层。
另一方面，本发明提供了一种在由硅基体形成的像素上形成局部互连结构的方法，该像素包括至少一门电路结构，该方法包括在像素上沉积氧化物层；去除部分的氧化物层，以暴露至少一门电路结构与一部分硅基体；在氧化物层上、至少一门电路结构上以及一部分的半导体基体上沉积金属层；通过退火处理金属层，形成金属硅化物，该金属硅化物形成在金属层与硅基体的接触处以及金属层与至少一门电路结构的接触处；以及在该至少一门电路结构的侧壁上留下金属层。
上述的方法可进一步包括一个去除金属层的步骤，但是保留至少一门电路结构的侧壁上的金属层；上述的方法还可进一步包括一个在至少一门电路结构的侧壁上的金属层上沉积保护绝缘层的步骤。
上述方法中，金属层可以为钴、镍、钛、钼、钽、钨或者上述金属的合金；金属层也可以为多层金属叠层。更进一步地，该多层金属叠层可以为金属/金属氮化物叠层。
再一方面，本发明提供了一种图像传感器，其包括多个上述的像素，每一上述的像素至少包括一位于半导体基体上的光传感器；一由光传感器控制的放大晶体管，放大晶体管包括一放大门电路；以及一由自定位硅化物处理工艺形成的用以电连接若干像素之间的电区域的局部互连结构。
本发明的有益效果是由于采用了局部互连结构，可以简化布线工艺、提高布线精度、降低布线成本，同时，由于采用了局部互连结构可以有效控制栈高度，可以改善光学串扰与显微镜头能力，而且可进一步缩小电路尺寸。
图1-图10是本发明在CMOS图像传感器中形成局部互连结构的方法的剖视图。
图11-图13是本发明在CMOS图像传感器中形成局部互连结构的另一种方法的剖视图。
图14-图19是本发明在CMOS图像传感器中形成局部互连结构的又一种方法的剖视图。
具体实施例方式
在下面的描述中，提供了许多特定细节，以便对本发明的实施方案进行透彻的理解。但所属领域的熟练技术人员可以认识到，在没有这些具体细节中的一个或多个的情况下仍能实施本发明，或者采用其它方法、元件等的情况下仍能实施本发明。另外，为了清楚地描述本发明的各种实施方案，因而对众所周知的结构和操作没有示出或进行详细地描述。
在本发明的说明书中，提及“一实施方案”或“某一实施方案”时是指该实施方案所述的特定特征、结构或者特性至少包含在本发明的一个实施方案中。因而，在说明书各处所出现的“在一实施方案中”或“在某一实施方案中”并不一定指的是全部属于同一个实施方案；而且，特定的特征、结构或者特性可能以合适的方式结合到一个或多个的具体实施方案中。
参阅图1，其显示了典型的CMOS图像传感器的剖视图。图像传感器包括一像素阵列区和一外围区。尽管图1(以及随后的附图)显示的是四晶体管像素(4T)的剖视图，但是本发明的启示和结构同样适用于采用3T、5T、6T、7T或任何其它像素设计的CMOS图像传感器。例如，应用本发明时可采用这样的像素，其包括复位晶体管、行选择晶体管、全局闸门晶体管、高动态范围晶体管、连接到侧向溢出漏极的晶体管(侧向溢漏晶体管)、或者用于转换浮动扩散的晶体管(浮动扩散转换晶体管)。
在图1所示的4T像素设计中，像素阵列部分(这里只显示了一个像素)包括光传感器103、传输晶体管109、漂浮节点105、连接到Vdd供给电压(图中未示出)的n+扩散106、放大晶体管107(在源极随偶结构中)、输出节点113、浅槽隔离(shallow trench isolation，简称STI)区域111。光传感器103可以是光电二极管、光电门(photogate)或者光电导体。
需要指出，图1只显示了4T像素的一部分，为了清楚的目的而没有示出其它的部件(如复位晶体管)。像素的其它部件和操作并非与本发明特别密切相关，且为本领域技术人员所熟知。
类似地，在外围区域中，以剖视图显示了一个单独的晶体管。该晶体管只是外围区域内所形成的电路与器件的一种实例。因此，该晶体管仅是存在于外围区域中的期间的代表类型。
如上所述，为了有效地操作和从像素上读取信号，许多晶体管门电路以及在基体中形成的各种不同的N+区域必须彼此相互连接，并且它们还要与“外部世界”相互连接。例如，尽管未在图1中示出，在一实施方案中，光电二极管103通过复位晶体管恢复到一参考电压。另外，输出节点(n+区域)113用于输出来自像素的信号，因此，需要连接到数据路径互连结构(data routing interconnect structure)。由于这些无数的连接，再加上数百万的像素，因此设计出可以不增加或增加很小栈高度的局部互连结构具有重要的意义。本发明中揭示了一种局部互连结构以及制造该结构的方法。
具体地，请参阅图2，在第一加工步骤中，氧化物层201是覆盖沉积(blanket deposited)到CMOS图像传感器上。可以采用各种不同的沉积技术来沉积氧化物层201，如化学气相淀积(简称CVD)、等离子体增强的化学气相淀积(简称PECVD)或者高密度等离子体化学气相淀积(简称HDPCVD)。在形成氧化物层201以后，形成图案和蚀刻，去除外围区域中的氧化物层201。结果显示在图2中。
接着进行处理，如进行溅射处理，在图像传感器上沉积金属层。尽管该金属层可以是任何一种可用于半导体处理的金属，如钨、钛或钼，在一实施方案中，该金属层是由钴形成的。图3中的金属层为钴层301。需要指出的是，由于外围区域中的保护氧化物层201已被去除，所以钴层301就直接接触晶体管的多晶硅门电路，以及晶体管的源极区和漏极区。
请参阅图4，进行热退火处理，使钴层301与外围区域内的硅基体以及晶体管门电路的多晶硅相互作用。这将在上述区域内钴与硅(或多晶硅)接触的地方形成钴的硅化物401。结果显示在图4中。
接着参阅图5，除掉未反应的钴层301。例如，这个过程可以采用适当的湿蚀刻技术(wet etching technique)来完成。这种湿蚀刻的一个具体实例是在H2O2(过氧化氢)中加入NH4OH(氢氧化氨)。
接着如图6所示，氧化物层201被进一步形成图案与蚀刻，以除去像素阵列区域的氧化物层部分。在某一特定实施方案中，氧化物层201被从放大晶体管107、漂浮节点105、输出节点113以及传输晶体管109的门电路的一部分上去除。但是，可以理解，本发明的启示完全可以针对不同的设计参数而应用于其它特定的布线图案设计。换句话说，对于采用不同局部互连结构的其它像素设计，氧化物层201的图案可以不同。在4T晶体管像素的实施方案中，放大晶体管107被配置为源极随偶，图6所示是氧化物层201一种适当的定型图案。
在氧化物层201形成图案(定型)与蚀刻处理以后，如图7所示，在图像传感器上覆盖沉积第二金属层701。第二金属层可以是任何金属；在一实施方案中，第二金属层是一第二钴层701。在沉积第二钴层701之后，再一次进行热退火处理，以在钴和硅(或多晶硅)接触的区域形成钴的硅化物。因此，如图8所示，在漂浮节点105上、在传输晶体管109门电路的一部分上、在放大晶体管107门电路的一部分上以及在输出节点113上，形成有钴的硅化物区域801。
接着参阅图9，采用光刻胶(photoresist)901形成图案和进行蚀刻，除去来自第二钴层701的任何未反应的钴。发明人再次指出，用以去除未反应钴的准确图案可以随像素与外围区域的设计而相应进行改变。因此，图9中所示的光刻胶901只是本发明的一种可能的实施方案。具体地，因为4T像素设计必须在漂浮节点105与放大晶体管107的门电路之间建立电连接，所以连结放大晶体管107的门电路与漂浮节点105的钴层701部分就要用光刻胶901进行保护而不能去除。这可以采用图9中所示的光刻胶图案予以实现。然而，可以理解，不同的应用场合需要采用不同的光刻胶图案。类似地，在外围区域中的光刻胶图案也只是一种可能的实施方案而已。
最后，在除去光刻胶901之后，形成了局部互连结构701。值得注意的是，局部互连结构701一点也不会增加栈高度，因为它“拥抱”接触的只是各个晶体管的侧壁隔片(sidewall spacers)。而且，钴的硅化物801和401是在同样的处理工艺中形成的，这也是有利的，因为这可以与其它互连结构或者布线结构建立更好的电连接。
图11-图13显示了本发明的另一实施方案。在该实施方案中，处理工艺与图2-图8相同。从图8所示的结构出发，一第二绝缘层1101(在一实施方案中为氧化物)覆盖沉积在CMOS图像传感器上。接着，沉积光刻胶并形成图案，形成光刻胶断片1201。然后去除第二氧化物层1101，但是局部互连结构701上方的第二氧化物层1101因被光刻胶块1201保护而未被去除。最后，光刻胶块1201也被去除。在该实施方案中，另外形成了用以保护局部互连结构701的绝缘层1101。保护绝缘层1101可以是硅的氧化物、二氧化硅、硅的氮化物、或上述材料多层绝缘体的叠层结构。
由上述的描述和附图可以看出，本发明公开了一种自定位硅化物处理工艺，其可形成与常规的CMOS图像传感器处理流程一致的局部互连结构。如上所述，可以采用其它类型的金属甚至金属合金来代替钴。例如，钛/钨、钛/钼、钴/钨或者钴/钼合金都可以被采用。
注意本发明有两个金属沉积加工步骤(1)第一金属沉积用以在基体与晶体管门电路的顶部上形成钴的硅化物接触区域，(2)第二金属沉积用以在晶体管门电路的侧壁上形成局部互连结构。这种双重金属叠层方法可以防止金属在随后的高温热退火处理中被结块。
在该特定的像素设计中，局部互连结构能够提供浮动扩散105与放大晶体管107之间的连结。这是阵列布线的一个重要优点，对于那些需要在二个分离的浮动扩散之间建立连接的像素设计尤其重要。同时，该局部互连也提供了一种有益链接，该有益链接可提供位于第一金属层下面的布线路径。
另一个优点是该局部互连在光学上是不透明的。在像素阵列区域，它可作为埋藏的光线阻隔层，从而可改善光学串扰(opticalcrosstalk)。对于像素阵列中常用的暗基准像素(dark reference pixels)，金属层可以设置在光电二极管上方并作为暗基准像素的光线阻隔层。这是一个优点，因为这将允许使用第三金属层作为布线路径，例如作为有源阵列与暗基准像素的Vout，而不需要将第三金属层作为暗基准像素的光线阻隔层。在外围区域获得的局部互连可用于提高逻辑存储密度(logic-packing density)，进而缩小外围的电路。
图14-图19显示了又一可供选择的实施方案中，其可以避免使用上述的双金属沉积处理工序。具体地，请参阅图14，其提供了一个与图1中相似的结构。接着，按图15中所示的式样(图案)沉积和蚀刻氧化物层201。然后，如图16所示，钴层1601被覆盖沉积在晶圆(wafer)上。在钴层1601之后接着覆盖沉积基于另一种金属的层，如氮化钛(TiN)层1701。
接着参阅图17，进行热退火处理，使钴层1601与暴露的硅基体和暴露的多晶硅发生作用，在钴和硅(或多晶硅)相互接触的那些区域上形成钴的硅化物。
参阅图18，沉积光刻胶层1801并形成图案。如上所述，这只是一种可能的图案式样，而本发明可用于无数的其它图案式样中。接着在图19中，去除钴层1601与氮化钛层1701中没有被保护的部分，如采用湿蚀刻的方法。结果得到沿着晶体管侧壁(sidewall)的局部互连结构。在图19所示的特定实施方案中，放大晶体管107(源极随偶)的门电路通过局部互连与漂浮节点105建立电连接。
上述内容应理解为这里所介绍的本发明的具体实施方案只是为了描述本发明，但在不偏离本发明宗旨与范围的情况下可以做出各种变换方案。例如，局部互连结构可由包含金属/金属氮化物组合的多层金属叠层形成；而且，局部互连结构可用于将多个像素连接在一起而作为“全局互连(global interconnect)”，如利用互连结构先将一行像素的所有复位晶体管连接在一起，再与设置在像素阵列外围的行驱动扩散连接。再如，利用局部互连使一行像素的所有传输门电路相互连接或者使一行像素的所有行选择晶体管相互连接。这种全局互连形式也可以扩展到将多个扩散区域连接在一起，如可以将阵列内的所有Vdd供给电压一起连接到外围的Vdd供给线；再如，可以将同一列的所有输出信号扩散(Vout)连接到列感应电路或者放大器。因此，除权利要求之外，本发明不受任何限制。
权利要求
1.一种有源像素，其包括一位于半导体基体上的光传感器；一位于所述光传感器与一漂浮节点之间的、可选择性地将信号从所述光传感器传输至所述漂浮节点的传输晶体管；一由所述漂浮节点控制的放大晶体管，该放大晶体管包括一放大门电路；以及一将所述漂浮节点电连接至所述放大门电路的局部互连结构，该局部互连结构位于所述放大门电路的侧壁。
2.如权利要求1所述的像素，其中，所述的光传感器在所述半导体基体表面上具有一P+连接层。
3.如权利要求1所述的像素，其中，所述的局部互连结构是由自定位硅化物处理工艺形成的。
4.如权利要求3所述的像素，其中，所述的局部互连结构是由钴的硅化物形成的。
5.如权利要求3所述的像素，其中，所述的局部互连结构是由钛、钨、钴、钼、镍、钽或者上述金属的合金形成的。
6.如权利要求1所述的像素，其中，所述的局部互连结构同步形成在外围区域，且该外围区域内的局部互连结构是自定位硅化物。
7.如权利要求1所述的像素，其进一步包括形成在所述局部互连结构上方的保护绝缘层。
8.如权利要求7所述的像素，其中，所述的保护绝缘层是由硅的氧化物、二氧化硅、硅的氮化物或多层绝缘体的叠层形成的。
9.如权利要求1所述的像素，其中，所述的像素集成于一CMOS图像传感器中。
10.如权利要求1所述的像素，其中，所述的像素为4T、5T、6T或者7T像素。
11.如权利要求1所述的像素，其中，所述的光传感器为光电二极管、光电门或者光电导体。
12.如权利要求1所述的像素，其进一步包括复位晶体管、行选择晶体管、全局闸门晶体管、高动态范围晶体管、侧向溢漏晶体管或者浮动扩散转换晶体管。
13.如权利要求1所述的像素，其中，所述的局部互连结构是由包含金属/金属氮化物组合的多层金属叠层形成的。
14.一种有源像素，其包括一位于半导体基体上的光传感器；一位于所述光传感器与一漂浮节点之间的、可选择性地将信号从所述光传感器传输至所述漂浮节点的传输晶体管；一由所述漂浮节点控制的放大晶体管，该放大晶体管包括一放大门电路；以及一利用自定位硅化物处理工艺形成的、用以电连接所述像素的电区域的局部互连结构。
15.如权利要求14所述的像素，其中，所述的光传感器在所述半导体基体表面上具有一P+连接层。
16.如权利要求14所述的像素，其中，所述的局部互连结构是由钴的硅化物形成的。
17.如权利要求14所述的像素，其中，所述的局部互连结构是由铝、铜、钛、钨、钴、镍、钽、钼或者上述金属的合金形成的。
18.如权利要求14所述的像素，其中，所述的局部互连结构同步形成在外围区域，且该外围区域内的局部互连结构也是自定位硅化物。
19.如权利要求14所述的像素，其进一步包括形成在所述局部互连结构上的保护绝缘层。
20.如权利要求19所述的像素，其中，所述的保护绝缘层是由硅的氧化物、二氧化硅、硅的氮化物或多层绝缘体的叠层形成的。
21.如权利要求14所述的像素，其中，所述的像素集成于一CMOS图像传感器中。
22.如权利要求14所述的像素，其中，所述的像素为4T、5T、6T或者7T像素。
23.如权利要求14所述的像素，其中，所述光传感器为光电二极管、光电门或者光电导体。
24.如权利要求14所述的像素，其进一步包括复位晶体管、行选择晶体管、全局闸门晶体管、高动态范围晶体管、侧向溢漏晶体管或者浮动扩散转换晶体管。
25.如权利要求14所述的像素，其中，所述的局部互连结构是由包含金属/金属氮化物组合的多层金属叠层形成的。
26.一种在硅基体像素上形成局部互连结构的方法，该像素包括至少一门电路结构，所述的方法包括在所述像素上沉积氧化物层；去除部分所述的氧化物层，以暴露该至少一门电路结构和一部分所述的硅基体；在所述氧化物层上、所述的至少一门电路结构上以及所述的一部分所述半导体基体上沉积金属层；通过对所述金属层进行退火处理，形成金属硅化物，该金属硅化物形成在所述金属层与所述硅基体的接触处以及所述金属层与所述至少一门电路结构的接触处；以及在所述至少一门电路结构的侧壁上留下金属层。
27.如权利要求26所述的方法，其进一步包括去除不在所述至少一门电路结构的侧壁上金属层的步骤。
28.如权利要求26所述的方法，其进一步包括在所述至少一门电路结构的侧壁上金属层上沉积保护绝缘层的步骤。
29.如权利要求26所述的方法，其中，所述发金属层为钴、镍、钛、钼、钽、钨或者上述金属的合金。
30.如权利要求26所述的方法，其中，所述的金属层为多层金属叠层。
31.如权利要求30所述的方法，其中，所述的多层金属叠层为金属/金属氮化物叠层。
32.一种有源像素，其包括一位于半导体基体上的光传感器；一由所述光传感器控制的放大晶体管，该放大晶体管包括一放大门电路；以及一利用自定位硅化物处理工艺形成的、用以电连接所述像素的电区域的局部互连结构。
33.如权利要求32所述的像素，其中，所述的局部互连结构是由钴的硅化物形成的。
34.如权利要求32所述的像素，其中，所述的局部互连结构是由铝、铜、钛、钨、钴、镍、钽、钼或者上述金属的合金形成的。
35.如权利要求32所述的像素，其中，所述的局部互连结构同步形成在外围区域，且该外围区域内的局部互连结构也是自定位硅化物。
36.如权利要求32所述的像素，其进一步包括形成在所述局部互连结构上的保护绝缘层。
37.如权利要求32所述的像素，其中，所述的局部互连结构是由包含金属/金属氮化物组合的多层金属叠层形成的。
38.一种图像传感器，其包括多个像素，每一像素至少包括一位于半导体基体上的光传感器；一由所述光传感器控制的放大晶体管，该放大晶体管包括一放大门电路；以及一利用自定位硅化物处理工艺形成的、用以电连接所述多个像素之间的电区域的局部互连结构。
39.如权利要求38所述的图像传感器，其中，所述的局部互连结构是由钛、钨、钴、钼、镍、钽或者上述金属的合金形成的。
40.如权利要求38所述的图像传感器，其中，所述的局部互连结构同步形成在外围区域，且该外围区域内的局部互连结构也是自定位硅化物。
41.如权利要求38所述的图像传感器，其进一步包括复位晶体管、行选择晶体管、全局闸门晶体管、高动态范围晶体管、侧向溢漏晶体管或者浮动扩散转换晶体管。
全文摘要
本发明提供了一种CMOS图像传感器的局部互连结构及其形成方法，其采用自定位硅化物处理工艺而形成与常规的CMOS图像传感器处理流程一致的CMOS图像传感器局部互连结构。其中，在该图像传感器的像素阵列上沉积氧化物层；去除部分氧化物层并沉积金属层；对金属层进行退火处理，形成金属硅化物。同时，还可进一步沉积保护绝缘层。
文档编号H01L23/522GK1787223SQ20051013090
公开日2006年6月14日 申请日期2005年12月8日 优先权日2004年12月9日
发明者霍华德·E·罗德斯 申请人:豪威科技有限公司