专利名称：铝镓氮化物/氮化镓高电子迁移率晶体管及制造方法
技术领域：
本发明涉及一种半导体结构及其制造方法，具体地说是一种铝镓氮化物/氮化镓高电子迁移率晶体管及制造方法。
背景技术：
目前，微波系统采用半导体固态器件能够有效的减小系统体积，并提高可靠性。随着科技的发展，各种微波应用系统迫切需要适用于高温、高频、大功率、抗辐射的电子器件，基于Si和GaAs等传统半导体的电子器件在输出功率密度、耐高温及抗辐射等方面都受到很大限制，因而需要寻找新型半导体材料来替代Si和GaAs等。GaN属于新型宽带隙半导体材料，基于它的绝缘栅铝镓氮化合物(AlGaN)/氮化镓(GaN)HEMT在输出功率密度、耐高温及抗辐射上与基于Si和GaAs的器件相比具有相当大的优势，人们预计AlGaN/GaN HEMT将在2.5～30GHz频率范围内其功率输出能力全面超过GaAs器件，因而AlGaN/GaN HEMT近年来成为国际上研究的热点。
Khan等人(Khan et al.Applied Physics Letters，vol.63，no.9，pp.1214-1215，1993.)在1993年公开了第一只具有直流特性的AlGaN/GaNHEMT，并于公开了第一只具有微波特性的AlGaN/GaN HEMT(Khan et al.Applied Physics Letters，Vol.65，no.9，pp.1121-1123，Aug.1994.)，此后对AlGaN/GaN HEMT器件的研究得到广泛开展，并取得了飞速进展。
Wu等人(Wu et al.IEEE Electron Device Letters，vol.17，no.9，pp.455-457，1996.)在1996年公开了第一只具有微波功率输出的AlGaN/GaNHEMT器件，器件在2GHz输出功率密度为1.1W/mm。紧接着2000年Green等人(Green et al.IEEE Electron Device Lett.，Vol.21 no.6，pp.268-270，2000.)公开了采用SiN钝化技术可以有效地抑制AlGaN/GaN HEMT的电流崩塌，为器件性能提高打下了基础，在那以后MIS、场板、栅挖槽等器件结构和工艺技术相继得到公开，并结合钝化技术，AlGaN/GaN HEMT的功率输出能力得到了进一步提高。目前，公开的小尺寸AlGaN/GaN HEMT的输出功率密度可达30W/mm以上(Wu et al.IEEE Electron Device Lett.，Vol.25，No.3，pp.117-119，2004.)，大尺寸器件单芯片连续波输出功率也已达到了1OOW以上(Nagy et al.IEEE MTT-S International Microwave Symposium Digest，pp.483-486，2005.)，脉冲功率输出甚至达到了368W(Therrien et al.IEEEIEDM Tech.Digest，pp.568-571，2005.)AlGaN/GaN HEMT的电流崩塌现象严重制约着器件性能发挥，目前工艺上普遍采用SiN钝化抑制电流崩塌，但是带来的问题是钝化后器件栅上的泄漏电流增加。材料结构上考虑，Kikkawa等人(Kikkawa et al.IEEE IEDM Tech.Digest，pp.585-588，2001.)公开了引入GaN帽层也能很好的起到抑制电流崩塌的作用。由于GaN帽层的禁带宽度比AlGaN来的小，GaN帽层的引入将导致器件在钝化后的击穿电压下降更多或者说引起器件栅上的泄漏电流进一步增大，特别是当GaN帽层处于掺杂的状态下。器件击穿电压下降则器件相应的工作电压也就降低，使得器件在微波工作状态下的动态范围减小，从而减小了器件的微波功率输出能力；同时栅上泄漏电流的增大也不利器件的可靠性。
为了减小器件栅上的泄漏电流、提高击穿电压，就有必要在器件栅下引入具有高击穿电场强度的介质层制成绝缘栅AlGaN/GaN HEMT。参照图1所示为一种常用的绝缘栅AlGaN/GaN HEMT结构，该HEMT包括半绝缘SiC衬底1，在衬底上依次通过金属有机化合物化学气相淀积(MOCVD)或其他合适外延方法外延生长的AlN缓冲层2、GaN高阻层3及AlGaN势垒层4，制作在势垒层4上的源欧姆接触5以及漏欧姆接触6，在源欧姆接触及漏欧姆接触之间的介质层51以及制作在介质层上的金属栅8。
Khan等人(Khan et al.Appl.Phys.Letters，Vol.77，p.1339，2000)公开了图中介质层为SiO2的绝缘栅AlGaN/GaN HEMT。参照图1，在制备这一HEMT的过程中，介质层51为SiO2，并采用等离子体增强化学气相淀积(PECVD)方法得到的。
Hu等人(Hu et al.Appl.Phys.Letters，Vol.79，p.2832，2000)公开了图1中介质层51为氮化硅(SiN)的绝缘栅AlGaN/GaN HEMT。参照图1，该HEMT的SiN介质层51同样采用PECVD淀积方法得到。
Ye等人(Ye et al.Appl.Phys.Letters，Vol.86，p.2832，2005)公开了图1中介质层51为原子层淀积技术制作的三氧化二铝(Al2O3)的绝缘栅AlGaN/GaN HEMT。参照图1，在制备这一HEMT的过程中，介质层51是通过以下方法获取的利用原子层淀积技术在由MOCVD生长得到的AlGaN/GaN异质结材料上淀积一层Al2O3介质层51，然后再在600℃、氧气氛下退火60s。淀积完成Al2O3介质层51后才进行源欧姆接触5、漏欧姆接触6以及金属栅8的制作，其中源欧姆接触5、漏欧姆接触6制作过程中需要增加额外的光刻、刻蚀步骤以去除其下的介质层51露出势垒层4。
器件1中金属栅8和势垒层4之间引入具有高击穿电场强度的介质层51减小了金属栅8上的泄漏电流，相应的提高了击穿电压，但不利的一方面是提高了器件的阈值电压，也就是减小了器件的跨导，这将影响器件的频率特性。
发明内容
本发明的目的是针对现有的半导体器件存在的耐击穿电压高但跨导小或跨导大而耐击穿电压低的双重矛盾，发明一种兼具二者优点的铝镓氮化物/氮化镓高电子迁移率晶体管，同时给出其制造方法。
本发明的技术方案是一种铝镓氮化物/氮化镓高电子迁移率晶体管，包括一从蓝宝石、Si及SiC中选出的一种作为衬底1，一位于所述的衬底1上的缓冲层2，一位于所述的缓冲层2上的氮化镓沟道层3，一在所述的沟道层3上形成的铝镓氮化物势垒层4，在势垒层4上形成的源电极5和漏电极6，源电极5和漏电极6之间的间距为2-5微米，其特征是在所述的源电极5和漏电极6之间的势垒层4上设有一凹槽7，在所述的凹槽7中安装有栅电极，所述的栅电极或为方形栅电极8，或为T型栅电极12；当凹槽7中安装的栅电极为方形栅电极8时，其下端伸入所述的凹槽7中，其上端凸起在介质层9的最高表面上，所述的介质层9的覆盖范围包括源电极5和漏电极6之间的势垒层4的上表面以凹槽7的底面；当凹槽7中安装的栅电极为T形栅电极8时，其竖形下端伸入所述的凹槽7中，其横形上端凸起在介质层18上，所述的介质层18位于凹槽7中，其上部位于介质层13之上，介质层13位于源电极5和漏电极6之间的除了凹槽7部分的势垒层4上。
在所述的介质层9上设有能将势垒层4暴露部分覆盖的介质层11。
当所述的介质层18未覆盖或部分覆盖在介质层13上时，在所述的介质层13上设有能将势垒层4暴露部分覆盖的介质层19，当所述的介质层18完全覆盖介质层13上时，在所述的介质层13上设有能将势垒层4暴露部分覆盖的介质层20。
所述的介质层9，11、13、18、19、20为氮化硅、氮化铝、二氧化硅或三氧化二铝中的任一种，其厚度为5-15nm。
所述的势垒层4的厚度介于15-50nm之间。
所述的T形栅电极12的下端偏置在所述的凹槽7中，且其侧面14与侧面15间距小于0.5微米，而侧面16与侧面17间距为0.5～1.5微米，即栅电极横形上端凸起二侧面与其下端的横向距离最近分别为小于0.5微米和0.5～1.5微米。
根据栅电极的不同，本发明的方法共有二种，分别如下一、一种制造带有方形栅电极的铝镓氮化物/氮化镓高电子迁移率晶体管的方法，其特征是它包括以下步骤——在衬底1上采用MOCVD或RF-MBE法依次形成缓冲层2、GaN沟道层3和AlGaN势垒层4；——在势垒层4上形成第一欧姆接触区5作为源电极；——在势垒层4上与第一欧姆接触区相距2-5微米的地方形成第二欧姆接触区6作为漏电极；——在源电极和漏电极之间的势垒层4上利用干法或者湿法腐蚀的方法形成一凹槽7；——在源电极5与漏电极6之间的势垒层4上淀积一介质层9，介质层9的淀积方法包括但不限于溅射、电子束蒸发、等离子体增强化学汽相淀积PECVD中的任一种；——在介质层9上形成栅电极8，栅电极8位于凹槽7两个侧壁所在的平行平面所夹的空间内。
上述方法必要时还包括利用相同的方法在介质层9上再淀积一层覆盖住势垒层4暴露部分的介质层11。
二、一种制造T形栅电极的铝镓氮化物/氮化镓高电子迁移率晶体管的方法，其特征是它包括以下步骤——在衬底1上采用MOCVD或RF-MBE方法依次形成缓冲层2、GaN沟道层3、AlGaN势垒层4；——在势垒层4上形成第一欧姆接触区5作为源电极；——在势垒层4上与第一欧姆接触区相距2-5微米的地方形成第二欧姆接触区6作为漏电极；——在源电极和漏电极之间的势垒层4上利用干法或者湿法腐蚀的方法形成一凹槽7；——在源电极5与漏电极6之间的势垒层4除凹槽7外的表面上淀积一介质层13，介质层13的淀积方法包括但不限于溅射、电子束蒸发、等离子体增强化学汽相淀积PECVD；——在介质层13和凹槽7上淀积一介质层18，介质层18的淀积方法包括但不限于溅射、电子束蒸发或等离子体增强化学汽相淀积PECVD；——在介质层18上形成“T”型栅电极12，栅电极12的两个侧面15，16位于凹槽7两个侧壁所在的平行平面所夹的空间内。
上述方法必要时还包括利用相同的方法在介质层13上淀积一能将势垒层4上的暴露部分覆盖的介质层19或在介质层18上淀积一能将势垒层4上的暴露部分覆盖的介质层20。
概而言之，本发明一方面提供了一种凹槽绝缘栅铝镓氮化合物/氮化镓HEMT。该HEMT包括从蓝宝石、Si及SiC中选出的一种作为衬底，形成在衬底上的由III族氮化物构成的缓冲层，缓冲层上具有高阻特性的III族氮化物层(称之为“沟道层”)上及其上生长的一层具有更宽能隙的III族氮化物层(称之为“势垒层”)，制作在势垒层上的第一个欧姆接触区作为源电极，制作在势垒层上并与第一个欧姆接触区隔开的第二个欧姆接触区作为漏极，在源电极与漏电极之间的势垒层上形成的凹槽，覆盖在源电极和漏电极之间势垒层上的介质，在介质上并正对于凹槽的栅电极，栅电极与介质层、势垒层形成三明治结构。
本发明另一方面提供了一种凹槽绝缘栅铝镓氮化合物/氮化镓HEMT的制作方法。该方法包括以下步骤采用如MOCVD、RF-MBE等任何合适的生长方法在衬底上依次外延生长得到器件的缓冲层、GaN沟道层和势垒层，并且势垒层的带隙大于GaN沟道层，加上III族氮化物自身较强的自发极化和压电极化效应，这样将在异质结材料的界面附近形成具有高密度的二维电子气。衬底为蓝宝石、Si及SiC中的任意一种，优选地，采用半绝缘的4H-SiC和半绝缘的6H-SiC作为衬底，缓冲层的选择与衬底材料有关，势垒层一般为带隙大于GaN沟道层的AlXGa1-xN(0＜x＜1)，其厚度约15纳米到50纳米。
在势垒层上提供两个具有相距2微米到5微米的欧姆接触区分别作为源欧姆接触电极和漏欧姆接触电极，在源欧姆接触电极和漏欧姆接触电极之间的势垒层上采用干法或者湿法刻蚀的方法形成一矩形凹槽，凹槽宽度、凹槽的两侧面与源欧姆接触电极及漏欧姆接触电极的距离取决于所制作器件的用途，凹槽的深度取决于势垒层的厚度。
凹槽制作完成后在源欧姆接触电极和漏欧姆接触电极之间的势垒层上淀积一层5纳米到15纳米厚度的介质材料，可选择的介质材料包括但不限于氮化铝(AlN)、氮化硅(SiN)、氧化硅(SiO2)和三氧化二铝(Al2O3)中的一种，介质淀积的方法包括但不限于溅射、电子束蒸发、等离子体增强化学汽相淀积(PECVD)。之后在介质层上制作金属栅电极，使得势垒层、介质层以及金属栅电极形成三明治结构，完成凹槽绝缘栅铝镓氮化合物/氮化镓HEMT的制作。
本发明具有以下优点本发明一方面继承了传统绝缘栅结构器件具有小的栅极泄漏电流、高的击穿电压和更大的电流驱动能力的优点，增大了器件在微波信号驱动下的动态范围，从而提高器件微波功率输出能力。另一方面又通过增设凹槽栅结构，以弥补引入氧化物层或者绝缘层导致器件跨导的降低，从而提高器件微波功率增益，改善器件频率特性。本发明所提出的方法具有简单、实用的优点。
图1是常规绝缘栅AlGaN/GaN HEMT的剖面图；图2是本发明的结构示意图之一；图3是图2中的AlGaN/GaN HEMT表面再淀积一介质层的剖面图；图4A-4C是图2结构的HEMT的制造过程示意图；图5A-5B本发明的可能存在的栅电极对不准的情况；图6是本发明的结构示意图之二；图7是图6中的AlGaN/GaN HEMT表面再淀积一介质层的剖面图；图8是本发明的结构示意图之三；图9是图8中的AlGaN/GaN HEMT表面再淀积一介质层的剖面图；图10A-10D是本发明图2和/或图3结构的HEMT的制造过程示意图。
具体实施例方式
下面结构附图和实施例对本发明作进一步的说明。
实施例一。
图2为本发明的实施例的一个器件32。器件32中1为衬底，2为缓冲层，3为GaN沟道层，4为AlXGa1-xN(0＜x＜1)势垒层。衬底1为蓝宝石、Si及SiC中的任意一种，优选地，采用半绝缘的4H-SiC(0001)和半绝缘的6H-SiC(0001)作为衬底，它们具有热导率高、与GaN晶格失配小等特点，不仅易于生长高质量的GaN外延材料，同时也有利于器件的散热，目前美国的Cree公司和II-VI公司都有4H和6H两种形态的SiC衬底出售。缓冲层2位于衬底和沟道层之间，主要用来作为过渡作用，以减小由于沟道层和衬底晶格失配所引入的应力，缓冲层的选取与衬底材料有关，这在本领域是众所周知的，不再进一步描述。沟道层3为GaN层，其厚度为1微米左右。势垒层4中铝的组分x最好在0.15到0.3之间，厚度最好为15纳米到30纳米，由于势垒层1的带隙大于沟道层3，故在两层的界面处将出现一片状电荷区，该片状电荷区内所有的电子组成了一个二维电子气，有时候为增加界面处的二维电子气浓度，可对势垒层4进行掺杂，掺杂浓度最大约为4×1018cm-3。缓冲层2、沟道层3、势垒层4为采用MOCVD、RF-MBE或者其他任何合适的生长方法依次在衬底1上外延生长得到，其具体生长过程可参考相关文献。
在势垒层上提供欧姆接触电极5作为源电极，欧姆接触电极6作为漏电极，源电极5和漏电极6可以是Ti/Al/Ni/Au、Ti/Al/Mo/Au、Ti/Al/Ti/Au或者任何其它可与势垒层形成欧姆接触的合适的材料，源电极5和漏电极6上的金属优选的采用电子束蒸发形成，并在780℃到900℃高温下快速退火30s左右，在快速退火过程中需氮气(N2)或者任何其它合适的惰性气体保护源电极5和漏电极6的金属不被氧化。如前所述，源电极5和漏电极6的间距一般为2微米到5微米。
在源欧姆接触电极和漏欧姆接触电极之间的势垒层上提供一凹槽7，凹槽7的形成可采用干法或者湿法刻蚀的方法，优选的刻蚀方法为干法刻蚀，包括反应离子刻蚀(RIE)和电感耦合等离子体刻蚀(ICP)，对于干法刻蚀III族氮化物的方法和原理是众所周知的，这里不再赘述，具体可参见Egawa等人的文献(Egawa et al.Appl.Phys.Lett.，vol.76，pp.121-123，2000)或者Coffie等人的文献(Coffie et al.Applied Physics Letters Vol.83，p.4779，2003)。凹槽源侧侧壁与源电极的距离、漏侧侧壁与漏电极的距离及凹槽宽度根据实际需要而定，并取决于制造中光刻所能达到的精度，如前所述，凹槽深度取决于势垒层厚度，优选的使得凹槽下势垒层厚度剩余8纳米到20纳米。
在势垒层4暴露的表面淀积一层介质层9，介质层可使用的材料包括但不限于氮化铝(AlN)、氮化硅(SiN)、氧化硅(SiO2)和三氧化二铝(Al2O3)中的一种，介质层9淀积的方法包括但不限于溅射、电子束蒸发、等离子体增强化学汽相淀积(PECVD)，优选的采用电子束蒸发淀积技术。介质层厚度如前所述最好为5纳米到15纳米。
在介质层9上提供栅电极8，栅电极可采用的金属包括但不限于Ni/Au、Ni/Pt/Au。栅电极8源侧的侧壁可选择与凹槽7源侧侧壁接触或者不接触，同样对于栅电极8的漏侧侧壁也可选择与凹槽7漏侧侧壁接触或者分离。
图4A-4C为本实施例的一些实施方案，包括在势垒层上形成凹槽7、并在凹槽上利用自对准技术形成介质层9和栅金属8。如前所述，在基板1上采用MOCVD、RF-MBE或者其他任何合适的生长方法依次外延生长形成缓冲层2、沟道层3和势垒层4，在势垒层4上形成源欧姆接触电极5和漏欧姆接触电极6。
对势垒层上的凹槽进行构图，以便刻蚀形成凹槽7。如图4A所示，在器件的表面形成掩模41，以便对器件不需要形成凹槽的地方进行保护，掩模41优选的材料为光刻胶，其厚度在2微米左右，以便起到阻挡刻蚀的作用；如图4B所示，利用前面所述的刻蚀方法对势垒层4进行刻蚀，并使得凹槽7下势垒层剩余厚度为8纳米到20纳米。
凹槽7刻蚀形成后，如图4C，去除掩模41，并在势垒层4暴露的表面淀积一介质层9，可选的介质层材料包括但不限于氮化铝(AlN)、氮化硅(SiN)、氧化硅(SiO2)和三氧化二铝(Al2O3)中的一种，淀积介质层9的方法优选地采用电子束蒸发的方法，以精确控制介质层9的厚度，介质层9的厚度如前所述为5纳米到15纳米。使用常规的技术在介质层9上形成栅金属8，由于在凹槽、栅金属不是采用自对准工艺形成的，因而有可能发生偏差，如图5A-5B所示，使得栅金属部分的覆盖到了凹槽以外，细微的偏差将不会对器件的功能产生大的影响，但是大的偏差对器件是不利的。
为了保护器件，有时候如图3所示在器件32表面再淀积一层介质层11对器件进行钝化形成器件33，介质层11包括氮化铝(AlN)、氮化硅(SiN)、氧化硅(SiO2)和三氧化二铝(Al2O3)中的一种，其淀积的方法包括溅射、电子束蒸发、等离子体增强化学汽相淀积(PECVD)。
概而言之，本实施例的制造方法包括以下步骤——在衬底1上采用MOCVD或RF-MBE法依次形成缓冲层2、GaN沟道层3和AlGaN势垒层4；
——在势垒层4上形成第一欧姆接触区5作为源电极；——在势垒层4上与第一欧姆接触区相距2-5微米的地方形成第二欧姆接触区6作为漏电极；——在源电极和漏电极之间的势垒层4上利用干法或者湿法腐蚀的方法形成一凹槽7；——在源电极5与漏电极6之间的势垒层4上淀积一介质层9，介质层9的淀积方法包括但不限于溅射、电子束蒸发、等离子体增强化学汽相淀积PECVD中的任一种；——在介质层9上形成栅电极8，栅电极8位于凹槽7两个侧壁所在的平行平面所夹的空间内。
上述方法必要时还包括利用相同的方法在介质层9上再淀积一层覆盖住势垒层4暴露部分的介质层11。
实施例二。
图6为本发明的一个实施例的带“T”型栅的器件34。类似于图2中的器件32，器件34具有衬底1、缓冲层2、GaN沟道层3和AlGaN势垒层4。器件34亦有与器件32位于势垒层上的源电极5和漏电极6，器件34的表面除凹槽7外全部被介质层13所覆盖，凹槽底部及侧壁被介质层18所覆盖，介质层18在器件表面向源电极5和漏电极6延伸并覆盖在介质层13上，介质层18只存在于栅电极12之下，器件的栅电极12为“T”型栅结构。“T”型栅12中侧壁14与15的距离小于0.5微米，侧壁16与17的距离为1微米左右，即“T”型栅12并不是完全对称的，这种不对称的“T”型栅结构是提高AlGaN/GaNHEMT性能所需要的。
缓冲层2、GaN沟道层3和A1GaN势垒层4器件32的一样在基板1上采用MOCVD、RF-MBE或者其他任何合适的生长方法依次外延生长形成，之后是源电极5和漏电极6的制作，它们的制作方法与前面实施例中的完全相同。
在势垒层4的暴露部分上淀积一层介质层13以方便形成所需的“T”型栅，介质层13优选的介质材料为SiN，它已被证明能够有效地抑制器件表面态引起的电流崩塌现象，介质层10的厚度最好为100nm以上。
凹槽7的形成过程如图10A-10B所示。如图10A所示，在器件的表面形成掩模42，以便对器件不需要形成凹槽的地方进行保护，掩模42优选的材料为光刻胶，其厚度为2微米左右，以便起到阻挡刻蚀的作用；如图10B所示，首先是刻蚀介质层，对于SiN介质材料的刻蚀方法是已知的，此处不再详述，然后利用前面所述的刻蚀方法对势垒层4进行刻蚀以形成凹槽7。
介质层18和“T”型栅12的形成如图10C-10D所示。如图10C所示，去除掩模42并在器件表面形成掩模43，对不需要淀积介质层13的地方进行保护。如图10D所示，在器件的整个表面淀积一介质层13，可选的介质层材料如前所述，淀积介质层13的方法优选地采用电子束蒸发的方法，以便其后进行的剥离工艺的实施，介质层13的厚度如前所述为5纳米到15纳米，可选的介质层材料包括但不限于氮化铝(AlN)、氮化硅(SiN)、氧化硅(SiO2)和三氧化二铝(Al2O3)中的一种。介质层淀积过程中，介质层13同时也覆盖在了掩模43上。介质层13淀积完成后，利用电子束蒸发淀积技术，在器件的整个表面淀积一层栅金属12，栅金属12淀积过程中，栅金属12同时也覆盖在了位于掩模43上的介质层13上，栅金属12的厚度与介质层13的厚度总和应保证低于掩模43厚度的一半。最后利用剥离工艺将掩模43及其上的介质层13栅金属12去除，得到器件36。
图10C-10D的实施方案中栅金属12和介质层13是通过自对准工艺实现的，从而保证了介质层13完全处于栅金属12之下。
如图6所示，有时候为了保护器件在器件34表面再淀积一层介质层19对进行钝化形成器件35，可选的介质层材料包括氮化铝(AlN)、氮化硅(SiN)、氧化硅(SiO2)和三氧化二铝(Al2O3)中的一种，淀积的方法包括溅射、电子束蒸发、等离子体增强化学汽相淀积(PECVD)。
概而言之，T型结构的晶体管的制造方法主要包括以下步骤——在衬底1上采用MOCVD或RF-MBE方法依次形成缓冲层2、GaN沟道层3、AlGaN势垒层4；——在势垒层4上形成第一欧姆接触区5作为源电极；——在势垒层4上与第一欧姆接触区相距2-5微米的地方形成第二欧姆接触区6作为漏电极；——在源电极和漏电极之间的势垒层4上利用干法或者湿法腐蚀的方法形成一凹槽7；——在源电极5与漏电极6之间的势垒层4除凹槽7外的表面上淀积一介质层13，介质层13的淀积方法包括但不限于溅射、电子束蒸发、等离子体增强化学汽相淀积PECVD；——在介质层13和凹槽7上淀积一介质层18，介质层18的淀积方法包括但不限于溅射、电子束蒸发或等离子体增强化学汽相淀积PECVD；——在介质层18上形成“T”型栅电极12，栅电极12的两个侧面15，16位于凹槽7两个侧壁所在的平行平面所夹的空间内。
上述方法必要时还包括利用相同的方法在介质层13上淀积一能将势垒层4上的暴露部分覆盖的介质层19或在介质层18上淀积一能将势垒层4上的暴露部分覆盖的介质层20实施例三。
图8为本发明的另一个实施例的一个带“T”型栅的器件36。同前面实施例中的器件，器件36具有衬底1、缓冲层2、GaN沟道层3和AlGaN势垒层4、位于势垒层上的源电极5和漏电极6，器件36的表面除凹槽7外被介质层13所覆盖，介质层18则不仅仅存在于栅金属下同时也覆盖了介质层13的暴露部分，器件36的栅电极12同器件34一样为“T”型栅结构。同样侧壁14与15的距离小于0.5微米，侧壁16与17的距离为1微米左右，以提高AlGaN/GaNHEMT的性能。
缓冲层2、GaN沟道层3和AlGaN势垒层4、源电极5和漏电极6的形成同前面实施例，凹槽7的形成过程如图10A-10B所示，方法与器件34中的相同。
如图10B中的凹槽7形成之后，器件表面的掩模42被去除，介质层18被淀积到势垒层4暴露的表面，可选的介质材料同器件34，淀积介质层18的方法优选地采用溅射的方法，以便对凹槽的侧面形成良好的覆盖，介质层18的厚度为5纳米到15纳米。使用常规的技术在介质层18上形成栅金属12，由于在凹槽、栅金属不是采用自对准工艺形成的，因而同器件32一样有可能发生偏差，同样细微的偏差将不会对器件的功能产生大的影响，但是大的偏差对器件是不利的。
如图9所示再淀积一层介质层20在表面对器件进行钝化形成器件37，可选的介质层材料包括氮化铝(AlN)、氮化硅(SiN)、氧化硅(SiO2)和三氧化二铝(Al2O3)中的一种，淀积的方法包括溅射、电子束蒸发、等离子体增强化学汽相淀积(PECVD)。
制造方法可参照实施例二进行。
本发明未详细描述的部分均与现有技术相同。
权利要求
1.一种铝镓氮化物/氮化镓高电子迁移率晶体管，包括一衬底(1)，一位于所述的衬底(1)上的缓冲层(2)，一位于所述的缓冲层(2)上的氮化镓沟道层(3)，一在所述的沟道层(3)上形成的铝镓氮化物势垒层(4)，在势垒层(4)上形成的源电极(5)和漏电极(6)，源电极(5)和漏电极(6)之间的间距为2-5微米，其特征是在所述的源电极(5)和漏电极(6)之间的势垒层(4)上设有一凹槽(7)，在所述的凹槽(7)中安装有栅电极，所述的栅电极或为方形栅电极(8)，或为T型栅电极(12)；当凹槽(7)中安装的栅电极为方形栅电极(8)时，其下端伸入所述的凹槽(7)中，所述的介质层(9)的覆盖范围包括源电极(5)和漏电极(6)之间的势垒层(4)的上表面和凹槽(7)的底面；当凹槽(7)中安装的栅电极为T形栅电极(8)时，其竖形下端伸入所述的凹槽(7)中，其横形上端凸起在介质层(18)上，所述的介质层(18)位于凹槽(7)中，其上部位于介质层(13)之上，介质层(13)位于源电极(5)和漏电极(6)之间的除了凹槽(7)部分的势垒层(4)上。
2.根据权利要求1所述的铝镓氮化物/氮化镓高电子迁移率晶体管，其特征是在所述的介质层(9)上设有能将势垒层(4)暴露部分覆盖的介质层(11)。
3.根据权利要求1所述的铝镓氮化物/氮化镓高电子迁移率晶体管，其特征是当所述的介质层(18)未覆盖或部分覆盖在介质层(13)上时，在所述的介质层(13)上设有能将势垒层(4)暴露部分覆盖的介质层(19)，当所述的介质层(18)完全覆盖介质层(13)上时，在所述的介质层(13)上设有能将势垒层(4)暴露部分覆盖的介质层(20)。
4.根据权利要求1、2或3所述的铝镓氮化物/氮化镓高电子迁移率晶体管，其特征是所述的介质层(9，11、13、18、19、20)为氮化硅、氮化铝、二氧化硅或三氧化二铝中的任一种，其厚度为5-15nm。
5.根据权利要求1所述的铝镓氮化物/氮化镓高电子迁移率晶体管，其特征是所述的势垒层(4)的厚度介于15-50nm之间。
6.根据权利要求1所述的铝镓氮化物/氮化镓高电子迁移率晶体管，其特征是所述的T形栅电极(12)的下端偏置在所述的凹槽(7)中，且其侧面(14)与侧面(15)间距小于0.5微米，而侧面(16)与侧面(17)间距为0.5～1.5微米。
7.根据权利要求1所述的铝镓氮化物/氮化镓高电子迁移率晶体管，其中衬底(1)为SiC、蓝宝石或Si中的任一种。
8.一种制造权利要求1所述的带有方形栅电极的铝镓氮化物/氮化镓高电子迁移率晶体管的方法，其特征是它包括以下步骤——在衬底(1)上采用MOCVD或RF-MBE法依次形成缓冲层(2)、GaN沟道层(3)和AlGaN势垒层(4)；——在势垒层(4)上形成第一欧姆接触区(5)作为源电极；——在势垒层(4)上与第一欧姆接触区相距2-5微米的地方形成第二欧姆接触区(6)作为漏电极；——在源电极和漏电极之间的势垒层(4)上利用干法或者湿法腐蚀的方法形成一凹槽(7)；——在源电极(5)与漏电极(6)之间的势垒层(4)上淀积一介质层(9)，介质层(9)的淀积方法包括但不限于溅射、电子束蒸发、等离子体增强化学汽相淀积(PECVD)中的任一种；——在介质层(9)上形成栅电极(8)，栅电极(8)位于凹槽(7)两个侧壁所在的平行平面所夹的空间内。
9.根据权利要求8所述的制造带有方形栅电极的铝镓氮化物/氮化镓高电子迁移率晶体管的方法，其特征是它还包括利用相同的方法在介质层(9)上再淀积一层覆盖势垒层(4)暴露部分的介质层(11)。
10.一种制造权利要求1所述的带有T形栅电极的铝镓氮化物/氮化镓高电子迁移率晶体管的方法，其特征是它包括以下步骤——在衬底(1)上采用MOCVD或RF-MBE方法依次形成缓冲层(2)、GaN沟道层(3)、AlGaN势垒层(4)；——在势垒层(4)上形成第一欧姆接触区(5)作为源电极；——在势垒层(4)上与第一欧姆接触区相距2-5微米的地方形成第二欧姆接触区(6)作为漏电极；——在源电极和漏电极之间的势垒层(4)上利用干法或者湿法腐蚀的方法形成一凹槽(7)；——在源电极(5)与漏电极(6)之间的势垒层(4)除凹槽(7)外的表面上淀积一介质层(13)，介质层(13)的淀积方法包括但不限于溅射、电子束蒸发、等离子体增强化学汽相淀积(PECVD)；——在介质层(13)和凹槽(7)上淀积一介质层(18)，介质层(18)的淀积方法包括但不限于溅射、电子束蒸发或等离子体增强化学汽相淀积(PECVD)；——在介质层(18)上形成“T”型栅电极(12)，栅电极(12)的两个侧面(15，16)位于凹槽(7)两个侧壁所在的平行平面所夹的空间内。
11.根据权利要求10所述的制造带有T形栅电极的铝镓氮化物/氮化镓高电子迁移率晶体管的方法，其特征是它还包括利用相同的方法在介质层(13)上淀积一能将势垒层(4)上的暴露部分覆盖的介质层(19)或在介质层(18)上淀积一能将势垒层(4)上的暴露部分覆盖的介质层(20)。
全文摘要
本发明针对现有的半导体器件存在的耐击穿电压高但跨导小或跨导大而耐击穿电压低的双重矛盾，公开了一种兼具二者优点的铝镓氮化物/氮化镓高电子迁移率晶体管，同时给出其制造方法，包括沟道层(3)、势垒层(4)，在势垒层(4)上设有源电极(5)和漏电极(6)，在源电极(5)和漏电极(6)之间的势垒层(4)上提供一凹槽(7)，在凹槽(7)中安装有方形或T型栅电极并覆盖有介质层，介质层的作用是减小栅电极上的泄漏电流，同时增加器件的最大电流；凹槽(7)的作用是提高器件的跨导。本发明同时公开了制作方法。本发明的优点在于保持了器件大的跨导的同时使器件具有小的栅极泄漏电流和大的驱动电流。
文档编号H01L21/336GK1937249SQ20061009664
公开日2007年3月28日 申请日期2006年10月16日 优先权日2006年10月16日
发明者陈堂胜, 焦刚, 任春江, 陈辰 申请人:中国电子科技集团公司第五十五研究所