专利名称：有源元件基板及其形成方法
技术领域：
本发明涉及一种有源元件基板的形成方法，特别是涉及一种能减少光掩模的有源元件基板的形成方法。
背景技术：
图1至5显示传统有源元件基板的工艺流程的截面图。
如图1所示，在基板101上具有薄膜晶体管结构，包括在基板101上的半导体层103，其中半导体层103的两端具有源极/漏极掺杂区103a。栅极绝缘层105形成在半导体层103上。在栅极绝缘层105上具有栅极107，对应于半导体层103中的通道区103b，和介电层109，形成在栅极107与栅极绝缘层105之上。
如图2所示，图案化介电层109与栅极绝缘层105形成接触窗111，以露出源极/漏极掺杂区103a。接着在介电层109上形成导电层(未绘示)并填满接触窗111，之后如图3所示，将导电层图案化形成源极/漏极113。
如图4所示，在图3所示的结构上沉积保护层115，并图案化形成接触窗117，并露出源极/漏极113的顶部表面。
最后如图5所示，在保护层115上形成透明导电层(未绘示)，填满接触窗117并与源极/漏极113电连接，并以光刻蚀刻工艺图案化透明导电层，以形成有源元件基板上的像素电极119。
上述工艺中，由形成接触窗111开始至完成像素电极，总共需要四道光掩模，其中包括(1)图案化形成接触窗111时需要第一道光掩模，(2)图案化形成源极/漏极113时需要第二道光掩模，(3)图案化形成接触窗117时需要第三道光掩模，和(4)图案化形成像素电极119时需要第四道光掩模。
在半导体工艺中，光掩模数量是决定工艺成本的重要因素，因此本领域亟需一种能减少光掩模的方法来降低其制造成本。
发明内容
为达上述目的，本发明提供一种有源元件基板的形成方法，包括提供基板，具有半导体层，该半导体层具有源极掺杂区、通道区和漏极掺杂区；栅极绝缘层，位于该半导体层之上；和栅极，位于该栅极绝缘层之上，对应于该通道区；在该栅极和该栅极绝缘层之上依次沉积介电层和透明导电层；图案化该透明导电层和该介电层，分别形成两接触窗以暴露出该源极掺杂区与该漏极掺杂区；并且在该透明导电层上形成源极与漏极，透过该接触窗分别与该源极掺杂区和该漏极掺杂区电连接。
本发明还提供一种有源元件基板，包括基板；半导体层，位于该基板之上，其中该半导体层包括源极掺杂区、通道和漏极掺杂区；栅极绝缘层，位于该半导体层之上；栅极，位于该栅极绝缘层之上，对应于该通道；介电层，置于栅极绝缘层和该栅极之上；源极与漏极，置于该介电层之上，透过两接触窗分别与该源极掺杂区和该漏极掺杂区电连接；和透明导电层，夹设于该源极/漏极与该介电层之间，并延伸至显示区。
本发明还提供一种有源元件基板的形成方法，包括提供基板；形成半导体层于该基板上，该半导体层具有源极区、通道区和漏极区；形成栅极绝缘层于该半导体层上；形成栅极于该栅极绝缘层上；形成介电层于该栅极上；形成第一导电层于该介电层上；图案化该第一导电层、该介电层和该栅极绝缘层，分别形成两接触窗以暴露出该源极区与该漏极区；并且形成源极和漏极于该第一导电层上，分别通过该两接触窗与该源极区和该漏极区电连接。
本发明还提供一种有源元件基板的形成方法，包括提供基板；形成半导体层于该基板上；图案化该半导体层以分别定义出第一半导体层和第二半导体层，其中该第一半导体层具有源极区、通道区和漏极区；形成栅极绝缘层于该第一半导体层、该第二半导体层和该基板上；形成栅极层于该栅极绝缘层上；图案化该栅极层以分别定义出第一栅极和第二栅极对应该第一半导体层和该第二半导体层；依次形成介电层和透明导电层于该第一栅极、该第二栅极和该栅极绝缘层上；图案化该介电层和该透明导电层，分别形成两接触窗以暴露出该源极区与该漏极区；形成导电层于该透明导电层上，并通过该两接触窗与该源极区与该漏极区电连接；并且图案化该导电层与该透明导电层，以形成源极和漏极并露出该源极与该漏极之间的该介电层，并且露出该第二栅极上方的部分该透明导电层。
为了让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并结合附图作详细说明。
图1至5显示传统有源元件基板的工艺流程的截面图。
图6至11显示本发明优选实施例中有源元件基板的工艺流程的截面图。
图12显示本发明优选实施例中有源元件基板的截面图。
简单符号说明基板～101、601、701；半导体层～103、603、703A、703B；栅极绝缘层～105、605、705；源极/漏极掺杂区～103a、603a、703a；栅极～107、607、707A、707B；像素电极～119；通道区～103b、603b、703b；介电层～109、609、709；导电层～611、615；接触窗～111、117、613、713；源极/漏极～113、617、717；保护层～115、619、719；晶体管～700A；电容～700B。
具体实施例方式
图6至图11显示本发明有源元件基板的工艺流程的截面图。
如图6所示，提供基板601，优选为透明基板，例如玻璃或石英，但也可为不透明基板，例如晶片或陶瓷。除了上述刚性基板外，也可为可挠性基板，例如塑料、聚酯(polyester)、橡胶等。在基板601上具有薄膜晶体管结构，包括半导体层603，其材料例如是多晶硅、非晶硅或单晶硅，其中半导体层603的两端具有掺杂形成的源极/漏极掺杂区603a。在半导体层603上形成有栅极绝缘层605，其材料例如是氧化硅、氮化硅、氮氧化硅或上述材料的组合。在栅极绝缘层605上具有栅极607，其材料例如是Ti、Ta、Mo、Al、Nd、Au、Ag、Cu或上述材料的组合，对应于薄膜晶体管的通道区603b，其中通道区603b位于半导体层603中源极/漏极掺杂区603a之间。在栅极607与栅极绝缘层605之上形成有介电层609，例如是氮化硅、氧化硅、氮氧化硅或上述材料的组合。
现有技术在完成上述结构后，依次形成源极/漏极113、保护层115和像素电极119(如第2至图5所示)，相比之下，本发明则是直接先沉积像素电极。如图6所示，在介电层609上形成导电层611，例如是ITO、IZO、ZAO、GZO(TCO)、Ti、Ta、Mo、Al、Nd、Au、Ag、Cu或上述材料的组合，作为本发明有源元件基板的像素电极。其中导电层611若应用在液晶显示器像素中的穿透区，则优选为透明导电层，其材料例如是ITO、IZO、ZAO或GZO(TCO)；若应用在液晶显示器像素中的反射区，则材料优选为Ti、Ta、Mo、Al、Nd、Au、Ag或Cu。
如图7所示，以光刻蚀刻工艺，依次蚀刻导电层611、介电层609和栅极绝缘层605，形成两接触窗613并露出部分源极/漏极掺杂区603a的顶部表面。接着，如图8所示，在图7所示的结构上沉积导电层615，其中导电层615与导电层611直接接触，并填满接触窗613以与源极/漏极掺杂区603a的顶部表面电连接，其中导电层615可为Ti、Ta、Mo、Al、Nd、Au、Ag、Cu、Cr或上述材料的组合。
如图9所示，以光刻蚀刻工艺，依次蚀刻移除导电层615和导电层611，露出源极/漏极掺杂区603a间部分介电层609的顶部表面，形成源极/漏极617。与传统工艺比较，本发明是先将像素电极(导电层611)形成在介电层609之上后，才制作源极/漏极617。
之后，如图10所示，在图9所示的结构上形成保护层619，其材料例如是氮化硅、氧化硅、氮氧化硅、有机材料或上述材料的组合，覆盖源极/漏极617和露出的介电层609。接着，可选择性地提供平坦化工艺，例如化学机械研磨工艺(CMP)，将保护层619的表面整平以利后续工艺。最后如图11所示，以光刻蚀刻工艺，依次蚀刻保护层619和导电层615至露出底下的导电层611，作为显示器有源元件基板上的像素电极。
与现有技术相比，本发明提供一种有源元件基板的形成方法，能有效减少工艺中光掩模的使用数量。如图6至图11所示，由形成接触窗613至蚀刻露出导电层611作为像素电极的工艺中只需要三道光掩模，其中包括(1)图案化导电层611、介电层609和栅极绝缘层605形成接触窗613时需要第一道光掩模，(2)图案化导电层615形成源极/漏极617时需要第二道光掩模，以及(3)图案化保护层619和导电层615以露出显示区的导电层611时需要第三道光掩模。由于导电层611形成在源极/漏极617和保护层619之下，与源极/漏极617直接接触，因此，在形成保护层619后，只需再以一道光掩模图案化保护层619和导电层615，露出底下的导电层611，作为显示器有源元件基板的像素电极，而不需如现有技术中(如图4和图5所示)，先以一道光掩模图案化保护层115形成源极/漏极113和像素电极119的接触窗117，再以第二道光掩模图案化透明导电层形成像素电极119。
图12显示本发明另一实施例，按着图6至图11的工艺还可同步形成晶体管700A和电容700B。如图所示，在基板701上形成半导体层(未绘示)，其材料例如是多晶硅、非晶硅或单晶硅。图案化半导体层以分别定义出半导体层703A和半导体层703B，其中半导体层703A具有源极/漏极掺杂区703a和通道区703b，而半导体层703B则作为电容700B的下电极。在半导体层703A、半导体层703B和基板701上形成栅极绝缘层705，其材料例如是氧化硅、氮化硅、氮氧化硅或上述材料的组合。
在栅极绝缘层705上形成栅极层(未标示)，并图案化栅极层以定义出栅极707A和栅极707B，分别对应于半导体层703A和半导体层703B，其中栅极707B作为电容700B的上电极。接着，在该栅极707A、栅极707B和栅极绝缘层705上依次形成介电层709和透明导电层711，之后，图案化介电层709和透明导电层711，分别形成两接触窗713以暴露出部分源极/漏极掺杂区703a。在该透明导电层711上形成导电层(未标示)，并图案化导电层与透明导电层711，以露出源极/漏极717之间的介电层709和栅极707B上方的部分透明导电层711，以形成源极/漏极717，其透过接触窗713与源极/漏极掺杂区703a电连接。最后，在源极/漏极717及其间露出的介电层709上形成保护层719。
由上述可得知，本发明的显示器有源元件基板的形成方法能有效减少工艺所需的光掩模，使工艺成本大幅降低。
虽然本发明已以优选实施例揭示如上，但是其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，可对其进行改变与修改，因此本发明的保护范围如所附权利要求所界定的为准。
权利要求
1.一种有源元件基板的形成方法，包括提供基板，具有半导体层，该半导体层具有源极掺杂区、通道区和漏极掺杂区；栅极绝缘层，位于该半导体层之上；和栅极，位于该栅极绝缘层之上，对应于该通道区；在该栅极和该栅极绝缘层上依次沉积介电层和透明导电层；图案化该透明导电层和该介电层，分别形成两接触窗以暴露出该源极掺杂区与该漏极掺杂区；并且在该透明导电层上形成源极与漏极，透过该接触窗分别与该源极掺杂区和该漏极掺杂区电连接。
2.如权利要求1所述的有源元件基板的形成方法，其中该源极与该漏极的形成方法包括在该透明导电层上形成导电层，并透过该接触窗分别与该源极掺杂区和该漏极掺杂区电连接；并且图案化该导电层和该透明导电层，形成该源极与该漏极，并露出该源极与该漏极之间的该介电层。
3.如权利要求2所述的有源元件基板的形成方法，其中该导电层包括Ti、Ta、Mo、Al、Nd、Au、Ag、Cu、Cr或上述材料的组合。
4.如权利要求1所述的有源元件基板的形成方法，还包括在该源极和该漏极上形成保护层，并且图案化该保护层以露出部分该透明导电层。
5.如权利要求1所述的有源元件基板的形成方法，其中该半导体层包括多晶硅、单晶硅或非晶硅。
6.如权利要求1所述的有源元件基板的形成方法，其中该透明导电层包括ITO、IZO、ZAO或GZO。
7.一种有源元件基板，包括基板；半导体层，位于该基板之上，其中该半导体层包括源极掺杂区、通道和漏极掺杂区；栅极绝缘层，位于该半导体层之上；栅极，位于该栅极绝缘层之上，对应于该通道；介电层，置于栅极绝缘层和该栅极之上；源极与漏极，置于该介电层之上，透过两接触窗分别与该源极掺杂区和该漏极掺杂区电连接；和透明导电层，夹设于该源极/漏极与该介电层之间，并延伸至显示区。
8.如权利要求7所述的有源元件基板，还包括保护层，形成在该源极与该漏极之上，露出该显示区的该透明导电层。
9.如权利要求7所述的有源元件基板，其中该半导体层包括多晶硅、单晶硅或非晶硅。
10.如权利要求7所述的有源元件基板，其中该透明导电层包括ITO、IZO、ZAO或GZO。
11.一种有源元件基板的形成方法，包括提供基板；形成半导体层于该基板上，该半导体层具有源极区、通道区和漏极区；形成栅极绝缘层于该半导体层上；形成栅极于该栅极绝缘层上；形成介电层于该栅极上；形成第一导电层于该介电层上；图案化该第一导电层、该介电层和该栅极绝缘层，分别形成两接触窗以暴露出该源极区与该漏极区；并且形成源极和漏极于该第一导电层上，分别通过该两接触窗与该源极区和该漏极区电连接。
12.如权利要求11所述的有源元件基板的形成方法，其中形成该源极和该漏极的步骤包括形成第二导电层于该第一导电层上；图案化该第二导电层以形成该源极和该漏极并分别通过该接触窗与该源极区和该漏极区电连接；并且图案化该第一导电层以暴露出该源极与该漏极之间的该介电层。
13.一种有源元件基板的形成方法，包括提供基板；形成半导体层于该基板上；图案化该半导体层以分别定义出第一半导体层和第二半导体层，其中该第一半导体层具有源极区、通道区和漏极区；形成栅极绝缘层于该第一半导体层、该第二半导体层和该基板上；形成栅极层于该栅极绝缘层上；图案化该栅极层以分别定义出第一栅极和第二栅极对应该第一半导体层和该第二半导体层；依次形成介电层和透明导电层于该第一栅极、该第二栅极和该栅极绝缘层上；图案化该介电层和该透明导电层，分别形成两接触窗以暴露出该源极区与该漏极区；形成导电层于该透明导电层上，并通过该两接触窗与该源极区和该漏极区电连接；并且图案化该导电层与该透明导电层，以形成源极和漏极并露出该源极与该漏极之间的该介电层，并且露出该第二栅极上方的部分该透明导电层。
全文摘要
一种有源元件基板的形成方法，包括提供基板，具有半导体层，该半导体层具有源极掺杂区、通道区和漏极掺杂区；栅极绝缘层，位于该半导体层之上；和栅极，位于该栅极绝缘层之上，对应于该通道区；在该栅极和该栅极绝缘层之上依次沉积介电层和透明导电层；图案化该透明导电层和该介电层，分别形成两接触窗以暴露出该源极掺杂区和该漏极掺杂区；并且在该透明导电层上形成源极和漏极，透过该接触窗分别与该源极掺杂区和该漏极掺杂区电连接。
文档编号H01L27/12GK1889253SQ20061010900
公开日2007年1月3日 申请日期2006年7月25日 优先权日2006年7月25日
发明者郑逸圣 申请人:友达光电股份有限公司