专利名称：包括嵌入式无源元件的印刷电路板及其制造方法
技术领域：
本发明一般地涉及一种包括嵌入式无源元件的印刷电路板(PCB)及其制造方法，更具体而言，涉及这样一种包括嵌入式无源元件的PCB，在其中无源元件被安装在预定容纳孔中用于与通路孔连通，并且在其中通路孔的壁被用作被连接于无源元件的电极的端子；以及其制造方法。
背景技术：
最近，电子技术正在移向将电阻器、电容器、集成电路(IC)等嵌入到基板中以应付依照电子行业的进展对电子物品的小型化和复杂功能的需求。
典型地，离散芯片电阻器或离散芯片电容器已被频繁地安装在大多数PCB上，但最近正在开发其中嵌入了诸如电阻器或电容器的无源元件的PCB。
换句话说，依照一种采用新材料的新过程，通过在PCB的外部部分上或在PCB的内部部分中安装无源元件，一种用于制造包括在其中嵌入的无源元件的PCB的技术实现了对常规芯片电阻器或芯片电容器的替换。
包括在其中嵌入的无源元件的PCB具有这样的结构在其中无源元件被安装在PCB的外部部分上或者被嵌入在PCB的内部部分中，并且如果无源元件被与PCB集成以用作PCB的一个部分而不管基板的尺寸，则该无源元件被称为“嵌入式(埋入式)无源元件”，而所得到的PCB被称为“包括嵌入式无源元件的PCB”。
包括在其中嵌入的无源元件的PCB的最重要的特点之一是由于诸如电阻器或电容器的无源元件已在PCB中被安装为PCB的部分，因此没有必要在PCB的表面上安装附加的无源元件。
图1a到1f是说明制造包括嵌入式无源元件的常规PCB的断面图，其被公开于日本专利公开申请No.2002-118366中。
如图1a中所示，槽111被形成于具有预定电路图案的芯基板110上，并且粘合剂112被施加于槽111的底部。
如图1b中所示，由于粘合剂112，芯片电容器120粘附于所述底部。
如图1c中所示，热固性树脂被填塞于槽111中，被加热和硬化以形成树脂层113。
如图1d中所示，热固性环氧基树脂片被层压于芯基板110上，然后在5kg/cm2的压力下在50-150℃处被真空压制以形成树脂绝缘层114。
如图1e中所示，使用激光来钻孔树脂绝缘层114以形成被连接于芯片电容器120的第一和第二电极121和122的通路孔(via hole)115。
如图1f中所示，使用典型的PCB堆积方法来生成包括嵌入式无源元件(或电容器)的PCB 100。
在根据图1a到1f的过程而制造的包括嵌入式无源元件的常规PCB 100中，被连接于第一和第二电极121和122的上或下侧的通路孔115必须被形成以电连接无源元件(即电容器芯片120)。然而，由于第一和第二电极121和122的上或下侧具有很小的表面面积，难以形成通路孔115。
由于形成通路孔115的这种困难，包括嵌入式无源元件的常规PCB 100是有问题的，这是因为通路孔115的部分易于被形成在除了电极121、122的表面以外的部分上，从而导致短路，并且因为通路孔115可能不被连接于电极121、122。
结合在PCB上形成槽并且在该槽中安装无源元件的以上过程，已开发了另一个过程，在其中无源元件被层压于内部基板的两侧上。
图2a到2g是说明制造包括嵌入式无源元件的常规PCB的断面图，其被公开于日本专利公开申请No.2004-146495中。
如图2a中所示，覆铜箔层压板210被提供，其包括芯基板211和铜箔层212。预定通孔213已被形成通过覆铜箔层压板。
如图2b中所示，覆铜箔层压板210的上和下铜箔层212被刻蚀以形成电路图案214。
如图2c中所示，由于粘合剂，芯片电容器220粘附于覆铜箔层压板210。
如图2d中所示，根据丝网印刷过程来施加导电浆215以将芯片电容器220的侧面处的电极电连接于电路图案214。
如图2e中所示，绝缘层230被形成于基板的两侧上以嵌入芯片电容器220。
如图2f中所示，在其中树脂241被施加于铜箔242上的树脂涂敷铜(RCC)240被层压于基板的两侧上。
如图2g中所示，采用典型的PCB堆积方法来生成包括嵌入式无源元件(或电容器)的PCB 200。
根据图2a到2g的过程而制造的包括嵌入式无源元件的常规PCB 200是有问题的，这是因为由于导电浆215的施加是通过使用其中存在大容差的丝网印刷过程来实施的，在精细的电路图案之间容易发生短路。这引起嵌入式无源元件(即芯片电容器220)的电极和电路图案之间的不需要的电连接，从而导致电子物品的降低的可靠性。
发明内容
因此，已考虑到现有技术中存在的以上缺点而进行了本发明，并且本发明的目的是提供一种包括嵌入式无源元件的PCB及其制造方法。
本发明的另一个目的是提供一种包括嵌入式无源元件的PCB，在其中可容易且精确地实现嵌入式无源元件的端子和PCB电路图案之间的连接；以及其制造方法。
以上目的可通过提供一种包括嵌入式无源元件的PCB来实现，其包括在其中形成电路图案的至少两个电路层。至少一个绝缘层被插入于电路层之间。一对端子被垂直地形成通过绝缘层，被镀有第一导电材料，并且被彼此隔开预定的距离。嵌入式无源元件被插入在所述端子对之间并且在其两侧上形成有电极。该电极与所述端子隔开预定的距离，并且通过第二导电材料而电连接于所述端子。
优选的是，PCB的第一导电材料是镀铜层。
优选的是，PCB的第二导电材料是导电浆。
优选的是，PCB的第二导电材料是镀铜层。
此外，本发明提供了一种包括嵌入式无源元件的PCB，其包括绝缘层，该绝缘层具有在其中形成的容纳孔以容纳无源元件。嵌入式无源元件被安装在容纳孔中，并且在其两侧上形成有一对电极。一对端子被形成于容纳孔的壁上，并且通过导电材料而连接于嵌入式无源元件的电极。电路图案被连接于所述端子以发送电信号。
另外，本发明提供了一种制造包括嵌入式无源元件的PCB的方法，其包括(A)通过基板而形成多个第一通路孔，并且在基板的外层上和第一通路孔的壁上形成镀铜层；(B)在基板的外层和镀铜层上形成包括第一通路孔的着落区的第一电路图案，以及被连接于第一通路孔的着落区的电路图案；(C)通过去除所述多个第一通路孔的两个第一通路孔之间的部分以使这两个通路孔相互连通而形成用于容纳无源元件的容纳孔；(D)在容纳孔中安装无源元件；以及(E)将未被去除的所述两个第一通路孔的部分电连接于无源元件的电极。
优选的是，该方法进一步包括(F)在步骤(B)之后将绝缘层层压在基板的一侧上。
优选的是，该方法进一步包括(F)在步骤(C)之后将绝缘层层压在基板的一侧上。
优选的是，该方法进一步包括(F)在步骤(B)之后在基板的两侧上层压第一分层，其每个都包括第一绝缘层和第一铜箔，并且在每个第一分层的第一铜箔上形成第二电路图案；以及(G)在步骤(D)之后，在第一分层上层压第二分层，其每个都包括第二绝缘层和第二铜箔，并且形成第二通路孔以曝露未被去除的所述两个第一通路孔的部分，以及无源元件的电极。
优选的是，在该方法的步骤(E)中，未被去除的第一通路孔的部分是使用导电浆而电连接于无源元件的电极的。
优选的是，在该方法的步骤(E)中，未被去除的第一通路孔的部分是使用镀铜层而电连接于无源元件的电极的。
从结合附图进行的以下详述将较为清楚地理解本发明的以上和其它目的、特点和其它优点，在附图中图1a到1f是说明制造包括嵌入式无源元件的常规PCB的断面图；图2a到2g是说明包括嵌入式无源元件的常规PCB的另一种制造的断面图；图3a到3j是说明依照本发明第一实施例来制造包括嵌入式无源元件的PCB的断面图和顶视图；图4a和4b分别是依照本发明第一实施例包括嵌入式无源元件的六和八层PCB的断面图；图5是依照本发明第一实施例的嵌入式无源元件的透视图；图6a到6j是说明依照本发明第二实施例来制造包括嵌入式无源元件的断面图和顶视图；图7a和7b分别是依照本发明第二实施例包括嵌入式无源元件的六和八层PCB的断面图；图8是依照本发明第二实施例的嵌入式无源元件的透视图；图9a到9h是说明依照本发明第三和第四实施例来制造包括嵌入式无源元件的PCB的断面图；并且图10a和10b分别是依照本发明第五和第六实施例的嵌入式无源元件的透视图。
具体实施例方式
以下将参考附图来给出依照本发明的包括嵌入式无源元件的PCB及其制造方法的详述。
图3a到3j是说明依照本发明第一实施例来制造包括嵌入式无源元件的断面图和顶视图。
如图3a中所示，作为基板1100的覆铜箔层压板被提供，在其中铜箔层1120、1120’被施加于绝缘树脂层1110上。
就此而言，被用作基板1100的覆铜箔层压板可被分类成玻璃/环氧覆铜箔层压板、耐热树脂覆铜箔层压板、纸/酚覆铜箔层压板、高频覆铜箔层压板、挠性覆铜箔层压板和合成覆铜箔层压板，这取决于应用。然而，优选的是使用玻璃/环氧覆铜箔层压板，在其中铜箔层1120、1120’被施加于绝缘树脂层1110上，其被最频繁地采用在制造PCB的过程中。
具有两层结构的基板1100被描述于第一实施例中，可使用具有多层结构，如四、六或八层结构的基板1100，其中预定电路图案被形成在内部电路层上，这取决于目的和应用。
如图3b中所示，在两个通路孔(A1)被形成以实现基板1100的上和下铜箔层1120、1120’之间的电路连接之后，镀铜层1130、1130’被形成于上和下铜箔层1120、1120’和通路孔(A1)的壁上以将通路孔(A1)电连接于彼此。
此时，由于通过基板1100而形成的每个通路孔(A1)是将铜箔层1120、1120’连接于彼此的通孔，优选的是通过使用诸如计算机数控钻(CNC钻)的机械钻在预定位置形成通路孔(A1)。
在使用CNC钻形成通路孔(A1)之后，优选的是进行去毛刺过程以从铜箔层1120、1120’去除在钻孔期间产生的毛刺以及去除被粘附在通路孔(A1)的壁和铜箔层1120、1120’的表面的灰尘。此时，铜箔层1120、1120’的表面变得粗糙，由此提高了镀铜过程中铜对铜箔层的附着强度。
此外，在使用CNC钻形成通路孔(A1)之后，优选的是进行去污过程以去除污渍，该污渍是通过由于在形成通路孔的过程中产生的热来熔化绝缘树脂层1110而形成于通路孔(A1)的壁上的。
同时，基板1100的通路孔(A1)的壁的每个都包括绝缘树脂层1110，并且由此不可能在通路孔(A1)被形成之后马上进行电解镀铜过程。
因此，无电镀铜过程被进行以使通路孔(A1)彼此电连接并实现电解镀铜过程。由于无电镀铜过程是镀绝缘体的过程，难以预期由带电离子导致的反应。无电镀铜过程是通过淀积反应来实现的，并且淀积反应由催化剂来促进。催化剂必须被附着于待被镀的材料的表面，以便将铜从镀液中分离以将铜淀积在所述材料上。这意味着无电镀铜过程需要许多预处理过程。
例如，无电镀铜过程可包括去油污步骤、软刻蚀步骤、预催化剂处理步骤、催化剂处理步骤、加速步骤、无电镀铜步骤和抗氧化步骤。
在去油污步骤中，使用包含酸或碱表面活性剂的化学制品从上和下铜箔层1120、1120’的表面去除氧化物、杂质并且特别是油和脂，并且所得到的铜箔层被清洗以彻底从该铜箔层去除表面活性剂。
软刻蚀步骤使上和下铜箔层1120、1120’的表面略微粗糙(例如大约1-2μm的粗糙度)以在镀过程中在铜箔层上均匀地淀积铜粒，并且在去油污步骤中将未被去除的污染物从铜箔层去除。
在预催化剂处理步骤中，基板1100被浸在稀释的第一含催化剂的化学溶液中以防止在催化剂处理步骤中使用的第二含催化剂的化学溶液变成被污染的并且防止的第二含催化剂的化学溶液的浓度变化。而且，由于在使用第二化学溶液处理基板1100之前，基板1100被预先浸在具有与第二化学溶液相同成分的第一化学溶液中，使用催化剂对基板1100的处理被有效地实现。此时，优选的是1-3％的化学浓度被用在预催化剂处理步骤中。
在催化剂步骤中，催化剂粒被施加于基板1100的铜箔层1120、1120’和绝缘树脂层1110(即通路孔(A1)的壁)。催化剂粒可优选地用Pd-Sn化合物来举例，并且从Pd-Sn化合物中离解的pd2-结合在基板1100上镀的Cu2+促进了对基板1100的电镀。
在无电镀铜步骤中，优选的是镀液包含CuS04、HCHO、NaOH和稳定剂。重要的是控制镀液的组成，这是因为构成基板1100的镀过程的化学反应必须包含平衡状态以连续进行镀覆过程。为理想地维持镀液的组成，有必要适当地补充构成镀液的每个成分，机械地搅拌镀液，并且平滑地操作镀液的循环系统。此外，有必要使用过滤设备以去除由反应产生的副产物，并且使用过滤设备对副产物的去除有助于延长镀液的寿命。
在抗氧化步骤中抗氧化层被施加于铜箔以防止在无电镀铜步骤之后剩余的碱性成分对铜箔的氧化。
然而，由于无电镀铜层通常具有比电解镀铜层差的物理特性，无电镀铜层被薄薄地形成。
在完成无电镀铜过程之后，基板1100被浸入镀铜池中，然后使用D.C.整流器来进行电解镀铜过程。优选地，电解镀铜过程以这样的方式被进行在待被镀的区域被计算之后，适当的电量被施加于D.C.整流器以实现对铜的淀积。
电解镀铜过程是有利的，这是因为电解镀铜层的物理特性优于无电镀铜层，并且容易形成厚的镀铜层。
如图3c中所示，使用由光敏材料制成的抗蚀剂来进行曝光、显影和刻蚀过程以在基板1100的上和下铜箔层1120、1120’以及镀铜层1130、1130’上形成预定电路图案。预定电路图案包括传统的电路图案(未示出)、作为端子1141、1142的一部分的通路孔的着落区、以及被连接于端子1141、1142的电路图案1151、1152。
在第一实施例中，由光敏材料制成的抗蚀剂的实例可包括干膜或液体光敏物质。
当干膜被用作抗蚀剂时，在干膜被施加于基板1100的上和下镀铜层1130、1130’之后，在其上印刷有预定图案的原图膜(artwork film)粘附于干膜，之后进行紫外光照射。紫外光不被透射通过对应于预定图案的原图膜的黑部，但通过其上未印刷有图案的原图膜的剩余部分，以硬化原图膜下的干膜。干膜在其上被硬化的基板1100被浸在显影液中以便于通过显影液而去除干膜的未硬化的部分。干膜的剩余硬化部分形成抗蚀剂图案。就此而言，显影液的实例包括碳酸钠(Na2CO3)水溶液和碳酸钾(K2CO3)水溶液。接下来，干膜被用作抗蚀剂，并且刻蚀剂被喷到基板1100上以去除未被涂有干膜的预定图案的上和下铜箔层1120、1120’以及镀铜层1130、1130’的部分。随后，使用剥离溶液来剥离和去除在基板1100的上和下侧上施加的干膜，所述溶液包括氢氧化钠(NaOH)或氢氧化钾(KOH)。
同时，当液体光敏物质被用作抗蚀剂时，被曝光于紫外光的液体光敏物质被施加于基板1100的镀铜层1130、1130’，然后被干燥。就此而言，液体光敏物质是通过浸涂过程、辊涂过程、电淀积过程等来施加的。随后，使用经图案化的原图膜来曝光和显影光敏物质，由此在其上形成预定图案。接下来，经图案化的光敏物质被用作抗蚀剂，并且刻蚀剂被喷到基板1100上以去除未被以预定图案涂敷光敏物质的上和下铜箔层1120、1120’以及镀铜层1130、1130’的部分。接下来，光敏物质被去除。
与使用干膜相比，使用液体光敏物质作为抗蚀剂是有利的，这是因为由于有可能实现较薄的涂层，可形成更精细的电路图案。另一个优点是当基板1100的表面不均匀时，有可能通过填充容纳孔来平整表面。
如图3d中所示，第一绝缘层1210、1210’(例如半固化片(prepreg)和第一铜箔1220、1220’)被层压于基板1100的两侧上，并且在预定温度和压力(例如大约150-200℃和30-40kg/cm2)处被加热和压制以形成第一分层1200、1200’。
在该阶段，不是第一绝缘层1210、1210’和第一铜箔1220、1220’，而是第一树脂涂敷铜(RCC)可被层压于基板1100的两侧上以形成第一分层1200、1200’。
如图3e中所示，使用由光敏材料制成的抗蚀剂来曝光、显影和刻蚀第一分层1200、1200’的上和下第一铜箔1220、1220’以在其上形成预定电路图案。之后，两个通路孔之间的部分被处理以形成用于容纳无源元件的容纳孔1400。在该阶段，优选的是形成容纳孔1400以使每个通路孔的一半被去除。
在形成预定电路图案期间，当使用激光形成通路孔以将无源元件的电极连接于无源元件的端子1141、1142时，通路孔的下着落区1231、1232被形成于下第一铜箔1220’的下侧上以防止通路孔被过度刻蚀。
在图3c的过程中，优选的是使用干膜或液体光敏物质作为抗蚀剂来形成预定电路图案。
此外，在第一实施例中，镀铜层仍处于在用于容纳无源元件的容纳孔1400之外放置的通路孔的相对弓形壁部分上，这是因为该部分未被处理。因此，该弓形部分用作被连接于无源元件的电极的端子1141、1142。
优选的是使用CNC钻、刨钻(router drill)等来钻两个通路孔(A1)之间的基板部分以实现待安装于容纳孔中的无源元件的精细容差。
如图3f中所示，诸如芯片电容器或芯片电阻器的无源元件1500被安装在用于容纳无源元件的容纳孔1400中。
就此而言，优选的是在小量粘合剂被施加在容纳孔1400的底部之后将无源元件1500安装在容纳孔中，从而使无源元件1500被坚固地固定并且在随后的过程中保持在正确的位置。
如图3g中所示，第二绝缘层1310、1310’(例如半固化片)和第二铜箔1320、1320’被层压于基板的两侧上，并且在预定温度和压力(例如大约150-200℃和30-40kg/cm2)处被加热和压制以形成第二分层1300、1300’。
如在图3d的第一分层1200、1200’中，不是第二绝缘层1310、1310’和第二铜箔1320、1320’，而是第二RCC可被层压于基板的两侧上以形成第二分层1300、1300’。
如图3h中所示，使用由光敏材料制成的抗蚀剂来曝光、显影和刻蚀上第二铜箔1320形成用于形成通路孔的窗口(A’)。
如图3i中所示，使用通过上第二铜箔1320而形成的窗口(A’)从上第二铜箔1320到在第一分层1200’的下第一铜箔1220’上形成的下通路孔着落区1231、1232形成通路孔(A2)。
由于每个通路孔(A2)都是下端封闭的盲通路孔，优选的是使用激光钻来钻绝缘层1210、1210’、1310以形成通路孔(A2)。此时，激光钻的优选实例包括CO2激光钻。就此而言，由于无源元件的电极1510、1520以及端子1141、1142，即通路孔(A1)的壁由未被二氧化碳激光钻钻过的铜组成，无源元件的电极1510、1520以及端子1141、1142用作被用于处理通路孔(A2)的引导(guide)。
此外，由铜制成的着落区1231、1232构成通路孔(A2)的底部，由此绝缘层被精确地钻到着落区1231、1232，从而确保了通路孔(A2)的精确形成。
如图3j中所示，为了将端子1141、1142电连接于无源元件的电极1510、1520，在导电浆1600被填塞到通路孔(A2)之后，使用由光敏材料制成的抗蚀剂来进行曝光、显影和刻蚀，由此在上和下第二铜箔1320、1320’上形成预定电路图案。
优选的是干膜或液体光敏物质可被用作由光敏材料制成的抗蚀剂以形成预定电路图案。
图4a和4b分别是依照本发明第一实施例包括嵌入式无源元件的六和八层PCB的断面图。
如图4a中所示，本发明可提供包括嵌入式无源元件的六层PCB 1000a，在其中嵌入式无源元件1500和传统电路图案被同时形成。
此外，如图4b中所示，本发明可提供包括嵌入式无源元件的八层PCB1000b，在其中嵌入式无源元件1500和传统电路图案被同时形成。
此时，通路孔(A3)可被形成于其中已填塞了导电浆1600的其它通路孔中。这样，无源元件的电极1510、1520可被连接于其它电路层。
包括嵌入式无源元件的六和八层PCB 1000a、1000b被描述于第一实施例中。然而，如本领域的技术人员将理解的，本发明可提供具有八层或更多层并且包括嵌入式无源元件的PCB。
图5是依照本发明第一实施例的嵌入式无源元件的透视图。
如图5中所示，依照本发明的嵌入式无源元件1500被嵌入在包括嵌入式无源元件的PCB的绝缘层中，并且在其两侧上形成有电极1510、1520。无源元件的电极1510、1520通过导电浆1600电连接于与之隔开预定距离的端子1141、1142。端子1141、1142是每个都具有半圆柱形状的通路孔的壁部分，并且镀铜层被形成于待电连接于电路图案1151、1152的通路孔的壁上。
图6a到6j是说明依照本发明第二实施例来制造包括嵌入式无源元件的PCB的断面图和顶视图。
如图6a中所示，作为基板2100的覆铜箔层压板被提供，在其中铜箔层2120、2120’被施加于绝缘树脂层2110上。
在此情况下，仅采用两层的基板2100。然而，可使用具有多层结构，如四、六或八层结构的基板2100，这取决于目的和应用。
如图6b中所示，在两个通路孔(B1)被形成以实现基板2100的上和下铜箔层2120、2120’之间的电路连接之后，镀铜层2330、2330’被形成于上和下铜箔层2120、2120’和通路孔(B1)的壁上以使通路孔(B1)彼此电连接。
优选的是通过使用诸如计算机数控钻(CNC钻)的机械钻在预定位置处通过基板2100而形成通路孔(B1)。
此外，在形成通路孔(B1)之后，优选的是进行去毛刺过程以从铜箔层2120、2120’去除在钻孔期间产生的毛刺以及被粘附在通路孔(B1)的壁和铜箔层2120、2120’的表面的灰尘。另外，优选的是进行去污过程以去除污渍，该污渍是通过由于在形成通路孔(B1)的过程中产生的热熔化绝缘树脂层2110而形成于通路孔(B1)的壁上的。
同时，基板2100的通路孔(B1)的壁的每个都包括绝缘树脂层2110，并且由此优选地以这样的方式形成镀铜层2130、2130’在完成无电镀铜过程之后进行电解镀铜过程。此时，电解镀铜层的物理特性优于无电镀铜层的物理特性。
如图6c中所示，使用由光敏材料制成的抗蚀剂来进行曝光、显影和刻蚀过程以在基板2100的上和下铜箔层2120、2120’以及镀铜层2330、2330’上形成预定电路图案。预定电路图案包括传统的电路图案(未示出)、作为端子2141、2142的一部分的通路孔(B1)的着落区、以及被连接于端子2141、2142的电路图案2151、2152。
优选的是，干膜或液体光敏物质可被用作由光敏材料制成的抗蚀剂以形成预定电路图案。
如图6d中所示，第一绝缘层2210、2210’(例如半固化片)和第一铜箔2220、2220’被层压于基板2100的两侧上，并且在预定温度和压力(例如大约150-200℃和30-40kg/cm2)处被加热和压制以形成第一分层2200、2200’。
在该阶段，不是第一绝缘层2210、2210’和第一铜箔2220、2220’，而是第一树脂涂敷铜(RCC)可被层压于基板2100的两侧上以形成第一分层2200、2200’。
如图6e中所示，使用由光敏材料制成的抗蚀剂来曝光、显影和刻蚀第一分层2200、2200’的上和下第一铜箔2220、2220’以在其上形成预定电路图案。之后，两个通路孔(B1)之间的部分被处理以形成用于容纳无源元件的容纳孔2400。优选的是形成容纳孔2400以使每个通路孔的一半被去除。
在形成预定电路图案期间，当使用激光形成通路孔以将无源元件的电极连接于无源元件的端子2141、2142时，通路孔的下着落区2231、2232被形成于下铜箔的下侧上以防止通路孔被过度刻蚀。
如在图6c的过程中，优选的是使用干膜或液体光敏物质作为抗蚀剂来形成预定电路图案。
此外，在第二实施例中，镀铜层仍处于在用于容纳无源元件的容纳孔2400之外放置的两个通路孔的相对弓形壁部分上，这是因为该部分未被处理。因此，该弓形部分用作被连接于无源元件的电极的端子2141、2142。
优选的是使用CNC钻、刨钻等来钻两个通路孔之间的基板部分以满足待安装于容纳孔中的无源元件的容差。
如图6f中所示，诸如芯片电容器或芯片电阻器的无源元件2500被安装在用于容纳无源元件的容纳孔2400中。
就此而言，优选的是在小量粘合剂被施加在容纳孔2400的底部之后将无源元件2500安装在容纳孔中，从而使无源元件2500被坚固地固定并且在随后的过程中保持在正确的位置。
如图6g中所示，第二绝缘层2310、2310’(例如半固化片)和第二铜箔2320、2320’被层压于基板1100的两侧上，并且在预定温度和压力(例如大约150-200℃和30-40kg/cm2)处被加热和压制以形成第二分层2300、2300’。
如在图6d的第一分层2200、2200’中，不是第二绝缘层2310、2310’和第二铜箔2320、2320’，而是第二RCC可被层压于基板2100的两侧上以形成第二分层2300、2300’。
如图6h中所示，使用由光敏材料制成的抗蚀剂来曝光、显影和刻蚀上第二铜箔2320形成用于形成通路孔的窗口(B’)。
如图6i中所示，使用通过上第二铜箔2320而形成的窗口(B’)从上第二铜箔2320到在第一分层2200’的下第一铜箔2220’上形成的下通路孔着落区2231、2232来形成通路孔(B2)。
由于每个通路孔(B2)都是具有封闭下端的盲通路孔，优选的是使用激光钻来钻绝缘层2210、2210’、2310以形成通路孔(B2)。此时，激光钻的优选实例包括二氧化碳激光钻。就此而言，由于无源元件的电极2510、2520以及端子2141、2142，即通路孔(B1)的壁由未被二氧化碳激光钻钻过的铜组成，无源元件的电极2510、2520以及端子2141、2142用作被用于处理通路孔(B2)的引导。
如图6j中所示，为了将端子2141、2142电连接于无源元件的电极2510、2520，在镀铜层2230、2330’被形成于通路孔的壁(即端子2141、2142)，无源元件的电极2510、2520，以及上和下第二铜箔2320、2320’上之后，使用由光敏材料制成的抗蚀剂来进行曝光、显影和刻蚀过程。从而使预定电路图案被形成于上和下第二铜箔2320、2320’和镀铜层2330、2330’上。
通路孔(B2)的壁的每个都包括绝缘树脂层，并且由此优选的是在完成无电镀铜过程之后进行电解镀铜过程。此时，电解镀铜层的物理特性优于无电镀铜层的物理特性。
此外，优选的是干膜或液体光敏物质可被用作由光敏材料制成的抗蚀剂以形成预定电路图案。
图7a和7b分别是依照本发明第二实施例包括嵌入式无源元件的六和八层PCB的断面图。
如图7a中所示，本发明可提供包括嵌入式无源元件的六层PCB 2000a，在其中嵌入式无源元件2500和传统电路图案被同时形成。
此外，如图7b中所示，本发明可提供包括嵌入式无源元件的八层PCB2000b，在其中嵌入式无源元件2500和传统电路图案被同时形成。
此时，在绝缘层(例如半固化片)被填塞于无源元件的电极2510、2520和端子2141、2142之间的空间内之后，附加电路图案可被形成。
如在图4a和4b的第一实施例中，包括嵌入式无源元件的六和八层PCB2000a、2000b被描述于第二实施例中。然而，如本领域的技术人员将理解的，本发明可提供包括八层或更多层并且包括嵌入式无源元件的PCB。
图8是依照本发明第二实施例的嵌入式无源元件的透视图。
如图8中所示，依照本发明的嵌入式无源元件2500被嵌入在包括嵌入式无源元件的PCB的绝缘层中，并且在其两侧上形成有电极2510、2520。无源元件的电极2510、2520通过镀铜层2330电连接于与之隔开预定距离的端子2141、2142。端子2141、2142是每个都具有半圆柱形状的通路孔(B2)的壁部分，并且镀铜层2330被形成于待电连接于电路图案2151、2152的通路孔(B2)的壁上。
图9a到9h是说明依照本发明第三和第四实施例来制造包括嵌入式无源元件的PCB的断面图。
如图9a中所示，作为基板3100的覆铜箔层压板被提供，在其中铜箔层3120、3120’被施加于绝缘树脂层3110上。
如在第一和第二实施例中，在第三和第四实施例中仅采用两层的基板3100。然而，具有多层结构，如四、六或八层结构的基板3100可被使用，这取决于目的和应用。
如图9b中所示，在两个通路孔(C1)被形成以实现基板3100的上和下铜箔层3120、3120’之间的电路连接之后，镀铜层3330、3330’被形成于上和下铜箔层3120、3120’和通路孔(C1)的壁上以使通路孔(C1)彼此电连接。
如在第一和第二实施例中，优选的是，通过使用诸如计算机数控钻(CNC钻)的机械钻在预定位置处通过基板3100而形成通路孔(C1)。
此外，在形成通路孔(C1)之后，优选的是进行去毛刺过程以从铜箔层3120、3120’去除在钻孔期间产生的毛刺以及被粘附在通路孔(C1)的壁和铜箔层3120、3120’的表面的灰尘。另外，优选的是进行去污过程以去除污渍，该污渍是通过由于在形成通路孔(C1)的过程中产生的热熔化绝缘树脂层3110而形成于通路孔(C1)的壁上的。
同时，基板3100的通路孔(C1)的壁的每个都包括绝缘树脂层3110，并且由此优选地以这样的方式形成镀铜层3130、3130’在完成无电镀铜过程之后进行电解镀铜过程。此时，电解镀铜层的物理特性优于无电镀铜层。
如图9c中所示，使用由光敏材料制成的抗蚀剂来进行曝光、显影和刻蚀过程以在基板3100的上和下铜箔层3120、3120’以及镀铜层3330、3330’上形成预定电路图案。预定电路图案包括传统的电路图案(未示出)、作为端子3141、3142的一部分的通路孔(C1)的着落区、以及被连接于端子3141、3142的电路图案3151、3152。
如图9d中所示，两个通路孔(C1)之间的部分被处理以形成用于容纳无源元件的容纳孔3400。此时，优选的是形成容纳孔3400以使每个通路孔(C1)的一半部分被去除。
在第三和第四实施例中，镀铜层仍处于在用于容纳无源元件的容纳孔3400之外放置的两个通路孔的相对弓形壁部分上，这是因为该部分未被处理。因此，该弓形部分用作被连接于无源元件的电极的端子3141、3142。
此外，在第三和第四实施例中，优选的是使用CNC钻、刨钻等来钻两个通路孔之间的基板部分以实现待安装于容纳孔中的无源元件的精细容差。
如图9e中所示，绝缘层(例如半固化片)被层压为基板3100的一侧上的第一分层3200’，并且在预定温度和压力(例如大约150-200℃和30-40kg/cm2)处被加热和压制。
此时，绝缘层被层压为基板3100的一侧上的第一分层3200’以当无源元件被安装于容纳孔中时防止无源元件从容纳孔掉下来。
作为对在图9d到9e中在形成用于容纳无源元件的容纳孔3400之后形成第一分层3200的替换，用于容纳无源元件的容纳孔3400可在形成第一分层3200’之后被形成。
如图9f中所示，诸如芯片电容器或芯片电阻器的无源元件3500被安装在用于容纳无源元件的容纳孔3400中。
就此而言，优选的是在小量粘合剂被施加在容纳孔3400的底部之后将无源元件3500安装在容纳孔中，从而使无源元件3500被坚固地固定并且在随后的过程中保持在正确的位置。
如图9g中所示，导电浆3600被填塞于端子3141、3142和无源元件的电极3510、3520之间的空间中以将端子3141、3142电连接于无源元件的电极3510、3520。
随后，进行传统的PCB堆积过程，由此生成依照本发明第三实施例的包括嵌入式无源元件的PCB。
在图9f的步骤之后，如图9h中所示，镀铜层3300可被形成于端子3141、3142和无源元件的电极3510、3520之间以将端子3141、3142电连接于无源元件的电极3510、3520。
接下来，进行传统的PCB堆积过程，由此生成依照本发明第四实施例的包括嵌入式无源元件的PCB。
图10a和10b是依照本发明第五和第六实施例的嵌入式无源元件的透视图。
如图10a中所示，依照本发明第五实施例的嵌入式无源元件4500被嵌入在包括嵌入式无源元件的PCB的绝缘层中，并且在其两侧上形成有电极4510、4520。无源元件的电极4510、4520通过导电浆4600而电连接于与之隔开预定距离的端子4141、4142。端子4141、4142是每个都具有半圆柱形状的通路孔的壁部分，并且镀铜层被形成于待电连接于电路图案4151、4152的通路孔的壁上。
当如图5中所示依照本发明第一实施例的嵌入式无源元件1500被比较于如图10a中所示依照本发明第五实施例的嵌入式无源元件4500时，在第一实施例中，端子1141、1142通过被与嵌入式无源元件1500隔开的导电浆1600而连接(在±y轴方向上)于无源元件的电极1510、1520的表面。在第五实施例中，端子4141、4142通过与嵌入式无源元件4500接触的导电浆4600而连接(在±x轴方向上)于无源元件的电极4510、4520的表面。
如图10b中所示，依照本发明第六实施例的嵌入式无源元件5500被嵌入在包括嵌入式无源元件的PCB的绝缘层中，并且具有在其两侧上形成的电极5510、5520。无源元件的电极5510、5520通过镀铜层5300而电连接于与之隔开预定距离的端子5141、5142。端子5141、5142是每个都具有半圆柱形状的通路孔的壁部分，并且镀铜层被形成于待电连接于电路图案5151、5152的通路孔的壁上。
当如图8中所示依照本发明第二实施例的嵌入式无源元件2500被比较于如图10b中所示依照本发明第六实施例的嵌入式无源元件5500时，在第二实施例中，端子2141、2142通过与嵌入式无源元件2500隔开的镀铜层2330而连接(在±y轴方向上)于无源元件的电极2510、2520的表面。在第六实施例中，端子5141、5142通过与嵌入式无源元件5500接触的镀铜层5330而连接(在±x轴方向上)于无源元件的电极5510、5520的表面。
已经以说明性方式描述了本发明，并且应理解所使用的术语旨在描述而不是限制的性质。根据以上所讲，本发明的许多修改和变化是可能的。因此应理解，本发明可在所附权利要求的范围内被实施而不是如所具体描述的那样。
如以上所述，本发明提供了一种包括嵌入式无源元件的PCB，在其中无源元件被安装在预定容纳孔中以便于与通路孔连通，并且在其中通路孔的壁被用作端子；以及其制造方法。
因此，依照本发明的包括嵌入式无源元件的PCB及其制造方法是有利的，这是因为用作端子的通路孔的壁是使用导电浆或镀铜层而电连接于无源元件的电极的，由此确保了容易且精确的电连接。
本发明的另一个优点是，各种尺寸的无源元件，如芯片电容器或芯片电阻器，被嵌入在PCB中，从而导致设计PCB过程中的提高的自由度。
本发明的又一个优点是，PCB的表面安装面积增加，这是因为无源元件被嵌入在PCB中，从而使附加电子部分的安装或PCB的小型化是可能的。
本发明进一步的优点是，附加电路层可在无源元件被嵌入在PCB中之后被形成，由此有助于电子物品的小型化、高度集成和多功能化。
本发明的再一个优点是，当使用导电浆将通路孔电连接于无源元件时，可在该通路孔上形成其它通路孔，从而使得电路的集成度提高。
权利要求
1.一种包括嵌入式无源元件的印刷电路板，其包括至少一个电路层，在其中形成了电路图案；至少一个绝缘层，其被插入于所述电路层之间；一对端子，其被垂直地形成通过所述绝缘层，被镀有第一导电材料，并且被彼此隔开预定的距离；且所述嵌入式无源元件被插入在所述端子对之间并且在其两侧上形成有电极，该电极被与所述端子隔开预定的距离，并且通过第二导电材料而电连接于所述端子。
2.权利要求1的印刷电路板，其中，所述第一导电材料是镀铜层。
3.权利要求1的印刷电路板，其中，所述第二导电材料是导电浆。
4.权利要求3的印刷电路板，进一步包括通路孔，其形成在所述导电浆的一侧上。
5.权利要求1的印刷电路板，其中，所述第二导电材料是镀铜层。
6.权利要求1的印刷电路板，其中，所述每个端子都具有弓形横截面。
7.一种包括嵌入式无源元件的印刷电路板，其包括绝缘层，在其中形成有容纳孔以容纳所述无源元件；所述嵌入式无源元件被安装在所述容纳孔中，并且在其两侧上形成有一对电极；一对端子，其被形成于所述容纳孔的壁上，并且通过导电材料而连接于嵌入式无源元件的电极；以及电路图案，其被连接于所述端子以传送电信号。
8.权利要求7的印刷电路板，其中，所述导电材料是导电浆。
9.权利要求8的印刷电路板，进一步包括通路孔，其被形成在导电浆的一侧上。
10.权利要求7的印刷电路板，其中，所述导电材料是镀铜层。
11.权利要求7的印刷电路板，其中，所述每个端子都具有弓形横截面。
12.一种制造包括嵌入式无源元件的印刷电路板的方法，其包括(A)通过基板而形成多个第一通路孔，并且在基板的外层上和第一通路孔的壁上形成镀铜层；(B)在基板的外层和镀铜层上形成包括第一通路孔的着落区(land)的第一电路图案，以及被连接于第一通路孔的着落区的电路图案；(C)通过去除所述多个第一通路孔的两个第一通路孔之间的部分以使这两个通路孔相互连通而形成用于容纳所述无源元件的容纳孔；(D)将所述无源元件安装在所述容纳孔中；以及(E)将未被去除的所述两个第一通路孔的部分电连接于所述无源元件的电极。
13.权利要求12的方法，进一步包括(F)在步骤(B)之后在所述基板的一侧上层压一绝缘层。
14.权利要求12的方法，进一步包括(F)在步骤(C)之后在所述基板的一侧上层压一绝缘层。
15.权利要求12的方法，进一步包括(F)在步骤(B)之后在基板的两侧上层压第一分层，其每个都包括第一绝缘层和第一铜箔，并且在每个第一分层的第一铜箔上形成第二电路图案；以及(G)在步骤(D)之后，在第一分层上层压第二分层，其每个都包括第二绝缘层和第二铜箔，并且形成第二通路孔以曝光未被去除的所述两个第一通路孔的部分，以及无源元件的电极。
16.权利要求15的方法，其中步骤(F)的第二电路图案包括第二通路孔的下着落区，其被形成于第一分层的下第一铜箔上以防止在步骤(G)中形成第二通路孔的过程中过度刻蚀。
17.权利要求12的方法，其中在步骤(C)中形成容纳孔是使用计算机数控钻(CNC钻)来进行的。
18.权利要求12的方法，其中在步骤(C)中形成容纳孔是使用刨钻来进行的。
19.权利要求12的方法，其中在步骤(E)中，未被去除的第一通路孔的部分被使用导电浆而电连接于所述无源元件的电极。
20.权利要求12的方法，其中在步骤(E)中，未被去除的第一通路孔的部分被使用镀铜层而电连接于所述无源元件的电极。
全文摘要
公开了一种包括嵌入式无源元件的PCB及其制造方法。所述PCB包括在其中形成电路图案的至少两个电路层。至少一个绝缘层被插入于电路层之间。通过所述绝缘层垂直地形成一对端子，被镀有第一导电材料，并且被彼此隔开预定的距离。嵌入式无源元件被插入在所述端子之间并且在其两侧上形成有电极。该电极与所述端子隔开一预定距离，并且通过第二导电材料电连接于所述端子。
文档编号H05K3/46GK1750736SQ20041010241
公开日2006年3月22日 申请日期2004年12月22日 优先权日2004年9月15日
发明者柳彰燮, 姜明衫 申请人:三星电机株式会社