专利名称：主动元件阵列基板的制作方法
技术领域：
本发明是有关于一种阵列基板，且特别是有关于一种主动元件阵列基板。
背景技术：
由于显示器的需求与日俱增，因此业界全力投入相关显示器的发展。其中，
又以阴极射线管(cathode ray tube, CRT)因具有优异的显示品质与技术成熟性， 因此长年独占显示器市场。然而，近来由于绿色环保概念的兴起对于其能源消 耗较大与产生辐射量较大的特性，加上产品扁平化空间有限，因此无法满足市 场对于轻、薄、短、小、美以及低消耗功率的市场趋势。因此，具有高画质、 空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器 (thin film transistor liquid crystal display, TFT-LCD)已逐渐成为市场的主流。
以薄膜晶体管液晶显示模组(TFT-LCD module)而言，其主要是由一液晶 显示面板(liquid crystal display panel)及一背光模组(backlight module)所构 成。其中，液晶显示面板通常是由一薄膜晶体管阵列基板(thin film transistor array substrate)、 一彩色滤光基板(color filter substrate)与配置于此两基板间 的一液晶层所构成，而背光模组用以提供此液晶显示面板所需的面光源，以使 液晶显示模组达到显示的效果。
薄膜晶体管阵列基板可分为显示区(display region)与周边线路区 (peripheral circuit region)，其中在显示区上配置有以阵列排列的多个像素单 元，而每一像素单元包括薄膜晶体管以及与薄膜晶体管连接的像素电极(pixel electrode)。另外，在周边线路区与显示区上内配置有多条扫描配线(scan line) 与数据配线(data line)，其中每一个像素单元的薄膜晶体管由对应的扫描配线 与数据配线所控制。
为了避免在制造过程中产生静电破坏的问题，通常会于薄膜晶体管阵列基 板的周边线路区上配置一静电放电(electrostatic discharge, ESD)保护线路，其
中静电放电保护线路包括外部静电放电保护环(outer short ring, OSR)以及内 部静电放电保护环(inner short ring, ISR)。在完成整个薄膜晶体管阵列基板的 制作之后，通常会进行一切割制程，以移除外部静电放电保护环。然而，移除 外部静电放电保护环后的薄膜晶体管阵列基板对于静电放电的防护能力便下 降。
发明内容
本发明所要解决的问题是提供一种主动元件阵列基板，以提高静电放电防 护能力。
本发明提出一种主动元件阵列基板，其包括一基板、 一像素阵列、多个接 垫、多个第一开关元件与多个第二开关元件。其中，基板具有一周边电路区与 一显示区，而像素阵列配置于显示区上。接垫配置于周边电路区上，并与像素 阵列电性连接。第一开关元件配置该周边电路区上，并位于接垫外侧，且各第 一开关元件分别与这些接垫其中之一电性连接。各第一开关元件具有一栅极、 一源极与一漏极，其中栅极与源极电性连接，且栅极与接垫电性连接。第二开 关元件配置周边电路区上，并位于这些接垫外侧。各第二开关元件分别电性连 接于两相邻的第一开关元件，而各第二开关元件具有一栅极、 一源极与一漏极。 其中，源极与相邻的第一开关元件的漏极电性连接，且漏极与相邻的第一开关 元件的源极电性连接。
在本发明的主动元件阵列基板中，各第二开关元件的栅极为一浮动栅极。 在本发明的主动元件阵列基板中，各第二开关元件的栅极与源极电性连接。
在本发明的主动元件阵列基板中，主动元件阵列基板还包括一连接线，其 配置于周边电路区上，并位于第一开关元件与第二开关元件的外侧。各第二开 关元件的源极电性连接至连接线，且各第二开关元件的栅极为一浮动栅极。
在本发明的主动元件阵列基板中，这些接垫包括数据线接垫或扫描线接垫。
本发明提出一种主动元件阵列基板，其包括一基板、 一像素阵列、多个接 垫、多个第一开关元件与多个第二开关元件。其中，基板具有一周边电路区与 一显示区，而像素阵列配置于显示区上。接垫配置于周边电路区上，并与像素 阵列电性连接。第一开关元件配置该周边电路区上，并位于接垫外侧，且各第 一开关元件分别与这些接垫其中之一电性连接。各第一开关元件具有一栅极、 一源极与一漏极，其中栅极与源极电性连接，而栅极与接垫电性连接，且漏极 为浮动漏极。第二开关元件配置周边电路区上，并位于接垫外侧。各第一开关 元件分别与这些第一开关其中之一电性连接，而各第二开关元件具有一栅极、 一源极与一漏极，其中漏极与第一开关元件的源极电性连接。此外，源极为浮 动源极，栅极为浮动栅极。
在本发明的主动元件阵列基板中，这些接垫包括数据线接垫或扫描线接垫。
本发明提出一种主动元件阵列基板，其包括一基板、 一像素阵列、多个接 垫、多个第一开关元件、多个第二开关元件与一外部静电放电保护环。其中， 基板具有一周边电路区与一显示区，而像素阵列配置于显示区上。接垫配置于
周边电路区上，并与像素阵列电性连接。第一开关元件配置该周边电路区上， 并位于接垫外侧，且各第一开关元件分别与这些接垫其中之一电性连接。各第 一开关元件具有一栅极、 一源极与一漏极，其中栅极与源极电性连接，且栅极 与接垫电性连接。第二开关元件配置周边电路区上，并位于这些接垫外侧。各 第二开关元件分别电性连接于两相邻的第一开关元件，而各第二开关元件具有 一栅极、 一源极与一漏极。其中，源极与相邻的第一开关元件的漏极电性连接， 且漏极与相邻的第一开关元件的源极电性连接。外部静电放电保护环配置周边 电路区上，并位于第一开关元件与第二开关元件外侧，且各第二开关元件的栅 极电性连接至外部静电放电保护环。
在本发明的主动元件阵列基板中，各第二开关元件的源极电性连接至外部 静电放电保护环。
在本发明的主动元件阵列基板中，各第二开关元件的栅极与源极电性连接。
在本发明的主动元件阵列基板中，主动元件阵列基板还包括一连接线，其 配置于周边电路区上，并位于第一开关元件与第二开关元件的外侧以及外部静 电放电保护环的内侧。各第二开关元件的源极电性连接至连接线，且各第二开 关元件的栅极电性连接至外部静电放电保护环。
在本发明的主动元件阵列基板中，这些接垫包括数据线接垫或扫描线接垫。
本发明提出一种主动元件阵列基板，其包括一基板、 一像素阵列、多个接 垫、多个第一开关元件、多个第二开关元件与一外部静电放电保护环。其中， 基板具有一周边电路区与一显示区，而像素阵列配置于显示区上。接垫配置于 周边电路区上，并与像素阵列电性连接。第一开关元件配置该周边电路区上， 并位于接垫外侧，且各第一开关元件分别与这些接垫其中之一电性连接。各第 一开关元件具有一栅极、 一源极与一漏极，其中栅极与源极电性连接，而栅极 与接垫电性连接。第二开关元件配置周边电路区上，并位于接垫外侧。各第一 开关元件分别与这些第一开关其中之一电性连接，而各第二开关元件具有一栅 极、 一源极与一漏极，其中漏极与第一开关元件的源极电性连接。外部静电放 电保护环配置周边电路区上，并位于第一开关元件与第二开关元件外侧，且各 第二开关元件的栅极与源极分别电性连接至外部静电放电保护环，且各第一开 关元件的漏极电性连接至外部静电放电保护环。
在本发明的主动元件阵列基板中，这些接垫包括数据线接垫或扫描线接垫。
基于上述，本发明采用第一开关元件与第二开关元件，以电性连接各接垫， 因此此种主动阵列基板具有静电放电防护的功能。此外，各接垫间也可以电性 绝缘，以降低信号的相互干扰。
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发 明的具体实施方式
作详细说明，其中
图1A是本发明的第一实施例的一种主动元件阵列基板于切割制程前的等 效电路图。
图1B是本发明的第一实施例的一种主动元件阵列基板的切割制程前的俯 视图，其未绘示像素阵列。
图2A是本发明的第一实施例的一种主动元件阵列基板的等效电路图。图2B是本发明的第一实施例的一种主动元件阵列基板的俯视图，其未绘
示像素阵列。
图3A是本发明的第二实施例的一种主动元件阵列基板于切割制程前的等 梦电路图。
图3B是本发明的第二实施例的一种主动元件阵列基板的切割制程前的俯
视图，其未绘示像素阵列。
图4A是本发明的第二实施例的一种主动元件阵列基板的等效电路图。 图4B是本发明的第二实施例的一种主动元件阵列基板的俯视图，其未绘
示像素阵列。
图5A是本发明的第三实施例的一种主动元件阵列基板于切割制程前的等 效电路图。
图5B是本发明的第三实施例的一种主动元件阵列基板的切割制程前的俯
视图，其未绘示像素阵列。
图6A是本发明的第三实施例的一种主动元件阵列基板的等效电路图。 图6B是本发明的第三实施例的一种主动元件阵列基板的俯视图，其未绘
示像素阵列。
图7A是本发明的第四实施例的一种主动元件阵列基板于切割制程前的等 效电路图。
图7B是本发明的第四实施例的一种主动元件阵列基板的切割制程前的俯
视图，其未绘示像素阵列。
图8A是本发明的第四实施例的一种主动元件阵列基板的等效电路图。 图8B是本发明的第四实施例的一种主动元件阵列基板的俯视图，其未绘
示像素阵列。
具体实施方式
第一实施例
图1A是本发明的第一实施例的一种主动元件阵列基板于切割制程前的等 效电路图。图1B是本发明的第一实施例的一种主动元件阵列基板的切割制程 前的俯视图，其未绘示像素阵列。
请参考图1A，本实施例的主动元件阵列基板制造方法包括下列步骤。首
先，提供一基板110，而此基板110具有一周边电路区110a与一显示区110b， 其中在显示区110b上已形成一像素阵列120。此像素阵列120通常包括多条扫 描线、多条数据线、多个薄膜晶体管以及多个像素电极，但为了简化说明，像 素阵列120的细部结构便不再绘出。此外，在周边电路区110a上已形成多个接 垫130、多个第一开关元件140、多个第二开关元件150以及一外部静电放电 保护环(outer short ring, OSR) 160。接垫130与像素阵列120电性连接，而此 接垫130可以是数据线接垫、扫描线接垫或其他类型的接垫。
第一开关元件140与第二开关元件150位于接垫130的外侧，其中各第一 开关元件140分别电性连接至这些接垫130其中之一。更详细而言，各第一开 关元件140具有一栅极140g、 一源极140s与一漏极140d,其中栅极140g与源 极140s电性连接，且栅极140g与接垫130电性连接。换言之，第一开关元件 140可以视为一个二极管(diode)。此外，各第二开关元件150分别电性连接 于两相邻的第一开关元件140。换言之，这些第二开关元件150与这些第一开 关元件140电性串联，因此当静电放电产生时，电流便可沿着图1A中的放电 路径B移动而扩散至整个基板IIO上，以降低发生静电放电破坏的可能性。各 第二开关元件150具有一栅极150g、 一源极150s与一漏极150d。其中'源极 150s与相邻的第一开关元件140的漏极140d电性连接，且漏极150d与相邻的 第一开关元件140的源极140s电性连接。另外，各第二开关元件150的源极 150s与栅极150g均电性连接至外部静电放电保护环160。
以下就细部结构进行详细说明，但值得注意的是，图1A的等效电路图所 代表的结构并不限定于图1B所绘示的结构。本发明所属技术领域中的技术人 员，基于图1A的等效电路图，应可变化出其他结构。
请参考图1B，为了简化说明，像素阵列120的细部结构便不再绘出。接 垫130包括一第一金属层132、 一第二金属层134、 一透明导电层136与多个 接触窗130a、130b，其中第一金属层132与第二金属层134分别配置于基板110 上，而透明导电层136配置于第一金属层132与第二金属层134上方。此外， 透明导电层136经由接触窗130a电性连接至第一金属层132，且透明导电层136 经由接触窗130b电性连接第二金属层134。
第一开关元件140包括一栅极140g、 一源极140s、 一漏极140d、多个接 触窗142a、 142b、 一半导体层144、 一透明导电层146，其中栅极140g配置于 基板110上，并与接垫130的第一金属层132相连。半导体层144配置于栅极 140g上方，而源极140s与漏极140d分别覆盖部分半导体层144。透明导电层 146配置于部分源极140s上方以及部分栅极140g上方，且透明导电层146经 由接触窗142a与源极140s电性连接。透明导电层146经由接触窗142b与栅极 140g电性连接。因此，第一开关元件140的源极140s便经由透明导电层146 电性连接至栅极140g。此外，漏极140d连接至外部静电放电保护环160。
第二开关元件150包括一栅极150g、 一源极150s、 一漏极150d以及一半 导体层152。其中，栅极150g配置于基板110上，而半导体层152配置于栅极 150g上方。源极150s与漏极150d分别覆盖部分半导体层152，其中漏极150d 与第一开关元件140的源极140s相连，而源极150s与栅极150g均连接至外部 静电放电保护环160。此外，源极150s与相邻的第一开关元件140的漏极140d 相连。因此，第二开关元件150与第一开关元件140电性串联。
外部静电放电保护环160包括一第一金属层162、 一第二金属层164、 一 透明导电层166与多个接触窗168a、168b，其中第一金属层162配置于基板110 上，而第二开关元件150的栅极150g与第一金属层162相连。第二金属层164 配置于基板110上，并覆盖部分第一金属层162。此外，第二开关元件150的 源极150s以及第一开关元件140的漏极140d均连接至第二金属层164。透明 导电层166覆盖第一金属层162与第二金属层164，其中透明导电层166经由 接触窗168a电性连接至第一金属层162，且透明导电层166经由接触窗168b 电性连接至第二金属层164。
请继续参考图1A与图1B，然后，沿着切割线A进行一切割制程，以移除 外部静电放电保护环160。此时，便完成主动元件阵列基板100的制程。
图2A是本发明的第一实施例的一种主动元件阵列基板的等效电路图。图 2B是本发明的第一实施例的一种主动元件阵列基板的俯视图，其未绘示像素阵 列。请参考图2A与图2B，经过切割制程后，各第二开关元件150的栅极150g 成为一浮动栅极。换言之，栅极150g并未与任何线路相连。由于这些接垫130 经由第一开关元件140与第二开关元件150电性串联，因此当静电放电发生时， 电流便可沿着放电路径B而扩散至整个主动元件阵列基板100，以降低发生静 电放电破坏的情况发生。换言之，此主动元件阵列基板100具有静电放电防护 的功能。
第二实施例
图3A是本发明的第二实施例的一种主动元件阵列基板于切割制程前的等 效电路图。图3B是本发明的第二实施例的一种主动元件阵列基板的切割制程 前的俯视图，其未绘示像素阵列。请先参考图3A，本实施例与第一实施例相似， 其不同之处在于各第二开关元件250的栅极250g与源极250s电性连接。因 此，第二开关元件250可以视为一个二极管。此外，第二开关元件250的漏极 250d与第一开关元件140的源极140s电性连接。
以下就细部结构进行详细说明，但值得注意的是，图3A的等效电路图所 代表的结构并不限定于图3B所绘示的结构。本发明所属技术领域中的技术人 员，基于图3A的等效电路图，应可变化出其他结构。
请参考图3B，更详细而言，第二开关元件250包括一栅极250g、 一源极 250s、 一漏极250d、 一半导体层252、 一透明导电层254与多个接触窗256a、 256b。其中，栅极250g配置于基板IIO上，并连接至外部静电放电保护环160 的第一金属层162。半导体层252位于栅极250g上方。源极250s与漏极250d 分别覆盖部分半导体层252。此外，在本实施例中，源极250s更跨过栅极250g， 且透明导电层254覆盖于部分源极250s与栅极250g。透明导电层254经由接 触窗256a与栅极250g电性连接，且透明导电层254经由接触窗256b与源极 250s电性连接。由于这些第二开关元件250与这些第一开关元件140电性串联， 因此当静电放电产生时，电流便可沿着放电路径B移动而扩散至整个基板110 上，以降低发生静电放电破坏的可能性。
请继续参考图3A与图3B，然后，沿着切割线A进行一切割制程，以移除 外部静电放电保护环160。此时，便完成主动元件阵列基板200的制程。
图4A是本发明的第二实施例的一种主动元件阵列基板的等效电路图。图 4B是本发明的第二实施例的一种主动元件阵列基板的俯视图，其未绘示像素阵 列。请参考图4A与图4B，在经过切割制程后，各第二开关元件250的栅极250g
被切断。此外，各第二开关元件250的栅极250g与源极250s电性连接。换言 之，在本实施例中，第二开关元件250与第一开关元件140可以视为两个二极 管串联。由于这些接垫130经由第一开关元件140与第二开关元件250电性串 联，因此当静电放电发生时，电流便可沿着放电路径B而扩散至整个主动元件 阵列基板200，以降低发生静电放电破坏的情况发生。换言之，此主动元件阵 列基板200具有静电放电防护的功能。再者，由于切割制程仅切断各第二开关 元件250的栅极250g，因此由切割制程所产生的金属碎屑所造成的线路短路的 可能性便能够降低。
第三实施例
图5A是本发明的第三实施例的一种主动元件阵列基板于切割制程前的等 效电路图。图5B是本发明的第三实施例的一种主动元件阵列基板的切割制程 前的俯视图，其未绘示像素阵列。请先参考图5A，本实施例与第一实施例相似， 其不同之处在于在基板110的周边电路区110a上还形成一连接线370，其配 置于第一开关元件140与第二开关元件150的外侧，且各第二开关元件150的 源极150s电性连接至连接线370。
以下就细部结构进行详细说明，但值得注意的是，图5A的等效电路图所 代表的结构并不限定于图5B所绘示的结构。本发明所属技术领域中的技术人 员，基于图5A的等效电路图，应可变化出其他结构。
请参考图5B，更详细而言，连接线370配置于周边电路区110a上，并位 于第一开关元件140与第二开关元件150的外侧。此外，连接线370跨过各第 二开关元件150的栅极150g，而各第二开关元件150的源极150s电性连接至 连接线370。由于这些第二开关元件150与这些第一开关元件140电性串联， 因此当静电放电产生时，电流便可沿着放电路径B移动而扩散至整个基板110 上，以降低发生静电放电破坏的可能性。此外，连接线370也有助于降低发生 静电放电破坏的可能性。
请继续参考图5A与图5B，然后，沿着切割线A进行一切割制程，以移除 外部静电放电保护环160。此时，便完成主动元件阵列基板300的制程。
图6A是本发明的第三实施例的一种主动元件阵列基板的等效电路图。图6B是本发明的第三实施例的一种主动元件阵列基板的俯视图，其未绘示像素阵 列。请参考图6A与图6B，在经过切割制程后，各第二开关元件150的栅极150g 成为一浮动栅极。换言之，栅极150g并未与任何线路相连。
由于这些接垫130经由第一开关元件140与第二开关元件150电性串联， 且各第二开关元件150的源极150s更经由连接线370电性串联，因此当静电放 电发生时，电流便可沿着放电路径B以及连接线370而扩散至整个主动元件阵 列基板300，以降低发生静电放电破坏的情况发生。换言之，此主动元件阵列 基板300具有较佳的静电放电防护的功能。再者，由于切割制程仅切断各第二 开关元件150的栅极150g，因此由切割制程所产生的金属碎屑所造成的线路短 路的可能性便能够降低。
第四实施例
图7A是本发明的第四实施例的一种主动元件阵列基板于切割制程前的等 效电路图。图7B是本发明的第四实施例的一种主动元件阵列基板的切割制程 前的俯视图，其未绘示像素阵列。请先参考图7A，本实施例与第一实施例相似， 其不同之处在于第一开关元件140的漏极140d直接连接至外部静电放电保 护环160，而第二开关元件150的源极150s也直接连接至外部静电放电保护环 160。换言之，相较于第一实施例，本实施例的第一开关元件140的漏极140d 与第二开关元件150的源极150s分别连接至外部静电放电保护环160。此外， 第一开关元件140的漏极140d与第二开关元件150的源极I50s为分离。
以下就细部结构进行详细说明，但值得注意的是，图7A的等效电路图所 代表的结构并不限定于图7B所绘示的结构。本发明所属技术领域中的技术人 员，基于图7A的等效电路图，应可变化出其他结构。
请参考图7B，更详细而言，第二开关元件150的源极150s覆盖部分栅极 150g，且第二开关元件150的源极150s直接连接至外部静电放电保护环160 的第二金属层164。此外，第一开关元件140的漏极140d也是直接连接至外部 静电放电保护环160的第二金属层164。
请继续参考图7A与图7B，然后，沿着切割线A进行一切割制程，以移除 外部静电放电保护环160。此时，便完成主动元件阵列基板400的制程。
图8A是本发明的第四实施例的一种主动元件阵列基板的等效电路图。图
8B是本发明的第四实施例的一种主动元件阵列基板的俯视图，其未绘示像素阵 列。请参考图8A与图8B，在经过切割制程后，各第二开关元件150的栅极150g 以及源极150s均被切断。因此，各第二开关元件150的栅极150g成为一浮动 栅极，而各第二开关元件150的源极150s也成为一浮动源极。换言之，栅极 150g与源极150s均并未与任何线路相连。此外，第一开关元件140的漏极140d 也被切断，因此第一开关元件140的漏极140d也成为一浮动漏极。同样地， 漏极140d未与任何线路相连。因此，主动元件阵列基板400的各接垫130之 间便形成电性断路，以降低信号干扰的可能性。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本 领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善， 因此本发明的保护范围当以权利要求书所界定的为准。
权利要求
1.一种主动元件阵列基板，其特征在于，包括一基板，具有一周边电路区与一显示区；一像素阵列，配置于该显示区上；多个接垫，配置于该周边电路区上，并与该像素阵列电性连接；多个第一开关元件，配置该周边电路区上，并位于该些接垫外侧，且各该第一开关元件分别与该些接垫的其中之一电性连接，其中各该第一开关元件具有一栅极、一源极与一漏极，该栅极与该源极电性连接，且该栅极与该接垫电性连接；以及多个第二开关元件，配置该周边电路区上，并位于该些接垫外侧，且各该第二开关元件分别电性连接于两相邻的该些第一开关元件，其中各该第二开关元件具有一栅极、一源极与一漏极，而该源极与相邻的该第一开关元件的该漏极电性连接，且该漏极与相邻的该第一开关元件的该源极电性连接。
2. 如权利要求1所述的主动元件阵列基板，其特征在于，各该第二开关元 件的该栅极为一浮动栅极。
3. 如权利要求1所述的主动元件阵列基板，其特征在于，各该第二开关元 件的该栅极与该源极电性连接。
4. 如权利要求l所述的主动元件阵列基板，其特征在于，还包括一连接线， 配置于该周边电路区上，并位于该些第一开关元件与该些第二开关元件的外 侧，且各该第二开关元件的该源极电性连接至该连接线，且各该第二开关元件 的该栅极为一浮动栅极。
5. 如权利要求1所述的主动元件阵列基板，其特征在于，该些接垫包括数 据线接垫或扫描线接垫。
6. —种主动元件阵列基板，其特征在于，包括 一基板，具有一周边电路区与一显示区； 一像素阵列，配置于该显示区上；多个接垫，配置于该周边电路区上，并与该像素阵列电性连接； 多个第一开关元件，配置该周边电路区上，并位于该些接垫外侧，而各该 第一开关元件分别与该些接垫其中之一电性连接，且各该第一开关元件具有一 栅极、 一源极与一漏极，其中该栅极与该源极电性连接，而该栅极与该接垫电 性连接，且该漏极为浮动漏极；以及多个第二开关元件，配置该周边电路区上，并位于该些接垫外侧，且各该 第一开关元件分别与该些第一开关其中之一电性连接，其中各该第二开关元件 具有一栅极、 一源极与一漏极，而该漏极与该第一开关元件的该源极电性连接， 且该源极为浮动源极，该栅极为浮动栅极。
7. 如权利要求6所述的主动元件阵列基板，其特征在于，该些接垫包括数 据线接垫或扫描线接垫。
8. —种主动元件阵列基板，其特征在于，包括 一基板，具有一周边电路区与一显示区； 一像素阵列，配置于该显示区上；多个接垫，配置于该周边电路区上，并与该像素阵列电性连接；多个第一开关元件，配置该周边电路区上，并位于该些接垫外侧，且各该 第一开关元件分别与该些接垫其中之一电性连接，其中各该第一开关元件具有 一栅极、 一源极与一漏极，该栅极与该源极电性连接，且该栅极与该接垫电性连接；多个第二开关元件，配置该周边电路区上，并位于该些接垫外侧，且各该 第二开关元件分别电性连接于两相邻的该些第一开关元件，其中各该第二开关 元件具有一栅极、 一源极与一漏极，而该源极与相邻的该第一开关元件的该漏极电性连接，且该漏极与相邻的该第一开关元件的该源极电性连接；以及一外部静电放电保护环，配置该周边电路区上，并位于该些第一开关元件 与该些第二开关元件外侧，各该第二开关元件的该栅极电性连接至该外部静电 放电保护环。
9. 如权利要求8所述的主动元件阵列基板，其特征在于，各该第二开关元件的该源极电性连接至该外部静电放电保护环。
10. 如权利要求8所述的主动元件阵列基板，其特征在于，各该第二开关元件的该栅极与该源极电性连接。
11. 如权利要求8所述的主动元件阵列基板，其特征在于，还包括一连接线， 配置于该周边电路区上，并位于该些第一开关元件与该些第二开关元件的外侧 以及该外部静电放电保护环的内侧，且各该第二开关元件的该源极电性连接至 该连接线，且各该第二开关元件的该栅极电性连接至该外部静电放电保护环。
12. 如权利要求8所述的主动元件阵列基板，其特征在于，该些接垫包括数 据线接垫或扫描线接垫。
13. —种主动元件阵列基板，其特征在于，包括 一基板，具有一周边电路区与一显示区； 一像素阵列，配置于该显示区上；多个接垫，配置于该周边电路区上，并与该像素阵列电性连接； 多个第一开关元件，配置该周边电路区上，并位于该些接垫外侧，而各该 第一开关元件分别与该些接垫其中之一电性连接，且各该第一开关元件具有一 栅极、 一源极与一漏极，其中该栅极与该源极电性连接，而该栅极与该接垫电 性连接；多个第二开关元件，配置该周边电路区上，并位于该些接垫外侧，且各该 第一开关元件分别与该些第一开关其中之一电性连接，其中各该第二开关元件 具有一栅极、 一源极与一漏极，而该漏极与该第一开关元件的该源极电性连接； 以及一外部静电放电保护环，配置该周边电路区上，并位于该些第一开关元件 与该些第二开关元件外侧，各该第二开关元件的该栅极与该源极分别电性连接 至该外部静电放电保护环，且各该第一开关元件的该漏极电性连接至该外部静 电放电保护环。
14. 如权利要求13所述的主动元件阵列基板，其特征在于，该些接垫包括 数据线接垫或扫描线接垫。
全文摘要
一种主动元件阵列基板，包括基板、像素阵列、多个接垫、多个第一与多个第二开关元件。像素阵列配置于基板的显示区上。接垫、第一与第二开关元件均配置于基板的周边电路区上，且接垫与像素阵列电性连接。第一与第二开关元件均位于接垫外侧，且各第一开关元件分别与这些接垫其中之一电性连接。各第一开关元件具有栅极、源极与漏极，而栅极分别电性连接至源极与接垫。各第二开关元件分别电性连接于两相邻的第一开关元件，而各第二开关元件具有栅极、源极与漏极。源极与相邻的第一开关元件的漏极电性连接，且漏极与相邻的第一开关元件的源极电性连接。本发明采用第一开关元件与第二开关元件，以电性连接各接垫，因此具有静电放电防护的功能。
文档编号H01L23/522GK101350356SQ20071013866
公开日2009年1月21日 申请日期2007年7月19日 优先权日2007年7月19日
发明者何建国, 刘文雄 申请人:中华映管股份有限公司