专利名称：线焊焊盘和球形焊盘之间厚度不同的半导体封装基片及其制造方法
技术领域：
本发明涉及一种半导体封装基片及其制造方法。更具体地，本发明涉及一种半导体封装，其中，在线焊焊盘(wire bonding pad)一面形成的电路层的厚度与球形焊盘(ball pad)一面形成的半刻蚀电路层的厚度不同，并且该半导体封装具有连接通孔，通过该连接通孔，线焊焊盘一面和球形焊盘一面的电镀引线电连接，从而当线焊焊盘的电镀引线被切断时防止电断开，以及涉及一种制造该半导体封装的方法。
背景技术：
随着电子学向纤细、轻量和高性能方向发展，最近BGA封装基片已经实现微细电路图技术的重大发展。
特别是，微细电路图在CSP(芯片尺寸封装)产品中得到广泛需求，其中CSP产品具有装在BGA封装基片中的半导体芯片。
为了更好地理解本发明的背景，下面参考图1A到1H说明制造半导体封装基片的传统方法。
如图1A所示，覆铜箔层压板(CCL)100包括覆盖有铜箔101的绝缘层102，作为基底基片(base substrate)，其中钻孔形成用于电路层之间进行电连接的通孔。CCL有多种，包括玻璃/环氧CCL、耐热CCL、纸/苯酚CCL、射频用CCL、柔性CCL(聚酰亚胺膜)和复合CCL，可以根据用途进行使用。例如，玻璃/环氧CCL适于制造双面PCB和多层PCB。
接着，将CCL100相反面和通孔内壁进行无电镀覆，然后电镀，如图1B所示。电镀由于需要电而不能在绝缘层102上进行。通常，对绝缘体进行电镀之前进行无电镀覆。因此，铜先无电镀覆在绝缘层102上，再电镀到绝缘层102上。
接着，将填料装入通孔103，再形成防蚀涂层图案105，如图1C所示。对于防蚀涂层图案105，其是使用干膜(D/F)和电路图印刷膜(布线膜)在铜电镀基片上形成的。
形成抗蚀剂图案105的技术有多种，其中干膜技术最流行。
用于形成抗蚀剂图案的干膜缩写为D/F，其通常包括覆盖膜、光致抗蚀剂膜和聚脂薄膜(Mylar film)。光致抗蚀剂膜实际作为抗蚀剂。
在去除覆盖膜时，将干膜应用到裸露PCB上。印刷电路图案的布线膜快速粘到干膜上，再进行UV照射。UV光不能穿过布线膜图案的黑区上的干膜，但能穿过其它部分从而使干膜暴露部分硫化。接着，将基片浸在显影溶液中消除干膜未硫化部分，而硫化部分留下形成抗蚀剂图案。显影溶液可选用1％碳酸钠(Na2CO3)或碳酸钾(K2CO3)溶液。
然后，如图1D所示，用蚀刻剂处理CCL100，而抗蚀剂图案105作为掩模，从而形成电路图。
随后，用诸如NaOH或KOH溶液的剥离溶液去除抗蚀剂105，如图1E所示。
除了线焊焊盘107、球焊盘(solder ball pad)108和连接外部基片或芯片的其它部分以外，得到的CCL的所有部分涂覆有光阻焊剂106以保护电路，如图1F所示。
此后，使用电镀引线，CCL镀有Ni/Au，并且光阻焊剂作为电镀阻挡剂，在未涂覆部分，即在线焊焊盘107、球焊盘108和其它连接部分，形成Ni/Au层109、109’，如图1G所示。电镀先用Ni，再用Au。
最后，图1H表示使用刳刨机(router)或切割处理对作为电镀引线的电路图110切割之后得到的封装产品。
在CSP产品中，球间距持续从0.8降到0.65和0.5再到0.4mm。另外，球需要OSP(有机可焊性保护剂)处理，从而使下降阻力(drop resistance)与移动电话的基片处于相同水平。但是，这种需要导致了在基片上进行的对比技术(contrast)技术，这将在下面描述。
参看图2，以透视图表示传统半导体封装基片210。可以看出，传统半导体封装基片被分成单元区(unit region)，该单元区包括半导体器件安装部分211a和外电路图211b；以及空白区(dummy region)212。
此传统半导体封装基片需要对比技术，该技术用于使电路层保持在小厚度，从而在引线接合一面实现微细图案；但在球一面保持大厚度，从而可以对球应用OSP以及对球的深刻蚀处理。
发明内容
因此，本发明的一个目的是提供一种半导体封装器件，其中在线焊焊盘一面形成的电路层与在球形焊盘一面形成的电路层的厚度不同，并提供一种制造该半导体封装器件的方法。
本发明的另一个目的是提供一种半导体封装基片，用于防止由于电路层在线焊焊盘一面厚度小造成切割线焊焊盘一面的电镀引线时出现的电连接断开。
根据本发明一个方面，提供一种半导体封装基片，包括绝缘层；第一电路层，该第一电路层形成在绝缘层的一面，用于提供球形焊盘；以及第二电路层，该第二电路层形成在绝缘层的另一面，用于提供线焊焊盘，所述第二电路层比所述第一电路层薄。
根据本发明另一个方面，提供一种制造半导体封装基片的方法，包括步骤1，制备覆铜箔层压板并对该覆铜箔层压板的线焊焊盘一面的铜箔进行半刻蚀；步骤2，在所述覆铜箔层压板的相反一面沉积第一防蚀涂层；步骤3，在第一防蚀涂层上形成电路图，在电路图模型后构成包括线焊焊盘和球形焊盘的电路，并去除第一防蚀涂层；步骤4，将阻焊剂应用到该覆铜箔层压板上，以此方式露出线焊焊盘和球形焊盘；以及步骤5，将线焊焊盘镀金，并对球形焊盘进行表面处理。
参考附图可以更好地理解本发明优选实施例的应用，附图中相似的参考数字用于相似的和对应的部分。在附图中图1A到1H是表示制造传统半导体封装基片的工艺的示意图；图2是表示传统半导体封装基片的透视图；图3是表示根据本发明一个实施例的半导体封装基片的剖视图，其中线焊焊盘一面形成的电路层的厚度与球形焊盘一面形成的电路层的厚度不同；图4A到4G是表示根据本发明一个实施例的制造半导体封装基片的工艺的剖视图，其中线焊焊盘一面形成的电路层的厚度与球形焊盘一面形成的电路层的厚度不同；图5A到5H是表示根据本发明另一个实施例的制造半导体封装基片的工艺的剖视图，其中线焊焊盘一面形成的电路层的厚度与球形焊盘一面形成的电路层不同；以及图6是表示根据本发明的半导体封装基片的透视图。
具体实施例方式
下面参考附图详细说明本发明的实施例。
图3是表示根据本发明一个实施例的半导体封装基片的剖视图，其中在单元区域内，在线焊焊盘一面的电路层304a与球形焊盘一面的电路层304b的厚度不同。线焊焊盘一面的电路层304a比球形焊盘一面的电路层304b薄。
但在空白区，线焊焊盘一面的电路层304ab与球形焊盘一面的电路层bb具有相同厚度。
因此，当单元区的线焊焊盘一面的电路层304a比空白区的线焊焊盘一面的电路层304ab薄，并且比该单元区球形焊盘一面的电路层304b薄，就可以设计微细电路图，因为电路层304a的厚度对电路图的微细度具有重大影响。
在引线焊盘(wire pad)一面，空白区的线焊焊盘一面的电路层304ab比单元区的电路层304a厚度大，能防止基片变形。
另外，球形焊盘一面的电路层304b比单元区的线焊焊盘一面的电路层304a厚度大，这允许对球形焊盘一面应用OSP和深刻蚀过程。在图3中，参考数字302是指绝缘层，306a和306b是指光阻焊层(photo solder resists)，304aa特别是指电路层304a以外的线焊焊盘，304ac是指金涂层，304ba是指球焊盘，304bc是指经过OSP处理的表面。
通孔307用于将线焊焊盘一面和球形焊盘一面的电镀引线(未图示)进行电连接。如果线焊焊盘一面的电路层304a变薄，则电镀引线可能被切断，因为它包含在电路层304a中。当切断发生时，通孔307允许通过球形焊盘一面的电镀引线(未图示)电连接到外部。
另外，空白区中线焊焊盘一面的电路层304ab可以像单元区中线焊焊盘一面的电路层304a一样厚，但与单元区中球形焊盘一面的电路层304b的厚度不同。
参看图4A到4G，逐步表示根据本发明一个实施例的、线焊焊盘一面的电路层厚度与球形焊盘一面不同的半导体封装基片。
图4A是包括绝缘层402的CCL400的剖视图，例如，绝缘层402由环氧树脂制成，铜箔401a和401b通过粘结剂结合在绝缘层的两面。
接着，如图4B所示，在对应于底部基片CCL的单元区的部分开放的干膜403a沉积在线焊焊盘一面的铜箔401a上。当干膜403a作为掩模时，将通过干膜403a开放部分露出的单元区进行半刻蚀，使铜箔401a在单元区和空白区具有不同的厚度。
由于不需要将球形焊盘一面的铜箔401b进行半刻蚀，在球形焊盘一面的铜箔401b上沉积一层干膜403b。另外，在单元区中铜箔401a的厚度与空白区铜箔401b中的相同的情况下，在不使用干膜403a的情况下可以进行半刻蚀处理，其中干膜403a在对应于CCL单元区的部分是开放的。
图4C是单元区中通过半刻蚀过程将线焊焊盘一面的铜箔401a去除到预定深度之后的剖视图，其中用干膜403b保护球形焊盘一面的铜箔401b。
在通过半刻蚀过程将线焊焊盘一面的铜箔401a去除到预定厚度之后，去除分别沉积在线焊焊盘一面的铜箔401a上以及球形焊盘一面的铜箔401b上的干膜403a和403b，如图4D所示。
由于单元区中线焊焊盘一面的铜箔401a变薄，在上面形成的电路图就可能被切断。特别是，当电镀引线被切断时，就不能进行线焊焊盘的电镀处理。
为此，如图4E所示，钻出通孔405并镀成连接通孔406，用于连接线焊焊盘一面的铜箔401a和球形焊盘一面的铜箔401b。连接通孔406作为下铜箔401b和上铜箔401a之间的电桥，从而使下铜箔401b中形成的电镀引线(未图示)电连接到上铜箔401a中形成的电镀引线(未图示)。即使上铜箔401a的电镀引线被切断，如下文所述，也可以使用下铜箔401b的电镀引线进行镀金处理，从而在线焊焊盘408a上形成金涂层408b(图4G)，其中下铜箔401b通过连接通孔406连接到焊盘408。
优选地，连接通孔406在单元区611的四个角613上形成，如图6所示。原因是主电镀引线(未图示)通常经过四个角613。即，当主电镀引线被切断时，镀金不能保证镀金涂层408b的厚度。这样，即使上铜箔401a的主电镀引线被切断，四个角613存在的连接通孔406也允许通过下铜箔401b的主电镀引线提供电流，从而保证金涂层的厚度。图6表示根据本发明一个实施例的半导体封装基片610，该半导体封装基片610被分成单元区611以及在单元区611周围的空白区612，其中该单元区611包括半导体器件安装部分611a以及外电路图611b。
回到图4E，用于在线焊焊盘一面和球形焊盘一面形成电路图的干膜图404a和404b分别沉积在铜箔401a和401b上。
图4F是使用刻蚀剂选择性刻蚀铜箔401a和401b之后的剖视图，其中干膜图404a和404b作为刻蚀剂，然后使用剥离溶液(peeling solution)去除干膜404a和404b。在图案刻蚀过程中，用于镀金的电镀引线按相同方式同时形成。
然后，对得到的CCL结构涂覆阻焊剂407a和407b，接着曝光、显影和干燥，如图4G所示。
为了仅仅对线焊焊盘408a镀金，在基片的焊盘一面应用干膜(未图示)，曝光并显影。使用使用电镀引线，对焊盘406镀金408b，并以干膜作为阻镀剂。具体地，为了对待安装半导体器件的封装基片金属表面处理，通常进行电解金电镀(electrolytic Au plating)。其原因是，电解金电镀比无电镀金的可靠性高。如上所述，可以出现上铜箔中形成的电镀引线被切断。此时，通过连接通孔406从下铜箔401b的电镀引线供应的电力，金涂层408可以形成到优选厚度。
在电解金电镀之后，使用剥离溶液去除作为阻镀剂的干膜，并使用刳刨机或切割工艺切断电镀引线。
然后，将球形焊盘409a涂覆OSP，形成OSP处理的表面409b。
参看图5A到5H，逐步表示根据本发明另一个实施例的、制造半导体封装基片的方法，其中线焊焊盘一面的电路层厚度与球形焊盘一面的电路层厚度不同。
图5A是包括绝缘层502的CCL500的剖视图，例如，绝缘层502由环氧树脂制成，铜箔501a和501b通过粘结剂结合在绝缘层的相反两面。
然后，如图5B所示，在球形焊盘一面的铜箔501b上沉积干膜，从而在半刻蚀线焊焊盘一面的铜箔501a时作为掩模。
图5C是表示线焊焊盘一面的所有铜箔501a半刻蚀到预定厚度之后的剖视图，其中干膜503保护球形焊盘一面的铜箔501b，然后从球形焊盘一面的铜箔501b上去除干膜503。
为了防止CCL卷曲，需要增强线焊焊盘一面的空白区的铜箔501b。为此，如图5D所示，对线焊焊盘一面的铜箔501a涂覆干膜504a，其中干膜504a在对应于线焊焊盘一面的空白区的部分是开放的，而在整个球形焊盘一面沉积一层干膜504b作为掩模。
然后，对露出的铜箔501a镀铜505，增大线焊焊盘一面的空白区的铜箔厚度，从而防止CCL卷曲，如图5E所示。在形成铜涂层505之后，去除分别沉积在线焊焊盘一面的铜箔501a上和球形焊盘一面的铜箔501b上的干膜504a和504b。
由于单元区中线焊焊盘一面的铜箔501a变薄，其上面形成的电路图就可能被切断。特别是，当电镀引线被切断时，就不能进行线焊焊盘的电镀处理。
为此，如图5F所示，钻出通孔506并镀成连接通孔507，用于连接线焊焊盘一面的铜箔501a和球形焊盘一面的铜箔501b。连接通孔507作为下铜箔501b和上铜箔501a之间的电桥，从而使下铜箔501b中形成的电镀引线(未图示)电连接到上铜箔501a中形成的电镀引线(未图示)。即使上铜箔501a的电镀引线被切断，如下文所述，也可以使用下铜箔501b的电镀引线进行镀金处理，从而在线焊焊盘509a(图5H)上形成金涂层509b(图5H)，其中下铜箔501b通过连接通孔507连接到线焊焊盘509a。
优选地，连接通孔507在单元区611的四个角613形成，如图6所示。原因是主电镀引线(未图示)通常经过四个角613。即，当主电镀引线被切断时，镀金不能保证镀金涂层509b的厚度。这样，即使上铜箔501a的主电镀引线被切断，四个角613存在的连接通孔507也允许通过下铜箔501b的主电镀引线提供电流，从而保证金涂层的厚度。图6表示根据本发明一个实施例的半导体封装基片610，该半导体封装基片610被分成单元区611以及在单元区611周围的空白区612，其中该单元区611包括半导体器件安装部分611a以及外电路图611b。
回到图5F，用于在线焊焊盘一面和球形焊盘一面形成电路图的干膜图508a和508b分别沉积在铜箔501a和501b上。
图5G是使用刻蚀剂选择性刻蚀铜箔501a和501b之后的剖视图，其中干膜图508a和508b作为刻蚀剂，然后使用剥离溶液去除干膜508a和508b。在图案刻蚀过程中，用于镀金的电镀引线按相同方式同时形成。
然后，对得到的CCL结构涂覆阻焊剂511a和511b，接着曝光、显影和干燥，如图5H所示。
为了仅仅对线焊焊盘509a镀金，在基片的焊盘一面应用干膜(未图示)，曝光并显影。通过使用电镀引线，对线焊焊盘509a镀金509b，并以干膜作为阻镀剂。如上所述，上铜箔中形成的电镀引线被切断的情况可能发生。此时，通过连接通孔507从下铜箔501b的电镀引线供应的电力，金涂层509b可以形成到优选厚度。
在电解金电镀之后，使用剥离溶液去除作为阻镀剂的干膜，并使用刳刨机或切割工艺切割电镀引线。
然后，将球形焊盘510a涂覆OSP，形成OSP处理的表面510b。
如上所述，根据本发明，线焊焊盘一面的单元区可以形成为小厚度，从而能实现根据本发明的半导体基片的微细图案。
另外，通过将线焊焊盘一面的空白区保持在预定厚度，可以防止本发明的CCL卷曲。
根据本发明的优选实施例描述了例子。但是，应该理解的是，这些内容并不限于本发明的直接描述。本发明的说明书和权利要求可以被认为是覆盖本发明真实范围内的所有变化和修改。
权利要求
1.一种半导体封装基片，包括绝缘层；第一电路层，该第一电路层形成在绝缘层的一面，用于提供球形焊盘；以及第二电路层，该第二电路层形成在绝缘层的另一面，用于提供线焊焊盘，所述第二电路层比所述第一电路层薄。
2.根据权利要求1所述的半导体封装基片，其中所述第一电路层和第二电路层具有各自的电镀引线，这些电镀引线通过连接通孔电连接。
3.根据权利要求1所述的半导体封装基片，其中所述第二电路层分成单元区和空白区，所述单元区比所述空白区薄。
4.一种制造半导体封装基片的方法，包括步骤1，制备覆铜箔层压板并对该覆铜箔层压板的线焊焊盘一面的铜箔进行半刻蚀；步骤2，在覆铜箔层压板的相反一面沉积第一防蚀涂层；步骤3，在第一防蚀涂层上形成电路图，在电路图模型后构成包括线焊焊盘和球形焊盘的电路，并去除第一防蚀涂层；步骤4，将阻焊剂应用到该覆铜箔层压板上，以此方式露出线焊焊盘和球形焊盘；以及步骤5，将线焊焊盘镀金，并对球形焊盘进行表面处理。
5.根据权利要求4所述的方法，其中步骤1包括步骤1-1制备覆铜箔层压板，其中绝缘层夹在两层铜箔之间；步骤1-2在所述覆铜箔层压板第一面沉积第二防蚀涂层，并对覆铜箔层压板第二面的铜箔进行半刻蚀；以及步骤1-3去除沉积在所述覆铜箔层压板第一面的第二防蚀涂层。
6.根据权利要求4所述的方法，还包括在步骤1中在制备覆铜箔层压板之后，在覆铜箔层压板第二面沉积第三防蚀涂层，该第三防蚀涂层在与覆铜箔层压板单元区对应的部分是开放的；以及在步骤1之后，去除沉积在覆铜箔层压板第二面的第三防蚀涂层。
7.根据权利要求4所述的方法，还包括在覆铜箔层压板第二面沉积第一阻镀剂，该第一阻镀剂在与覆铜箔层压板空白区对应的部分是开放的；以及在步骤1之后，对覆铜箔层压板第二面进行电镀并去除第一阻镀剂。
8.根据权利要求4所述的方法，还包括在步骤1之后，形成连接通孔，通过该连接通孔，将覆铜箔层压板的第一电路层中形成的电镀引线电连接到覆铜箔层压板的第二电路层中形成的电镀引线。
9.根据权利要求8所述的方法，其中所述连接通孔形成在覆铜箔层压板的单元区中，并且位于单元区的角上。
全文摘要
本发明公开一种半导体封装基片及其制造方法。在该半导体封装基片中，线焊焊盘一面的电路层与球形焊盘一面的电路层厚度不同，其中线焊焊盘一面受到半刻蚀。另外，构成连接通孔以在线焊焊盘一面和球形焊盘一面的电镀引线之间形成电连接，从而防止线焊焊盘一面的电镀引线被切断时电连接断开。
文档编号H01L21/48GK1941352SQ20061011163
公开日2007年4月4日 申请日期2006年8月18日 优先权日2005年9月27日
发明者尹庆老, 申荣焕, 金润秀, 李胎坤 申请人:三星电机株式会社