专利名称：叠层电容器的制作方法
技术领域：
本发明涉及大幅度降低等效串联电感(ESL)的叠层电容器，特别是 涉及作为去耦电容器等所使用的叠层电容器。
背景技术：
近年，在供给LSI等的集成电路用的电源中，由于越来越向低电 压化发展，负荷电流在不断增大。
因而，对于负荷电流的急剧变化，将电源电压的变动控制在容许 值内变得非常困难。因此，如图2所示，就在电源102上连接被称 为去耦电容器的例如双端子结构的层叠陶瓷电容器100。而且，在负 荷电流瞬态变动时，从该层叠陶^:电容器100向CPU等的LSI104供 给电流，做到抑制电源电压的变动。
但是，伴随今天的CPU的工作频率的更加高频化，负荷电流的变 动变得更高速且更大，图2所示的层叠陶瓷电容器100自身具有的 等效串联电感(ESL)已对电源电压的变动带来了大的影响。
也就是说，在现在的层叠陶瓷电容器100中，由于ESL高，伴随 负荷电流i的变动，与上述一样，电源电压V的变动很容易增大。
这是因为负荷电流瞬态的电压变动用；F式1近似表示，ESL的高
低关系到电源电压的变动的大小。而且，从该式1也可以说ESL的 降低关联到将电源电压稳定化。
dV=ESL di/dt…式1
式中，dV是瞬态的电压变动(V), di是电流变动量(A), dt是变动 时间(秒)。
作为谋求ESL降低的叠层电容器，已知的有特开2004-140183号 公报所揭示的叠层电容器。特开2004-140183号公报所揭示的叠层电 容器具有这样的结构导体层相对于基板接地面(电容器中与电路 基板相对的侧面)垂直地设置。依据该叠层电容器，可以将ESL降 低到250pH以下。但是，随着CPU工作频率的进一步提高，更加要 求ESL的降低。另外，由于最近IC的工作电压降至IV左右，在电 流变动di/dt约为1000A/iusec的条件下，必须将超电压dV设在± 60mV的范围内(IC的工作电压IV的容许范围±6%以内)。由此， 要求将ESL降低至60pH以下(根据式1, ESL=dV/(di/dt) = 60 x 10-3/1000/10-6 = 60pH)。
作为使ESL降低的叠层电容器，已知的有多端子叠层电容器。在该多端子叠层电容器中，由于增多外部端子电极，可以实现在一个 导体层中方向不同的电流的流动。其结果，可以再降低ESL。
但是，在多端子电容器中，必需准备多个导体层的图形，外部端子电极的数目增多，存在制造成本增高的问题。
发明内容
本发明是鉴于这样的实际情况所作的发明，其目的在于，提供无需多端子电极，能够以低制造成本大幅度降低ESL的叠层电容器。
为达到上述目的，本发明的叠层电容器的特征在于，
设有多个电介质层、第1导体层和第2导体层交互层叠而形成
的大致长方体形状的电介质基体；
在上述电介质基体的側面内，至少在相对于上述电介质层、第1
导体层和第2导体层的层叠方向平行的第1侧面上形成的第1端子
电才及；以及
与上述第1端子电极分离而形成在第1侧面上的第2端子电极，
上述第1导体层至少含有引出到所述第1侧面、与所述第1端子 电极连接的第1引出部，
上述第2导体层至少含有引出到所述第1侧面、与所述第2端子 电极连接的第2引出部，
在相对于上述层叠方向垂直的方向上的上述第1引出部和上述第 2引出部之间的距离，设为"a",
多个上述第1导体层和第2导体层中，位于上述层叠方向上上述 电介质基体的两端的导体层之间的距离，设为"b"，
上述第1侧面和上述第1导^f本层之间的间隙距离或上述第1側面 和上述第2导体层之间的间隙距离，设为"c"，
上迷笫1导体层和上述第2导体层的总数，设为"n"，则 (a + c) / (bxn) <0.035。
在本发明的叠层电容器中，在第1侧面上第1端子电极和第2端 子电极已形成时，将上述第1侧面面对着电路基板设置。
通过使叠层电容器具有满足(a + c) / (bxn)≤0.035的结构， 能够将层叠电容器的ESL降低到60pH以下。
最好这样上述第1端子电极在上述电介质基体的侧面中跨越上 述第1侧面、与该第1侧面相只寸的第2側面以及与上述第1侧面和 上述第2侧面邻接且与上述电介质层的上述层叠方向平行的第3侧 面而形成，
上述第2端子电极在上述电介质基体的側面中跨越上述第1侧 面、上述第2侧面以及与上述第3侧面相对的第4侧面而形成，
上述第1引出部跨越上述第1侧面、上述笫2侧面以及上述第3 侧面而引出，并与上述第1端子电极连接，
上述第2引出部跨越上述第1侧面、上述第2侧面以及上述第4 侧面而引出，并与上述第2端子电极连接。
在跨越第1、第2及第3侧面这三个侧面而形成的第1端子电极 上连接第1导体层的第1引出部，从而增大了在第1端子电极和第1 导体层之间流过电流的通路截面积。其结果，能够减轻层叠电容器 整体的ESL。
在跨越第1、第2及第4侧面这三个侧面而形成的第2端子电极 上连接第2导体层的第2引出部，从而增大了在第2端子电极和第2 导体层之间流过电流的通路截面积。其结果，能够减轻层叠电容器 整体的ESL。
也就是，根据本发明的叠层电容器，能够如上所述地大幅度降低 叠层电容器的ESL,并可抑制电源电压振动，适合用作去耦电容器等。
本发明的叠层电容器中，在上述第l侧面和上述第2侧面上形成 上述第1端子电极和上述第2端子电极时，可以将上述第1侧面和 上述第2侧面中的任一侧面对着电路基板设置。也就是，在本发明 的叠层电容器中，能够消除叠层电容器对电路基板安装的方向性。
最好在上述第1引出部上，在沿着上述第1侧面、上述第2侧面 或上述第3侧面的位置处形成不与第1端子电极连接的第1间隙图形。
再有，本发明中，所谓第1导体层和第2导体层是相对的概念， 也可将第1导体层和第2导体层互换。至于其他的所谓"第1 . . " 和"第2 ..."，也同样是相对的概念。
图1是本发明第1实施方式的叠层电容器的透视图。
图2是装有本发明第1实施方式的层叠陶瓷电容器的电路图。
图3是示于图1的叠层电容器的ZX面方向的剖视图，也是电介质层、第1导体层和第2导体层的剖视图。
图4A是从层叠方向Z看本发明第1实施方式的叠层电容器上的 第1导体层的平面图。
图4B是从层叠方向Z看本发明第1实施方式的叠层电容器上的 第2导体层的平面图。
图5是从V方向看图1、图4A、图4B所示的叠层陶瓷电容器的 剖视图，也是ZX面方向上第1引出部和第2引出部的剖视图。
图6A是从层叠方向Z看本发明第2实施方式的叠层电容器上的 第1导体层的平面图。
图6B是从层叠方向Z看本发明第2实施方式的叠层电容器上的 第2导体层的平面图。
图7A是从层叠方向Z看本发明第3实施方式的叠层电容器上的 第1导体层的平面图。
图7B是从层叠方向Z看本发明第3实施方式的叠层电容器上的 第2导体层的平面图。
图7C概略表示本发明第3实施方式的叠层电容器上的电介质层、 第1导体层和第2导体层的形成、层叠工序。
图7D概略表示本发明第3实施方式的叠层电容器上的电介质层、 第1导体层和第2导体层的形成、层叠工序。
图8A是从层叠方向Z看本发明第4实施方式的叠层电容器上的 第1导体层的平面图。
图8B是从层叠方向Z看本发明第4实施方式的叠层电容器上的 第2导体层的平面图。
图9是本发明第5实施方式的叠层陶瓷电容器上的第1引出部和 第2引出部在ZX面方向上的剖视图。
图10表示本发明各实施例和各比较例的ESL的曲线图。
具体实施例方式
第1实施方式
以下，说明本发明第1实施方式的叠，陶瓷电容器(以下仅称为叠 层电容器)IO的总体结构。如图1所示，层叠陶资电容器10具有通
过焙烧多枚层叠电介质层的陶瓷生片而成的叠层体而得到的长方体
状的焙烧体，即电介质基体12。
电介质基体12具有第1侧面12A和与它相对的第2侧面12B。 另外，电介质基体12具有与第1侧面12A和第2侧面12B邻接且与 电介质层的层叠方向Z平行的、相互面对的第3侧面12C和第4侧 面12D。电介质基体12具有与层叠方向Z垂直的、相互面对的第5 侧面12E和第6侧面12F。
本实施方式中，如图1所示，与电介质层的层叠方向Z垂直的X 方向上的第1侧面12A和笫2侧面12B的宽度LO,最好小于电介质 层的层叠方向Z上的第1侧面12A和第2侧面12B的宽度W0。
电介质基体12的尺寸并无特别限定，但通常大约是L0(0.8 1.2)mm x WO (1.6 2.0)mm x H0(0.5 0.8)mm。 [0031在电介质基体12的侧面上，跨越第1侧面12A、第2侧面12B、 第3侧面12C、第5侧面12E和第6侧面12F而形成第1端子电极31。 另外，跨越第1侧面12A、第2侧面12B、第4側面12D、第5侧面 12E和第6侧面12F而形成第2端子电极32。再有，在第1侧面12A、 第2侧面12B、第5侧面12E和第6侧面12F中，第1端子电极31 和第2端子电极32完全隔离而相互绝缘。
如图3所示，在电介质基体12中，第1导体层21和第2导体层 22在层叠方向Z上重复地隔着电介质层12a相互层叠，形成电容器 的内部电极电路。在本实施方式中，电介质基体12内各13片第1 导体层21和第2导体层22间隔着电介质层12a而交互配置。再有， 作为这些第1导体层21和第2导体层22的材料，不仅考虑采用贱 金属的镍、镍合金、铜或铜合金，还考虑采用以这些金属为主要成 分的材料。
如图3所示，叠层陶瓷电容器10中，位于层叠方向Z的电介质 基体12的两端(第5侧面12E和第6侧面12F)的导体层之间的距 离(第5侧面12E側的第1导体层21e和第6側面12F侧的第2导 体层22f之间的距离)是"b"。
如图4A所示，第1导体层21具有第1导体层本体部分21a,它 具有与电介质层12a的外形相配合的形状，从电介质层12a的周围部 分以绝缘间隙图形43隔开。该第1导体层本体部分21a是构成电容 器一方的电极的部分。第1导体层21还设有与该第1导体层本体部 分21a —体地在同一平面上形成的、跨越电介质基体12的相互邻接 的三个侧面(第1側面12A、第2侧面12B、第3侧面12C)而引出 的第1引出部21L。在该第1引出部21L上，第1导体层21和第1 端子电极31相连接。
朝向电路基板15的第1侧面12A与第2导体层22 (第2导体层 本体部分22a)之间的间隙距离(Y方向的距离)是"c"。另外， 第2侧面12B与第2导体层22 (第2 ，体层本体部分22a)之间的 间隙距离(Y方向的距离)，同样为"c"。
图4A的绝缘间隙图形43的间隙宽度Ws或图4B的绝缘间隙44 的间隙宽度Ws，最好为约100-200 nm。若这些间隙宽度Ws过小， 则存在第1端子电极31和第2导体层22之间的绝缘性或者第2端 子电极32和第1导体层21之间的绝缘性不充分之虞。若间隙宽度 Ws过大，则存在各导体层的面积狭窄而使电容器能力降低之虞。
如图4A和图4B所示，在叠层陶瓷电容器IO的上述第1側面12A 上形成的第1端子电极31和第2端子电极32与基板側电极端子15a 连接。即，第1侧面12A朝向电路基板15。再有，本实施方式的叠 层电容器10在XY面方向上旋转180°也具有同样的结构。因此， 第2側面12B上形成的第1端子电极31和第2端子电极32也可与 基板侧电极端子15a相连接。即，第2侧面12B也可朝向电路基板15。
如此，安装在电路基板15上(图2)的叠层电容器10 ^皮作为去 耦电容器等使用。
如图5所示，在相对于层叠方向Z垂直的X方向上，第l引出部 21L和第2引出部22L之间的距离是"a"。
本实施方式中，在相对于层叠方向Z i直的X方向上第1引出部 21L和第2引出部22L之间的距离"a"(图5)、位于层叠方向Z 上的电介质基体12两端的第1导体层21e和第2导体层22f之间的 距离"b"(图3)、第1侧面12A与第1导体层21之间的间隙距 离或第1侧面12A与第2导体层22之间的间隙距离"c"(图4A、 图4B )、第1导体层21和第2导体层22的总数V，(图3中n = 26)之间，有(a + c)/(bxn)≤0.035的关系成立。
若将叠层电容器10的ESL看作(a + c) / (bxn)的函数，则在 (a + c)/(bxn) = 0.035处出王见4另点。因此， 一旦(a + c ) / (b x n) 的值为0.035以下，叠层电容器的ESL就急降至60pH以下。即，通 过使叠层电容器10具有满足(a + c) / (bxn)≦0.035的结构，能 够将叠层电容器的ESL降低至60pH以下。
在叠层电容器10中，通过将距离"a"(图5)或间隙距离"c" (图4A、 4B)减小，能够达到(a + c)/(bxn) ≦0.035，从而能 够将叠层电容器的ESL降低至60pH以下。
本实施方式中，如图4A所示，在跨越第1侧面12A、第2侧面12B 和第3侧面12C这三个側面而形成的第1端子电极31上，连接各第 1导体层21的第1引出部21L。其结果，第1端子电极31和第1导 体层21之间流过的电流的通if各截面增大，从而能够减轻叠层电容器 整体10的ESL。
本实施方式中，如图4B所示，在跨越第1側面12A、第2侧面12B 和第4侧面12D这三个侧面而形成的第2端子电极32上，连接各第 2导体层22的第2引出部22L。其结果，第2端子电极32和第2导 体层22之间流过的电流的通路截面增大，从而能够减轻叠层电容器 IO整体的ESL。
如此，依据本实施方式的叠层电容器10,可实现叠层电容器10 的ESL的大幅降低，抑制电源电压的振动，适合作为去耦电容器等使用。特别是，通过将叠层电容器的ESL降低到60pH以下，能够 实现电流、电压的稳定、减少叠层电容器制造所需元件数并降低成 本。
第2实施方式
接着，就本发明的第2实施方式进行说明。再有，以下省略了第 1实施方式和第2实施方式中相同的内容，仅就这两个实施方式的相 异点进行说明。
如图6A所示，第1导体层21具有第1导体层本体部分21a，它 具有与电介质层12a的外形相配合的形状，从电介质层12a的周围部 分以预定的绝缘间隙图形43隔开。该第1导体层本体部分21a是构 成电容器一方的电极的部分。第1导体层21还设有与该第1导体层 本体部分21a —体地在同一平面上形成的、跨越电介质基体12的相 互邻接的两个侧面(第1側面12A、第3侧面12C)而引出的第1引 出部21L。在该第1引出部21L上，第1导体层21和第1端子电极 31相连接。
跟电路基板15相对的第1侧面12A与第1导体层21 (第1导体 层本体部分21a)之间的间隙距离(Y方向上的距离)是"c"。
如图6B所示，第2导体层22具有第2导体层本体部分22a,它 具有与电介质层12a的外形相配合的形状，从电介质层12a的周围部 分以预定的绝缘间隙图形44隔开。该第—.2导体层本体部分22a是构 成电容器另一方的电极的部分。第2导体层22还设有与该第2导体 层本体部分22a —体，也在同一平面上形成的、跨越电介质基体12的 相互邻接的两个侧面(第1侧面12A、.第4侧面12D)而引出的第2 引出部22L。在该第2引出部22L上，第2导体层22与第2端子电
极32相连接。
跟电路基板15相对的第1侧面12A与第2导体层22 (第2导体 层本体部分22a)之间的间隙距离(Y方向上的距离)是"c"。
本实施方式中，如图6A和图6B所示，第2导体层22具有将第 1导体层21以Y轴为旋转轴倒转180°后的形状。即，本实施方式 中，所谓第1导体层21和第2导体层22是相对的概念，第1导体 层21和第2导体层22可以互换。
另外，如图6A和图6B所示，在叠层陶资电容器10的上述第1 侧面12A上形成的第1端子电极31和第2端子电极32与基板侧电 极端子15a、 15b连接。即，第1側面12A朝向电路基板15。
在本实施方式中，如图7A所示，在第1引出部21L上沿着第3 侧面12C的位置处，形成不与第1端子电极31连接的第1间隙图形 41。
在本实施方式中，如图7B所示，在第2引出部22L上沿着第4側面12D的位置处，形成不与第2端子电极32连接的第2间隙图形 42。
即，在本实施方式中，层叠电介质层12a、第1导体层21和第2 导体层22而形成电介质基体12时，可将第1间隙图形41、第2间 隙图形42作为标记来将层间的位置对准，能够防止叠层偏移。
另外，如图7D所示，在完成后的叠层电容器10中成为电介质层 12a的生片12c的表面上，印刷第1电极图形21p和第2电极图形22p, 前者在完成后的叠层电容器10中成为第1导体层21，后者在完成后 的叠层电容器10中成为第2导体层22。在第1电极图形21p和第2 电极图形22p上，分别形成有第1间隙图形41和第2间隙图形42。
如此，通过以间隙图形41、 42为标记来切断叠层体，能够正确、 均匀地进4亍切断。
第4实施方式
接着，就本发明的第4实施方式进扦说明。再有，以下省略对第 4实施方式与第1实施方式和第3实施方式中相同的内容的il明，仅 就与第1实施方式和第3实施方式不同的部分进行说明。
在本实施方式中，如图8B所示，在第2引出部22L上，在沿着 第1側面12A和第4侧面12D的位置和沿着第2侧面12B和第4侧 面12D的位置这两处，形成不与第2端子电极32连接的第2间隙图 形42。
第5实施方式
接着，就本发明的第5实施方式进行说明。再有，以下省略第5 实施方式与第1实施方式相同的内容，仅就与第1实施方式的不同 点进行说明。
再有，本发明并不限于上述的实施方式，在本发明的范围内可以对这些实施方式进行种种更改。
例如，叠层电容器10中，多个第1导体层21或第2导体层22 可以分别包含在XY面上电极图形不同的2种以上的导体层。这时， 将距离"a"和间隙距离"c"在2种以上的导体层之间求平均。在这 种情况下，也能取得与上述的实施方式相同的作用与效果。
实施例
并且，测定了实施例1的叠层电容器10的阻抗特性。在测定中
19
使用阻抗分析器，从s参数换算到阻抗，求出电容器的ESL (单位 pH)。再有，该ESL通过式2丌& = 1/7 (ESL . C)求出，式中f0 为自谐振频率'C为静电电容量。结果如表l所示。<formula>see original document page 21</formula>
实施例2~9、比较例1 ~3
除了将各参数"L0XW0XH0" 、"Ws，， 、"a" 、"b" 、"c"、 V， 、"(a+c)/(bXn)"的值设成表1所示的值以外，制作了具有与 实施例1相同结构的实施例2~9、比较例1-3的各电容器。另外， 用与实施例1同样的方法求得了各电容器的ESL (单位pH)。其结 果示于表1。
评价
实施例1~9中，由于(a + c)/(bxn)《0.035, ESL为57pH。
通过将实施例1 ~ 9和比较例1 ~ 3进行对比，可确认只要使(a + c)/(bxn)《0.035，就能够降低电容器的ESL。
图10是以(a + c) / (bxn)为横轴、以电容器的ESL为纵轴、 用实施例1 ~ 9、比较例1 ~ 3的数据绘制的曲线图。
如图10所示，确认了 (a + c) / (bxn)越小，电容器的ESL就 越低。另外确认了以(a + c)/(bxn) =0.035为4另点，在(a + c) / (b x n ) < 0.035的区域，电容器的ESL剧减(ESL降低到60pH以下)。
权利要求
1.一种叠层电容器，其特征在于，设有由多个电介质层、第1导体层和第2导体层交互层叠而形成的大致长方体形状的电介质基体；在所述电介质基体的侧面中、至少在第1侧面上形成的第1端子电极，所述第1侧面相对于所述电介质层、所述第1导体层和所述第2导体层的层叠方向平行；以及与所述第1端子电极隔离的、在所述第1侧面上形成的第2端子电极，所述第1导体层至少具有引出到所述第1侧面上的、与所述第1端子电极连接的第1引出部，所述第2导体层至少具有引出到所述第1侧面上的、与所述第2端子电极连接的第2引出部，若在相对于所述层叠方向垂直的方向上，所述第1引出部和所述第2引出部之间的距离设为″a″多个所述第1导体部和第2导体部中，在所述层叠方向上位于所述电介质基体两端的导体层之间的距离设为″b″所述第1侧面和所述第1导体层之间的间隙距离，或者所述第1侧面和所述第2导体层之间的间隙距离设为″c″所述第1导体层和所述第2导体层的总数设为″n″(a+c)/(b×n) ≤0.035。
2. 如权利要求1所述的叠层电容器，其特征在于， 多个所述第1导体层或所迷第2导体层包含电极图形不同的2种以上的导体层，所述距离"a"和戶斤述间隙距离"c"在所述2种以上 的导体层之间求平均。
3. 如权利要求1或2所述的叠层电容器，其特征在于， 设置成所述第1側面朝向电路基板。
4. 如权利要求1或2所述的叠层电容器，其特征在于，所述第1端子电极在所述电介质基体的侧面中，跨越所述第1側 面、与所述第1侧面相对的第2侧面、与所述第1侧面和所述第2侧 面邻接且与所述电介质层的层叠方向平行的第3侧面而形成，所述第2端子电极在所述电介质基体的侧面中，跨越所述第l側 面、所述第2侧面、与所迷第3侧面相对的第4侧面而形成，所述第1引出部跨越所述第1侧面、所述第2側面、所述第3侧 面而引出，并与所述第1端子电极连接，所述第2引出部跨越所述第1侧面、所述第2側面、所述第4侧 面而引出，并与所述第2端子电极连接。
5. 如权利要求4所述的叠层电容器，其特征在于，所述第1侧面或第2侧面中的任一側面朝向电路基板而设置。
6. 如权利要求1或2所述的叠层电容器，其特征在于，所迷第1引出部中，在沿着所述第1侧面、所迷第2侧面或所述 第3侧面的位置处形成不与所述笫1端子电极连接的第1间隙图形。
7. 如权利要求1或2所述的叠层电容器，其特征在于， 所述第2引出部中，在沿着所述第l侧面、所述第2側面或所述第4侧面的位置处形成不与所述第2端子电极连接的第2间隙图形。
全文摘要
一种叠层电容器(10)，其中设有由多个电介质层(12a)、第1导体层(21)、第2导体层(22)相互层叠而形成的大致长方体形状的电介质基体(12)；以及在电介质基体(12)的侧面中与层叠方向(Z)平行的第1侧面(12A)上形成的第1端子电极(31)和第2端子电极(32)。第1导体层(21)具有与第1端子电极(31)连接的第1引出部(21L)，第2导体层(22)具有与第2端子电极(32)连接的第2引出部(22L)。在与层叠方向(Z)垂直的方向上第1引出部(21L)和第2引出部(22L)之间的距离a、位于层叠方向上电介质基体(12)两端的导体层间的距离b、第1侧面(12A)和第1导体层(21)之间的间隙距离c、导体层(21、22)的总数n之间，有(a+c)/(b×n)≤0.035的关系成立。
文档编号H01G4/30GK101206952SQ200710194340
公开日2008年6月25日 申请日期2007年12月14日 优先权日2006年12月14日
发明者富樫正明 申请人:Tdk株式会社