专利名称：叠层电容器的制作方法
技术领域：
本发明涉及叠层电容器。
背景技术：
作为这种叠层电容器，已知一种叠层电容器，其具有长方体状 的电容器素体，该电容器素体具有相互对置的长方形状的一对主面、 以连接一对主面间的方式在一对主面的长边方向上延伸且相互对置的 一对侧面、和以连接一对主面间的方式在一对主面的短边方向上延伸 且相互对置的一对侧面；以及分别配置在在主面的长边方向上延伸的 一对侧面上的多个端子电极；上述电容器素体具有在一对主面的相 对方向上层叠的多个绝缘体层；和夹住多个绝缘体层中的至少一层绝 缘体层而相对地交替配置、且与对应的端子电极相连接的多个内部电 极(参照例如专利文献l)。在专利文献1所记载的叠层电容器中，由 于分别配置在一对侧面上的端子电极的间隔小，因此该叠层电容器中 电流的流经路线非常短，因此可以使等效串联电感(ESL)变小。 [专利文献l]日本特开平9-148174号公报。发明内容但是，对于叠层电容器而言，根据其用途提出了提高其等效串联 电阻(ESR)的进一步的要求。例如，将叠层电容器作为去耦电容器使 用的情况下，提出了如下要求。在向搭载于数字电子仪器的中央处理 装置(CPU)供给用的电源中，低电压化取得进展的同时，却使负载 电流增大。因此，由于相对于负载电流的急剧变化将电源电压的变化 限制在允许值之内变得非常困难，使得将称作去耦电容器的叠层电容 器连接于电源。这样，在负载电流急剧变化时由该叠层电容器向CPU 供给电流，用以抑制电源电压的变动。近年来，伴随着CPU的工作频 率进一步高频率化，负荷电流高速地变得更大，从而对用于去耦电容 器的叠层电容器提出了大容量化且大等效串联电阻的要求。
但是，在专利文献1所记载的叠层电容器中，没有进行为了增大 等效串联电阻的研究。本发明的目的在于提供一种在抑制等效串联电感增加的同时，可 以提高等效串联电阻的叠层电容器。本发明所涉及的叠层电容器，其特征在于，具有电容器素体， 该电容器素体为长方体状，该电容器素体具有相互对置的长方形状 的第1及第2主面、以连接第1及第2主面的方式在第1及第2主面 的长边方向上延伸并相互对置的第1及第2侧面、以及以连接第1及第2主面的方式在第1及第2主面的短边方向上延伸并相互对置的第3及第4侧面，多个绝缘体层在第1及第2主面的相对方向上层叠；多 个第1内部电极，配置在电容器素体内；多个第2内部电极，以在其 间夹住多层绝缘体层中的至少一层且相对的方式，与多个第1内部电 极交替配置在电容器素体内；第1端子电极，与多个第1内部电极电 连接；第2端子电极，与多个第2内部电极电连接；连接导体，与多 个第1内部电极电连接；以及绝缘体，以覆盖连接导体的全部区域的 方式配置在第1端子电极与连接导体之间。第2端子电极配置在电容 器素体的第2侧面上；各第1内部电极包含主电极部和以从该主电极 部在第1侧面露出端部的方式延伸的第1引出部；多个第1内部电极 中的至少一个第1内部电极还包含有，以从主电极部在第1侧面露出 端部的方式延伸的第2引出部；连接导体不覆盖在电容器素体的第1 侧面露出的至少一个第1内部电极的第2引出部的端部，连续覆盖在 第1侧面露出的多个第1内部电极的第1引出部的端部的全部，且以 与第1引出部的端部机械连接的方式配置在第1端子电极与第1侧面 之间；绝缘体不覆盖在电容器素体的第1侧面露出的至少一个第1内 部电极的第2引出部的端部；第1端子电极连续覆盖绝缘体的全部区 域以及在第l侧面露出的至少一个第l内部电极的第2引出部的端部， 且以与第1内部电极的第2引出部电连接的方式配置在第1侧面上。 在上述叠层电容器中，第1内部电极通过连接导体相互电连接。 连接导体被绝缘体覆盖与第1端子电极电绝缘。因此，多个第1内部 电极中的只有还包含第2引出部的至少一层第1内部电极不通过其它 内部电极而与第1端子电极直接电连接。其结果，在上述叠层电容器
中可以使等效串联电阻变大。此外，第1及第2端子电极均在第1及 第2主面的长边方向上延伸且配置在相互对置的第1及第2侧面上。 这样，在上述的叠层电容器中，由于第l及第2端子电极的间隔变小， 该叠层电容器中电流的流经路径也变得很短，因此可以使等效串联电 感变小。此外，在上述叠层电容器中，相对于连接第1内部电极的连 接导体具有覆盖该连接导体的绝缘体。因此，在上述叠层电容器中， 不用顾及连接导体与连接盘图形的连接关系而可以安装在基板上，并 能具有通用性。此外，优选还具有与在第1侧面露出的至少一个第1内部电极的 第2引出部的端部机械连接的基底导体，基底导体在第1侧面上不与 连接导体重合，而以覆盖在第1侧面露出的第1内部电极的第2引出 部的端部的方式，配置在第1侧面与第1端子电极之间。例如在通 过在第1侧面上烧结金属材料而形成连接导体的情况中，在烧结时， 可以有效抑制在第1侧面露出的第1内部电极的第2引出部的端部的 氧化。根据本发明可以提供能够抑制等效串联电感的增加，且使等效串 联电阻提高的叠层电容器。从以下的详细说明及附图可以更全面地理解本发明，但这些描述和 附图仅以示例方式给出，其不能被认为是对本发明的限制。本发明进一步的应用范围从以下的详细说明将变得更清楚。但应 理解的是，这些详细的说明和具体的实施例虽然表示本发明的优选方 式，但只是以示例方式给出的，根据这些详细说明，在本发明的精神 和范围内的各种变化和修改对本领域专业技术人员是显而易见的。
图1为实施方式所涉及的叠层电容器的立体图； 图2为包含于实施方式所涉及的叠层电容器中的电容器素体的分 解立体图；图3为用于说明实施方式所涉及的叠层电容器的第1侧面上配置 的导体、绝缘体以及端子电极的结构的图4为用于说明实施方式所涉及的叠层电容器的第1侧面上配置的导体、绝缘体以及端子电极的结构的图；图5为用于说明图1所示叠层电容器的V-V箭头截面的结构的图； 图6为用于说明图1所示的叠层电容器的VI-VI箭头截面的结构的图；图7为用于说明相对于电容器素体，制造实施方式所涉及的叠层 电容器的第1端子电极部件的方法的图；图8为用于说明相对于电容器素体，制造实施方式所涉及的叠层 电容器的第1端子电极部件的方法的图。
具体实施方式
以下，参照附图对最佳实施方式进行详细说明。其中，在说明中， 对同一要素或具有同一功能的要素使用同一符号，并省略重复的说明。参照图1 图6说明实施方式所涉及的叠层电容器C1的结构。图 1为实施方式所涉及的叠层电容器的立体图。图2为包含于实施方式所 涉及的叠层电容器中的电容器素体的分解立体图；图3为用于说明实 施方式所涉及的叠层电容器的第1侧面上配置的连接导体、绝缘体、 基底导体以及第1端子电极的结构的图。图4为用于说明实施方式所 涉及的叠层电容器的连接导体、绝缘体、基底导体以及第2端子电极 的结构的图。图5为用于说明图1所示的叠层电容器的V-V箭头截面 的结构的图。图6为用于说明图1所示的叠层电容器的VI-VI箭头截 面的结构的图。其中，为了易于观看，在图3、图4中省略了阴影线。如图1所示，实施方式所涉及的叠层电容器Cl具有电容器素体 Ll以及配置在电容器素体L1的外表面的第1及第2连接导体11、21、 第1及第2基底导体12A、 12B、 22A、 22B、第1及第2绝缘体13、 23以及第1及第2端子电极10、 20。如图1所示，电容器素体L1为长方体状，具有相互对置的长方 形状的第1及第2主面Lla、 Lib;以连接第1及第2主面Lla、 Lib 的方式在第1及第2主面Lla、 Lib的长边方向上延伸且相互对置的第 1及第2侧面Llc、 Lld;以及以连接第1及第2主面Lla、 Lib的方式 在第1及第2主面Lla、 Lib的短边方向上延伸且相互对置的第3及第 4侧面Lle、 Llf。如图2所示，电容器素体L1为多个(本实施方式中为7层)绝缘 体层30 36在第1及第2主面Lla、 Lib的相对的方向上层叠而成的 层叠体。各绝缘体层30 36是由例如包含绝缘体陶瓷的陶瓷坯片的烧 结体构成的。此外，在实际的叠层电容器C1中，绝缘体层30 36间 的边界被一体化为不能目视分辨的程度。在电容器素体L1内，配置有多个(本实施方式中为各3层)第l 及第2内部电极40 42、 50 52。第1及第2内部电极40 42、 50 52以在其间夹住多个绝缘体层30 36之中的至少一层且相对的方式 交替配置在电容器素体L1内。各内部电极40 42、 50 52由例如导 电膏(例如以Ni、 Ag/Pd为主成分的导体膏)的烧结体构成。各第1内部电极40 42包含，以电容器素体Ll的第1及第2主 面Lla、 Llb的长边方向作为长边方向的矩形状的主电极部40a 42a， 和以从主电极部40a 42a在第1侧面Llc露出端部的方式延伸的第1 引出部40b 42b。第1引出部40b 42b从对应的主电极部40a 42a 的第1侧面Llc侧的长边的中心附近向第1侧面Llc延伸。各第1内部电极40 42中， 一个第1内部电极40还包含以从主 电极部40a在第l侧面Llc露出端部的方式延伸的第2引出部40c、40d。 第2引出部40c从主电极部40a的第1侧面Llc侧的长边的第3侧面 Lle侦iJ，向第l侧面Llc延伸。第2引出部40d从主电极部40a的第1 侧面Llc侧的长边的第4侧面Llf侧，向第1侧面Llc延伸。在第1内部电极40中，在从电容器素体L1的第3侧面Lle侧至 第4侧面Llf侧的方向上，依次配置有第2引出部40c、第1引出部 40b、第2引出部40d。各第2内部电极50 52包含，以电容器素体Ll的第1以及第2 主面Lla、 Lib的长边方向作为长边方向的矩形状的主电极部50a 52a，和以从主电极部50a 52a在第2侧面Lld露出端部的方式延伸 的第3引出部50b 52b。第3引出部50b 52b从对应的主电极部50a 52a的第2侧面Lld侧的长边的中心附近，向第2侧面Lld延伸。
各第2内部电极50 52中， 一个第2内部电极52还包含以从主 电极部52a在第2侧面Lld露出端部的方式延伸的第4引出部52c、52d。 第2引出部52c从主电极部52a的第2侧面Lld侧的长边的第3侧面 Lle侦i」，向第2侧面Lld延伸。第4引出部52d从主电极部52a的第2 侧面Lld侧的长边的第4侧面Llf侧，向第2侧面Lld延伸。在第2内部电极52中，在从电容器素体L1的第3侧面Lle侧至 第4侧面Llf侧的方向上，依次配置有第2引出部52c、第1引出部 52b、第2引出部52d。第1内部电极40的主电极部40a与第2内部电极50的主电极部 50a夹住绝缘体层31相对。第1内部电极41的主电极部41a与第2内 部电极50的主电极部50a夹住绝缘体层32相对。第1内部电极41的 主电极部41a与第2内部电极51的主电极部51a夹住绝缘体层33相 对。第1内部电极42的主电极部42a与第2内部电极51的主电极部 51a夹住绝缘体层34相对。第1内部电极42的主电极部42a与第2内 部电极52的主电极部52a夹住绝缘体层35相对。如图3所示，第1侧面Llc上配置有第1连接导体II、第l基底 导体12A、 12B、第1绝缘体13以及第1端子电极10。第1连接导体 11以连续覆盖全部在第l侧面Llc露出的第1内部电极40 42的第1 引出部40b 42b的端部的方式，配置在第l侧面Llc上。第l连接导 体11配置在第1侧面Llc与第1端子电极10之间。第1连接导体11 不覆盖在第l侧面Llc露出的第1内部电极40的第2引出部40c、40d 的端部的任一个。第1基底导体12A以覆盖在第1侧面Llc露出的第2引出部40c 的端部的方式，配置在第l侧面Llc之上且第l端子电极10之下。第 1基底导体12B以覆盖在第1侧面Llc露出的第2引出部40d的端部 的方式，配置在第l侧面Llc之上且第l端子电极10之下。即、第l 基底导体12A、 12B配置在第l侧面Llc与第l端子电极10之间。第 1基底导体12A、 12B的任一个都被配置在第1侧面Llc之上，相互不 重合且与第1连接导体11不重合。第1绝缘体13以不覆盖在第1侧面Llc露出的第1内部电极40 的第2引出部40c、 40d的端部、而覆盖第1连接导体11的全部区域
的方式，配置在第1连接导体11之上，即配置在第1连接导体11与第1端子电极IO之间。第1端子电极10以连续覆盖第1绝缘体13的 全部区域以及第1基底导体12A、 12B的全部区域的方式配置。因此， 第1端子电极10覆盖在第1侧面Llc露出的第1内部电极40的第2 引出部40c、 40d的端部。如图4所示，第2侧面Lld上配置有第2连接导体21、第2基底 导体22A、 22B、第2绝缘体23以及第2端子电极20。第2连接导体 21以连续覆盖全部在第2侧面Lld露出的第2内部电极50 52的第3 引出部50b 52b的端部的方式，配置在第2侧面Lld上。第2连接导 体21配置在第2侧面Lld与第2端子电极20之间。第2连接导体21 不覆盖在第2侧面Lld露出的第2内部电极52的第4引出部52c、 52d 的端部的任一个。第2基底导体22A以覆盖在第2侧面Lld露出的第2引出部52c 的端部的方式，配置在第2侧面Lld之上且第2端子电极20之下。第 2基底导体22B以覆盖在第2侧面Lld露出的第2引出部52d的端部 的方式，配置在第2侧面Lld之上且第2端子电极20之下。即、第2 基底导体22A、 22B配置在第2侧面Lld与第2端子电极20之间。第 2基底导体22A、 22B的任一个均配置在第2侧面Lld之上，相互不重 合且与第2连接导体21不重合。第2绝缘体23以不覆盖在第2侧面Lld露出的第2内部电极52 的第2引出部52c、 52d的端部而覆盖第2连接导体21的全部区域的 方式，配置在第2连接导体21之上，即配置在第2连接导体21与第2 端子电极20之间。第2端子电极20以连续覆盖第2绝缘体23的全部 区域以及第2基底导体22A、 22B的全部区域的方式配置。因此，第2 端子电极20覆盖在第2侧面Lld露出的第2内部电极52的第2引出 部52c、 52d的端部。图5是用于说明图1所示的叠层电容器的V-V箭头截面的结构的 图。由图5可知，第1内部电极40 42的第1引出部40b 42b的端 部与第1连接导体11机械连接。第2内部电极50 52的第3引出部 50b 52b的端部与第2连接导体21机械连接。此外，由图5可以看出， 第1连接导体11配置在第1侧面Llc与第1绝缘体13之间，第1绝 缘体13配置在第1连接导体11与第1端子电极IO之间。此外还可以 看出，第2连接导体21配置在第2侧面Lld与第2绝缘体23之间， 第2绝缘体23配置在第2连接导体21与第2端子电极20之间。图6是用于说明图1所示的叠层电容器的VI-VI箭头截面的结构 的图。由图6可知，第1内部电极40的第2引出部40c的端部与第1 基底导体12A机械连接。第2内部电极52的第4引出部52c的端部与 第2基底导体22A机械连接。虽然省略其图示，但第l内部电极40的 第2引出部40d的端部与第1基底导体12B机械连接。第2内部电极 52的第4引出部52d的端部与第2基底导体22B机械连接。此外，由图6可以看出，第1基底导体12A配置在第1侧面Llc 与第1端子电极10之间。此外，第2基底导体22A配置在第2侧面 Lld与第2端子电极20之间。此外，虽然省略了其图示，但第l基底 导体12B配置在第1侧面Llc与第1端子电极10之间，第2基底导体 22B配置在第2侧面Lld与第1端子电极10之间。因此，第1端子电极10与第1内部电极40的第2引出部40c、40d 电连接，但不经由其它的内部电极以及第1连接导体11。第2端子电 极20与第2内部电极52的第4引出部52c、 52d电连接，但不经由其 它的内部电极以及第2连接导体21 。此外，第1端子电极10通过第1连接导体11与多个第1内部电 极40 42电连接。第2端子电极20通过第2连接导体21与多个第2 内部电极50 52电连接。接着，参照图7及图8说明相对于叠层电容器Cl的电容器素体 Ll形成第1连接导体、第1绝缘体、第1基底导体以及第1端子电极， 制造叠层电容器C1的方法的一个例子。其中，在图7、 8中，为了易 于观看，省略阴影线。如图7所示，首先，在电容器素体Ll的第l侧面Llc上形成第l 连接导体11及第1基底导体12A、 12B。通过在第1侧面Llc上涂敷 导电膏，以使其连续覆盖第1内部电极40 42的第1引出部40b 42b 露出的端部的全部，其后对该膏体进行加热(烧结)处理，从而形成 第l连接导体ll。通过在第l侧面Llc上涂敷导电膏，以使其覆盖第 1内部电极40的第2引出部40c露出的端部，其后对该膏体进行烧结 处理，从而形成第1基底导体12A。通过在第1侧面Llc上涂敷导电 膏，以使其覆盖第l内部电极40的第2引出部40d露出的端部，其后 对该膏体进行烧结处理，从而形成第1基底导体12B。作为导体膏， 使用例如以Cu，或Ni，或Ag为主成分的导体膏。这样，由于通过进 行烧结处理，第1内部电极40 42的第1引出部40b 42b与第1连 接导体ll进行合金化，并且，第1内部电极40的第2引出部40c、40d 与第1基底导体12A、 12B进行合金化，因此，这些引出部与连接导 体之间的电连接变得更为可靠。接着，在第1连接导体11上形成第1绝缘体13。通过在第1连接 导体ll上涂敷绝缘体膏(以例如玻璃、或陶瓷、或树脂为主成分)， 使其覆盖第1连接导体11的全部区域，之后对涂敷的膏体进行烧结(绝 缘体膏是以例如玻璃或陶瓷为主成分的情况)或干燥(绝缘膏是以例 如树脂为主成分的情况)，从而形成第1绝缘体13。或者，也可以通 过使用于形成第1连接导体11而涂敷的导体膏的表面氧化而形成第1 绝缘体13。接着，在第1绝缘体13以及第1基底导体12A、 12B上形成第1 端子电极IO。通过在第1侧面Llc上涂敷导体膏(以例如Cu、或Ni、 或Ag、或导电性树脂为主成分)，使其连续覆盖第1绝缘体13以及 第1基底导体12A、 12B的两者，之后进行烧结(导体膏是以例Cu、 或Ni、或Ag为主成分的情况)或干燥(绝缘膏是以例如树脂为主成 分的情况)，从而形成第1端子电极10。必要时，也可以在烧结或干 燥了的第1端子电极10上形成电镀层。通过上述过程，在电容器素体 上形成了第1端子电极10。在叠层电容器C1中，第1内部电极40 42的第1引出部40b 42b与第l连接导体ll机械连接。因此，第l内部电极40 42通过第 l连接导体ll而相互电连接。第1连接导体11被第1绝缘体13覆盖。因此，第1连接导体11 和连接于形成在基板等上的连接盘图案的第1端子电极10电绝缘。此 外，只有第l内部电极40具有第2引出部40c、 40d，电连接于第l端 子电极IO，但并不经由其它的内部电极以及第l连接导体ll。即，第
1内部电极41、 42通过第1内部电极40以及第1连接导体11而与第 1端子电极10电连接。其结果是在叠层电容器C1中可以使等效串联电阻变大。此外，第1及第2端子电极10、 20都在第1及第2主面Lla、 Lib 的长边方向上延伸，并配置在相互对置的第1及第2侧面Llc、 Lld上。 这样，在叠层电容器C1中，第1及第2端子电极10、 20的间隔变短、 电流在该叠层电容器C1中的流经路径变得非常短。为此，可以使叠层 电容器C1的等效串联电感变小。因此，在叠层电容器C1中，可以抑制等效串联电感的增加并使等 效串联电阻增大。此外，在叠层电容器Cl中，在第1连接导体11与第1端子电极 IO之间配置有第1绝缘体13。因此，即使与一般的两端子电容器同样， 在安装时将第1及第2端子电极10、 20直接与形成在基板等上的连接 盘图案连接，也可以得到上述效果(抑制等效串联电感的增加并使等 效串联电阻增大)。因此，叠层电容器Cl可以连接于一般的基板电路 (用于安装一般的两端子电容器)等，在与基板等的关系上具有通用 性。此外，在叠层电容器C1中，第2侧面Lld与第2端子电极20之 间，配置有第2连接导体21、第2基底导体22A、 22B以及第2绝缘 体23。由这样的配置，叠层电容器Cl也可以抑制等效串联电感的增 加并使等效串联电阻变大。其结果是，在叠层电容器C1中，可以进一 步抑制等效串联电感的增加并使等效串联电阻变大。以上，就本发明的最佳实施方式进行了说明，但本发明不一定限 于上述的实施方式，在不超出其要旨的范围内可以有各种变更的可能。例如，绝缘体层30 36以及各内部电极40 42、 50 52的叠层 数，不限于上述实施方式中所述的数目。此外，具有第2引出部、不 通过其它内部电极以及连接导体而与第1端子电极10电连接的第1内 部电极的数目以及在叠层方向上的位置，不限于上述实施方式中所述 的数目及位置。此外，具有第4引出部、不通过其它内部电极以及连 接导体而与第2端子电极20电连接的第2内部电极的数目以及在叠层 方向上的位置，不限于上述实施方式中所述的数目及位置。
此外，第1内部电极40所具有的第1及第2引出部的数目及位置， 不限于上述实施方式中所述的数目及位置。第2内部电极52所具有的 第1及第2引出部的数目及位置，不限于上述实施方式中所述的数目 及位置。第1及第2连接导体11、 21的任一个都不限于上述实施方式中所 述的数目，例如可以分别为一个，也可以分别为两个以上。第1及第2 连接导体11、 21的数目也可以不相同。第1及第2绝缘体13、 23的 任一个都不限于上述实施方式中所述的数目。第1及第2基底导体12A、 12B、 22A、 22B的任一个都可以不是 两个，例如可以是一个，也可以是三个以上。第1及第2基底导体12A、 12B、 22A、 22B的数目也可以不相同。此外，也可以不具有第1及第 2基底导体12A、 12B、 22A、 22B的双方或一方。此外，也可以不具 有第2连接导体21、第2绝缘体23以及第2基底导体22A、 22B。从上面已经描述的发明可知，很显然本发明可以进行各种方式的 改变。这些改变并不能被看作脱离了本发明的精神和范围，并且所有 这种对本领域技术人员来说显而易见的修改都应认为包括在本发明的 权利要求的范围之内。
权利要求
1.叠层电容器，其特征在于具有电容器素体，所述电容器素体为长方体状，具有相互对置的长方形状的第1及第2主面、以连接所述第1及第2主面的方式在第1及第2主面的长边方向上延伸并相互对置的第1及第2侧面、以及以连接所述第1及第2主面的方式在所述第1及第2主面的短边方向上延伸并相互对置的第3及第4侧面，多个绝缘体层在所述第1及第2主面的相对的方向上层叠；多个第1内部电极，配置在所述电容器素体内；多个第2内部电极，以在其间夹住所述多层绝缘体层中的至少一层且相对的方式，与所述多个第1内部电极交替配置在所述电容器素体内；第1端子电极，与所述多个第1内部电极电连接；第2端子电极，与所述多个第2内部电极电连接；连接导体，与所述多个第1内部电极电连接；以及绝缘体，以覆盖所述连接导体的全部区域的方式配置在所述第1端子电极与所述连接导体之间，所述第2端子电极配置在所述电容器素体的所述第2侧面上；所述各第1内部电极包含主电极部和以从该主电极部在所述第1侧面露出端部的方式延伸的第1引出部；所述多个第1内部电极中的至少一个第1内部电极还包括，以从所述主电极部在所述第1侧面露出端部的方式延伸的第2引出部；所述连接导体，不覆盖在所述电容器素体的所述第1侧面露出的所述至少一个第1内部电极的所述第2引出部的所述端部，连续覆盖在所述第1侧面露出的多个所述第1内部电极的所述第1引出部的所述端部的全部，且以与所述第1引出部的所述端部机械连接的方式配置在所述第1端子电极与所述第1侧面之间；所述绝缘体不覆盖在所述电容器素体的所述第1侧面露出的所述至少一个第1内部电极的所述第2引出部的所述端部；所述第1端子电极连续覆盖所述绝缘体的全部区域以及在所述第1侧面露出的所述至少一个第1内部电极的所述第2引出部的所述端部，且以与所述第1内部电极的所述第2引出部电连接的方式配置在所述第1侧面上。
2. 如权利要求l所述的叠层电容器，其特征在于 还具有基底导体，机械连接于在所述第1侧面露出的所述至少 一个第l内部电极的所述第2引出部的所述端部；所述基底导体在所述第1侧面上不与所述连接导体重合，且以覆 盖在所述第1侧面露出的所述第1内部电极的所述第2引出部的所述 端部的方式，配置在所述第1侧面和所述第1端子电极之间。
全文摘要
本发明涉及一种叠层电容器，其具有电容器素体、配置在电容器素体的第1侧面的第1连接导体、第1及第2端子电极、以及配置在第1连接导体与第1端子电极之间的第1绝缘体。电容器素体配置有层叠的多层绝缘体层和多个第1及第2内部电极。第2端子电极与第2内部电极连接。各第1内部电极具有在第1侧面露出端部的第1引出部。一部分第1内部电极还具有在第1侧面露出端部的第2引出部。第1连接导体连续覆盖所有在第1侧面露出的第1内部电极的第1引出部的端部，且与第1引出部的端部机械连接。第1端子电极被配置为连续覆盖第1绝缘体的全部区域以及在第1侧面露出的第1内部电极的第2引出部的端部，且与第1内部电极的第2引出部电连接。
文档编号H01G4/30GK101154502SQ20071016165
公开日2008年4月2日 申请日期2007年9月27日 优先权日2006年9月28日
发明者富樫正明, 松下庆友 申请人:Tdk株式会社