专利名称：识别和/或编程集成电路的方法
技术领域：
本发明涉及半导体集成电路，更具体地，涉及识别和个体化半导 体集成电路的方法和设计。
背景技术：
在半导体集成电路的制造中，在晶片级功能测试半导体芯片，然 后在封装芯片以后再次功能测试半导体芯片。这些测试一般被分别称 为"晶片级测试，，和"最终测试"。晶片级测试确保电路功能性，而最终 测试确保封装的芯片如预期那样工作。集成电路识别信息，有时也称为"芯片识别"信息，可包括加工批 号、晶片号和晶片上的位置、和/或芯片序列号。这一信息可用来确定 在正常测试期间，诸如在最终测试期间，以及在室外操作期间所发生 的集成电路损坏的原因。没有芯片识别信息，经常就难以将损坏与特 定的集成电路参数联系起来。在存储芯片的制造中，当存储阵列具有有限数目的缺陷行或列 时，通常将冗余电路制备到所述阵列中以获得完全的功能性。然而， 冗余电路增大了集成电路的复杂性并耗用了代价高的管芯区。对于存 储器产率问题的一种可选手段是使用被分成多个子存储区域或块的 大存储阵列，且仅识别有完全功能的子存储区域来使用。芯片识别电 路被耦接到芯片上存储控制单元，以提供关于有功能的存储器大小的 信息。对于冗余存储手段来说，芯片识别电路使缺陷行和/或列禁用并替换了冗余行和/或列。例如，参见Cenker等人的美国专利No. 4，228，528。这两种手段都依靠芯片识别的形式使得存储芯片适当操 作。芯片识别的其它用途包括在晶片加工完以后"修整"(即，电调整 或修改)单个的芯片，以便例如补偿模拟电路的制造差异。它还可以 用来提供芯片"个体化，，，其中使得芯片的某些功能在制造后启用或禁 用。将前述类型的芯片识别信息编码到集成电路上的传统方法是基于形成在芯片中的一次性可编程(OTP)只读存储(ROM)电路。 OTP存储电路的编程机制包括激光熔断熔丝(laser-blown fuses)、 电熔断熔丝和反熔丝、以及浮动栅技术的使用。然而，这些技术使得 制造半导体集成电路的成本显著增大。例如，浮动栅和反熔丝ROM 电路可能需要附加的晶片加工步骤以形成要编程的结构。所有技术都 需要耗用代价高的硅管芯区的附加电路。此外，激光熔化需要激光的 精确对准，并且必须严格控制激光的能量，以避免损坏要编程的芯片。发明内容本发明的一个公开实施例提供一种制造具有衬底的集成电路的 制备方法。多个有源器件形成在所述衬底上，且多个金属化层形成在 所述有源器件之上以互连其中的一些有源器件，由此形成可编程电 路。所述多个金属层具有接合塾层，在所述接合垫层上形成编程垫 (programming pads ) 0所述编程垫被连线到所述可编程电路。可选 择性地将编程垫中的两个或更多个耦接到一起以编程所述可编程电 路。本发明的另 一公开实施例是具有半导体衬底、所述衬底上的多个 有源器件、所述有源器件之上的多个金属化层、和编程垫的集成电路。 所述多个金属化层具有接合垫层，且编程垫形成在所述接合垫层上。 编程垫中的两个或更多个适合于选择性地相互耦接。
从参考附图且仅作为例子给出的本发明一些实施例的以下说明， 可更清楚地理解本发明。在附图中 图1示意了芯片识别电路；
图2A-2D是多个制备阶段之后编程垫和焊球垫的部分平面图； 图3A-3D是多个制备阶段之后图2A-2D的结构的部分截面图； 在图中始终使用相似的附图标记表示相似的特征。图中的各特征 可能没有按照比例绘制。
具体实施例方式
参考图1，包括在集成电路和芯片(未显示)中且依据本发明实 施例的芯片识别电路10包含编程电路11和移位寄存器电路12。编程 电路11包括成对的间隔开的编程垫110a-110z的示例序列，所述编程 垫110a-110z适合于选择性地连接或"编程"。垫110a-110z的序列通 过加入导电连接物(link) llla-llly而被选择性地编程。在这一例子 中，垫对llOz未被如此编程。与电阻器120a-120z相结合，对于分隔 开的每一对中的垫，逻辑低状态被指示，而对于用导电连接物 llla-llly短路在一起的每一对中的垫，逻辑高状态被指示。可理解， 逻辑电平"高，，和"低"是任意的，且仅仅表明电路ll的功能性。而且， 垫对110a-110z可传导逻辑门或其它电路之间任何电平的模拟信号或 逻辑信号，且不限于简单静态逻辑应用。还可理解，可使用垫的其它 配置。
移位寄存器12从电路11取出逻辑值用于集成电路中的进一步应 用。每一个AND ("与")门130a-130z具有相应的第一输入端 131a-131z、相应的第二输入端132a-132z和相应的输出端133a-133z。 每一个AND门130a-130z的第一输入端131a-131z连接到相应的垫对 llOa-llOz中的一个垫。如果一个垫对被编程到逻辑高状态，则第一 AND门输入接收到基于连接至VDD的电压电平。每一个AND门 130a-130z的第二输入132a-132z响应于LOAD信号。LOAD是当要 读取垫llOa-llOz的编程序列时，施加到第二输入132a-132z的逻辑 高电压信号.这样，每一个AND门的输出端133a-133z指示当LOAD 信号断言(asserted)时其所连接到的垫对的编程状况(逻辑高或逻 辑低)， 移位寄存器电路12还包括相互串联连接的多个触发器 140a-140z。每一个触发器140a-140z从相应的AND门输出端 133a-133z接收逻辑高或逻辑低信号。为了读取编程电路，移位寄存 器电路响应于逻辑高清除信号CLR而被复位或清除。然后当LOAD 信号变为逻辑高时，编程到垫对110a-110z中的数据被栽入触发器 140a-140z中，使得AND门130a-130z启用，从而在每一个AND门 输出端上的逻辑值被存储在相关的触发器中。移位寄存器电路12然 后产生系列输出信号，所述系列输出信号对应于存储在触发器中的逻 辑值且与时钟信号CLK 一致，所述时钟信号CLK控制存储在触发器 中的值从一个触发器到下一个触发器最终到移位寄存器输出端141的 一系列移动。在集成电路置于球栅阵列封装中的本发明实施例中，可在晶片级 测试完成后在编程电路11中对芯片识别信息进行编程。在所选的编 程垫上进行导电材料的无掩模沉积(例如，通过喷墨排放(ink-jet discharge)包含诸如金属颗粒、导电聚合物或碳颗粒的材料的导电 墨)。喷墨排放方法是熟知的，应用于制造具有小至12nm的像素大 小的薄膜晶体管(TFT)液晶显示(LCD)装置，例如，参见 http:〃www.epson.co.jp/e/newsroom/2005/news—2005_04_27.htm。这之后可无掩模沉积不导电、保护性涂层材料(例如，不导电环 氧树脂的喷墨排放)。有功能的管芯被切割用于单独封装，且焊球形 成在所述管芯上用于球栅阵列封装。作为选择，可在编程垫之上无掩 模沉积导电材料之前进行管芯单个化(singulation)。图2A-2D以部分平面图顺序示出在制备和编程步骤的序列期间 的编程垫和焊球着落(landing)垫。在图2A中，示出了一系列的编 程垫对110a-110z以及焊球着落垫41的阵列，所述焊球着落垫41的 阵列用于接收焊球42且形成在互连系统中金属化的上层上。在这一 例子中，所选的编程垫对llOa-llOy如图2B所示由导电膜38a-38y 的无掩模选择性沉积连接，以在垫对110a-110y之间提供导电连接物， 但是塾对110z未被连接。在图2C中，示出了对110a-110z被编程之
后用无掩模沉积方法在整个编程垫区之上沉积不导电保护性材料39。
优选地，如图2D所示，然后焊球42被放置在焊球着落垫41上。
图3A-3D是沿着图2C的线A-A，的部分截面图，示出了形成在 集成电路20的半导体衬底30上的编程电路11的一部分，无掩模沉 积有导电材料。在图3A中示出了单个的金属接触垫35a和35b形成 在多层互连结构的上层15L(也称为接合垫层)上。示出每一个垫35a、 35b通过第一钝化层36连接到编程垫对110a中的垫37a、 37b之一。 在这一例子中， 一个金属垫35a通过下面的金属通路34a和金属延伸 段(runner segments) 32a连接到供应电压Vdd端。另一金属垫35b 通过下面的金属通路34b和金属延伸段32b连接到图1所示的AND 门130a。如图3B所示，导电材料38a通过上面讨论的无掩模选择性 沉积方法沉积在编程垫37a和37b之上以及之间。
下一步参考图3C，优选地也通过喷墨排放方法在导电材料38a 和第二钝化层40的一部分之上沉积不导电保护性涂层材料39，优选 地为诸如
环氧树脂的聚合物，以保护编程垫不受环境影响。代替用喷墨方 法在编程垫之上沉积保护性涂层，用于焊球封装中的双钝化结构的第 二介电材料40可覆盖编程垫。
图2A-2D、 3A-3C中示出的实施例可用于在晶片级测试芯片20 或用于在将芯片封装到芯片保持暴露的陶资封装等(在最终测试之 后，将盖安装到封装上以完全密封封装芯片)中之后的最终测试。然 而，对于传统的塑料封装，芯片被完全地封入，使得最终测试时的编 程基本上不可能，针对这一缺点，图3D示出了本发明的可选实施例。 尽管与图3C所示的相似，但是在沉积导电材料38a和保护性层39之 前加入传统的塑料封入层50，留下垫37a、 37b和周围区域是暴露的。 当使用了塑料封装时，这允许集成电路20在封入之后和在最终测试 期间或之后编程。这样，可以在方便的时候、为了冗余编程之外的目 的而编程芯片20，诸如将序列号编程进芯片中。保护性层39还完成 了芯片的封入以避免环境污染。
本发明还可应用于封入集成电路之前的引线接合封装。在这种实 施例中，在晶片级功能测试之后，在所选的编程垫上进行导电材料的 无掩模选择性沉积，单个的管芯被切割且被分类用于封装。然后进行 引线接合，之后封入每一个管芯。
前述说明和附图仅仅解释和示意了本发明，但本发明不受此限 制，因为本领域技术人员能够在不偏离仅由随附的权利要求书所限定 的本发明范围的情况下，对所述系统和方法作出修改和变化。
权利要求
1.一种制造集成电路的方法，包括提供半导体衬底；在所述衬底上形成多个有源器件；在所述有源器件之上形成多个金属化层，所述多个金属化层将一些所述有源器件互连以形成可编程电路，所述多个金属层包括接合垫层；在所述接合垫层上形成编程垫；将所述可编程电路连线到所述编程垫；以及其中所述编程垫中的两个或更多个可选择性地相互耦接。
2. 根据权利要求l的方法，进一步包括在所述编程垫之上形成 保护性涂层。
3. 根据权利要求1的方法，其中选择性地连接编程垫是通过不 使用掩模而在所述编程垫之间选择性地施加导电材料的步骤进行的。
4，根据权利要求1的方法，进一步包括在选择性地连接编程垫 之前将所述集成电路封入陶瓷保护性封装和塑料保护性封装中的一 个或更多个的步骤。
5. 根据权利要求l的方法，其中所述编程垫成对配置。
6. —种集成电路，包含 半导体衬底；所述衬底上的多个有源器件；所述有源器件之上的多个金属化层，所述多个金属层包含接合垫层；形成在所述接合垫层上的编程垫；以及其中所述编程垫中的两个或更多个适合于选择性地相互耦接。
7. 根据权利要求6的集成电路，其中所述两个或更多个垫通过 导电墨相互耦接。
8. 根据权利要求6的集成电路，其中所述多个金属化层互连一些所述有源器件以形成可编程电路。
9. 根据权利要求6的集成电路，进一步包含所述编程垫之上的 保护性涂层。
10. 根据权利要求6的集成电路，进一步包含封入陶瓷封装和封 入塑料封装中的一个或更多个。
全文摘要
一种芯片以及一种制备所述芯片的方法用于低成本芯片识别电路。在一个实施例中，一种制造集成电路的方法包括形成多层金属化结构，所述多层金属化结构包括含有编程垫的垫层。多个有源器件形成在衬底上，且多个金属化层形成在所述有源器件之上，从而连接一些所述有源器件以形成可编程电路。所述可编程电路连接到接合垫层上的编程垫对。一些对中的编程垫通过使用用无掩模喷墨印刷技术沉积的导电墨而选择性地相互连接。然后用不导电保护性层覆盖所述垫。
文档编号H01L21/768GK101154626SQ20071016160
公开日2008年4月2日 申请日期2007年9月27日 优先权日2006年9月27日
发明者爱德华·B.·哈里斯 申请人:艾格瑞系统有限公司