与可编程逻辑的处理系统显示控制器接口的制作方法
【技术领域】
[0001]本发明的实例大体上涉及电子电路，且具体来说，涉及将接口提供于在处理系统中的显示器控制器与可编程逻辑之间的可编程集成电路(IC)内。
【背景技术】
[0002]可编程集成电路(IC)包含可以经配置以根据用户输入实施电路的可编程逻辑。实例可编程IC包含现场可编程门阵列(FPGA)、复杂可编程逻辑装置(CPLD)以及其类似者。片上系统(SoC)技术的进步已产生包含嵌入式处理系统和可编程逻辑两者的可编程1C。嵌入式处理系统可以包含微处理器、片上存储器和各种外围设备。嵌入式处理系统中的每个外围设备包含执行特定功能的专用电路，例如，显示控制器、网络控制器、通用串行总线(USB)控制器，以及其类似者。与可编程逻辑不同，配置嵌入式处理系统中具有不同功能性的外围设备的能力受到限制。
[0003]例如，显示控制器根据所设计的特定协议提供输出并且无法经配置以根据不同协议提供输出。这限制了可编程IC的灵活性。
【发明内容】
[0004]描述用于将接口提供于在嵌入式处理系统(“处理系统”)中的显示控制器与可编程逻辑之间的可编程集成电路(IC)内的技术。在实例中，可编程IC包含可编程逻辑和显示控制器。显示控制器包含:第一接口，其经耦合以接收经编码数据;呈现器，用于从经编码数据中产生显示不可知的数据;发射器，用于根据第一协议从显示不可知的数据中产生显示数据;第二接口，其经耦合以提供显示数据作为输出；以及第三接口，其经耦合以将显示不可知的数据提供到可编程逻辑。
[0005]在另一实例中，系统包括:第一显示接收器，用于接收根据第一协议格式化的第一显示数据；以及可编程集成1C，其耦合到第一显示接收器。可编程IC包含可编程逻辑、显示控制器和输入/输出(1)电路。显示控制器包含:第一接口，其经耦合以接收经编码数据;呈现器，用于从经编码数据中产生显示不可知的数据;第一发射器，用于从显示不可知的数据中产生第一显示数据;第二接口，其经耦合以提供第一显示数据作为输出；以及第三接口，其经耦合以将显示不可知的数据提供到可编程逻辑。1电路耦合到显示控制器的第二接口以将第一显示数据提供到第一显示接收器。
[0006]在另一实例中，方法包含:在可编程IC的处理系统中的显示控制器的第一接口处接收经编码数据;从经编码数据中产生显示不可知的数据;从显示不可知的数据中产生根据第一协议格式化的显示数据;在显示控制器的第二接口处提供显示数据作为输出；以及在显示控制器的第三接口处将显示不可知的数据作为输出提供到可编程IC的可编程逻辑。
[0007]可以参考以下详细描述理解这些和其它方面。
【附图说明】
[0008]因此，如上文简单概括，通过参考实例实施方案可以具有可以详细理解上述特征的方式、更具体的说明，在附图中说明其中的一些实例实施方案。然而，应注意，附图仅说明典型的实例实施方案并且因此不认为限制其范围。
[0009]图1是描绘实例可编程系统的框图。
[0010]图2说明可以用作图1的可编程系统中的可编程逻辑的现场可编程门阵列(FPGA)的实例。
[0011 ]图3是示出显示控制器的实例的框图。
[0012]图4是不出图1的可编程系统的实例配置的框图。
[0013]图5是示出操作图4的显示控制器的方法的实例的流程图。
[0014]为了促进理解，已经使用相同的参考标号在可能的情况下表示附图中共有的相同元件。预期可以将一个实例的元件有益地并入到其它实例中。
【具体实施方式】
[0015]描述用于将接口提供于在嵌入式处理系统(“处理系统”)中的显示控制器与可编程逻辑之间的可编程集成电路(IC)内的技术。处理系统通常包含至少一个微处理器和包含显示控制器的至少一个外围设备。显示控制器耦合到处理系统中的互连件，所述互连件允许显示控制器与微处理器和其它电路(例如，存储器)以及可编程逻辑通信。显示控制器包含:第一接口，用于接收经编码数据;呈现器，用于从经编码数据中产生显示不可知的数据；发射器，用于从显示不可知的数据中产生根据第一协议格式化的显示数据;第二接口，用于提供显示数据作为输出；以及第三接口，用于将显示不可知的数据提供到可编程逻辑。
[0016]显示不可知的数据直接从显示控制器中的呈现器获得并且未根据任何特定显示协议进行格式化。可编程逻辑可以从显示控制器的第三接口接收显示不可知的数据以供进一步处理。例如，可编程逻辑可以经配置以实施从显示不可知的数据中产生根据不同于第一协议的第二协议格式化的额外显示数据的电路。以此方式，可编程逻辑可直接存取通过显示控制器中的呈现器产生的显示不可知的数据，这提供用于更大灵活性。下文参考以下图论述这些以及其它方面。
[0017]现在转向图，图1是描绘实例可编程系统100的框图。可编程系统100包含耦合到各个电路的可编程集成电路(IC)102，所述电路例如，动态随机存取存储器(DRAM)104、非易失性存储器106、0丨8?1&7?0^接收器109以及另一显示接收器111。01^1 104可以包含各种类型的易失性存储器电路，例如，同步DRAM、双数据速率同步DRAM以及其类似者。非易失性存储器106可以包含各种类型的非易失性存储器电路，例如，闪存存储器、电可擦除可编程只读存储器(EEPROM)以及其类似者。DisplayPort接收器109包括根据如通过视频电子标准协会(VESA)定义的DisplayPort协议的版本格式化的显示数据的电路。另一显示接收器111包括处理根据另一协议格式化的显示数据的电路，所述另一协议例如，高清多媒体接口(HDMI)的版本、数字视频接口(DVI)的版本以及其类似者。
[0018]可编程IC 102可以包含处理系统110和可编程逻辑112。可编程IC 102可以包含将基于微处理器的处理系统与现场可编程门阵列(FPGA)的可编程逻辑、复杂可编程逻辑装置(CPLD)以及其类似者集成的片上系统(SoC)。处理系统110可以耦合到可编程IC 102的各个输入/输出(10)电路，包含多路复用1(M1)电路124和DRAM 1电路126 AisplayPort接收器109可以耦合到M1 1电路124，并且DRAM 104可以耦合到DRAM 1电路126。可编程逻辑112可以耦合到可编程逻辑(PL)1电路128。另一显示接收器111可以耦合到PL 1电路128。
[0019]处理系统110可以包含处理单元114、一个或多个存储器接口(存储器接口 116)、互连件118、一个或多个外围设备(外围设备120)、ΜΙ0电路(ΜΙ0 120)和PS-PL接口 136以及其它组件。处理单元114可以耦合到存储器接口 116。存储器接口 116可以包含DRAM存储器控制器、非易失性存储器控制器以及其类似者。存储器接口 116可以耦合到DRAM 1电路126以与DRAM 104通信。处理单元114、存储器接口 116和外围设备120可以耦合到互连件118。外围设备120和存储器接口 116还可以耦合到M1 120，进而耦合到M1 1电路124。外围设备120可以通过M1 120和M1 1电路124与其它电路通信。存储器接口 116可以通过M1 120和M11电路124与非易失性存储器106通信。M1 120使外围设备120的接口和M1 1电路124之中的存储器接口 116多路复用。外围设备120、互连件118和处理单元114可以耦合到PS-PL接口 136，用于与可编程逻辑112通信。
[0020]处理单元114包含一个或多个微处理器(微处理器130)、片上存储器(OCM) 132和支持电路134。微处理器130可以包含所属领域中已知的任何类型的微处理器。OCM 132可以包含高速缓冲存储器、局部存储器，或其类似者。支持电路134可以包含各种类型的电路，例如，中断控制器、直接存储器存取(DMA)控制器、定时器、寄存器、互连件、高速缓冲控制器，以及其类似者。
[0021]处理系统110通