专利名称：具有嵌入的识别码的集成电路的制作方法
技术领域：
本发明涉及集成电路，包含多个输入；多个输出；以及在集成电路的测试模式中被耦合在多个输入和多个输出之间的测试装置，此测试装置包含多个逻辑门，多个逻辑门中的每个逻辑门具有耦合到多个输入中的一个输入的第一输入。
由于各种原因，在例如集成电路(IC)的半导体器件中包括识别信息是有利的，例如由于这种信息的存在可以为器件用户提供有关电子器件版本的直接信息。当器件被集成在较大的系统，例如印刷电路板或多芯片模块中时，特别是若较大系统的各种部件的来源不同时，这是特别有用的。例如由于识别码可有助于搞清楚遭遇器件的意外行为，故在器件的测试过程中通常要求对识别信息进行访问。
因此，IEEE 1149.1标准，亦即边界扫描测试(BST)已经在IEEE1149.1测试结构中包括了可选的识别寄存器，借助于将专用指令载入到此测试结构中，此测试结构能够被访问。但对于某些半导体器件，例如存储器件，市场的价格压力阻碍了在器件中包括BST结构。
欧洲专利申请EP 0979418-A1公开了一种根据开篇段落的IC。多个逻辑门，亦即XOR或XNOR门，被用来执行对于在IC与另一IC的输入之间的互连的测试功能，在IC的输出处可观察到测试结果。但集成电路的测试模式没有提供在测试模式下从IC中提取识别码的选项，这是一个缺点。
本发明的目的是提供一种开篇段落的IC，它包括在测试模式下从IC中提取识别码的选项。
利用多个门中的各个逻辑门实现了此目的，这些门具有耦合到固定逻辑值源的另一输入。由于各个逻辑门的输出信号由逻辑值源提供的逻辑值支配，故逻辑门的输入与固定逻辑值源，例如上拉或下拉晶体管或储存逻辑值的器件的连接，使得在适当的测试图形被提供到多个输入时能够从多个逻辑门提取识别码。多个逻辑门可以被单独地设置以便在IC测试模式中提供识别码，或可以形成较大测试装置的一部分来进行IC的结构或功能测试。
有利的是，在集成电路功能模式中IC还包含耦合在多个输入和多个输出之间的功能块。这确保了若IC被集成在较大的系统中，则输入会被连接到另一器件，这意味着一旦IC被集成在这种系统中，识别码也是可取回的。
多个逻辑门优选包含排他(exclusive)逻辑门。使用排他逻辑门亦即XOR门或XNOR门的优点是，逻辑门仍然在经由其第一输入能够接收到的不同位值之间进行区分，与例如其第二输入固定到逻辑“0”的AND或其第二输入固定到逻辑“1”的OR门形成对照，排他逻辑门分别输出“0”和“1”而与其第一输入上的位值无关。因此，使用排他逻辑门确保了提供到多个输入的位图形仍然能够被用来测试IC。
若固定逻辑值源是可编程的，则是有利的。可编程的固定逻辑值源，例如具有可编程熔丝的小存储器件或装置，使得允许对ID码进行版本化，这简化了IC的重新设计。还使得能够包括IC的具体信息，例如批次ID或序列号。
若集成电路还包含多个多路复用器，则是有利的，多个多路复用器中的一个多路复用器响应于一个选择信号，此多路复用器具有耦合到多个输入中的一个输入的第一输入、耦合到多个逻辑门中的一个逻辑门的固定逻辑值源的第二输入、以及耦合到逻辑门第二输入的输出。这种多路复用器能够被测试控制器控制，或经由多个输入中的一个专用输入亦即被外部信号控制，使得能够选择识别码的生成。在多个逻辑门具有双重功能，例如具有当多路复用器被转换到多个输入中的输入时的IC测试功能、以及当多路复用器被转换到固定逻辑值源时的识别码生成功能的装置中，这是有利的。有利的是，多路复用器可以具有连接到可编程的其它固定逻辑值源的其它输入，这使得能够取回一条以上的有关IC的信息。
参照附图，以非限制性例子的方式，来更详细地描述本发明，在附图中
图1示出了根据本发明的IC的一个实施方案；图2示出了根据本发明另一实施方案的IC的一部分；而图3示出了根据本发明又一实施方案的IC的一部分。
在图1中，IC 100具有多个输入110和多个输出120。包括多个逻辑门140的测试装置在IC 100的测试模式下被耦合在多个输入110与多个输出120之间。测试装置还可以包含另一个测试电路130，此测试电路130可以是测试控制器、另外的多个逻辑门、或其它测试硬件，在此情况下，多个逻辑门140的输出可以经由该另一测试电路130被耦合到多个输出120。但并不要求存在另一测试电路130。
多个逻辑门140具有耦合到多个输入110中的一个输入的第一输入，以及耦合到固定逻辑值源150的另一输入，用来将静态逻辑值提供给多个逻辑门120中的逻辑门的第二输入。该静态逻辑值被用来将IC 100的识别码定义为对将预定位图形馈送到多个逻辑门140的第一输入的响应。多个逻辑门140优选包括例如XOR门或XNOR门的排他逻辑门。排他逻辑门的优点是不管其另一输入上的固定值如何，其输出信号仍然能够在第一输入上的各种输入值之间进行区分。例如，另一输入被固定到逻辑“1”的XOR门在响应其第一输入上的逻辑“0”时将输出逻辑“1”，而在响应其第一输入上的逻辑“1”时将输出逻辑“0”。由于排他逻辑门的行为确保了整个测试功能空间仍然可访问，亦即所有可能的测试图形仍然能够在排他逻辑门的输出上产生，故当这些输出信号被用于进一步测试时，这是特别重要的。根据是另一测试电路130包含在IC 100的测试中，还是多个逻辑门140包含除产生识别码之外的IC 100的测试中，这种测试图形可以是测试输入或测试结果。
但要强调的是，当从测试装置取回识别码是测试装置的主要功能时，由于失去整个测试存取空间的可存取性不再是重要缺点，故使用除排他逻辑门之外的逻辑门变得同样可行。
借助于经由IC 100的多个输入110将适当的位图形馈送到多个逻辑门150的第一输入，可以取回识别码。这可以是强制其它输入上的静态逻辑值输出的多个XNOR门的全逻辑“1”位图形，或可以是在多个XOR门情况下取得相同效果的全逻辑“0”位图形。显然，相反的位图形与其它位图形同样可行，尽管使用除全“1”或全“0”图形之外的其它位图形具有这样的缺点，即它们对应于用来测试IC 100其它功能的测试图形。
在执行另一测试功能f的另一测试电路130存在的情况下，可以在固定逻辑值源150中以修正形式y来实现识别码，以便确保用函数f对位图形的处理产生所希望的识别码x，亦即f(y)＝x。或者，IC 100可以包含在另一测试电路130周围的旁通路，以便避免多个逻辑门140的输出信号被另一测试电路130修改。此旁通路可以被连接到与另一测试电路130相同的输出，亦即多个输出120，或旁通路可以被连接到多个输出120，且另一测试电路130的多个或一个输出被耦合到其它多个输出或一个其它输出。
在图1中，固定逻辑值源150包括多个子源，例如耦合到电压源154a的上拉或下拉晶体管152a，各个子源被安排来为多个逻辑门140中至少一个逻辑门的第二输入提供固定逻辑值，亦即逻辑“0”或逻辑“1”。但子源和固定逻辑值源150的其它实施方案可以被认为不偏离本发明的范围。例如，各个子源可以包括分别耦合到电源和地的多个熔丝，这些熔丝在识别码的实现过程中可以被选择性地烧断。本领域的技术人员可以理解，也可以采用产生固定逻辑值的其它众所周知的技术而不偏离本发明的范围。或者，固定逻辑值源150可以包括数据存储器件，例如ROM、EPROM、EEPROM、或快闪存储器或具有非易失性质的其它器件，以便以表示识别码的位图形形式而储存固定逻辑值，且子源作为包含独立位的位置。数据存储器件的优点是，对于具有相关的新识别码的新样式IC，识别码仅仅需要存储在数据存储器件中，而不必重新设计多个逻辑门140的第二输入的耦合，这使识别码的实现更容易。
优选地，功能块160被耦合到与多个逻辑门120的第一输入相同的多个输入110，因为这确保了若IC 100被集成在较大电子器件中则多个输入110会被连接。在IC 100的正常模式中，功能块160将被耦合到多个输入节点110。为了确保IC 100在测试模式中被连接到测试装置，并在正常模式中被连接到功能块160，可配置的开关162可以分别被置于多个输入110中的一个输入和到功能块160的连接以及多个逻辑门140中的逻辑门的第一输入之间。此可编程开关可以是本领域所知的用来在IC测试模式与正常模式之间进行转换的任何一种开关。
再参照图1及其详细描述来描述下列各图。除非另有说明，相应的参考号具有相似的意义。在图2中，多个逻辑门140具有耦合到多个输入的多个输入以及其耦合到固定逻辑值源150的其它输入。要强调的是，仅仅为了清晰起见，图2中已经省略了可选的另一控制电路130和逻辑块160。
排他逻辑门142具有耦合到输入112、114以及116的各个输入；排他逻辑门144具有耦合到输入112、114以及118的各个输入；且排他逻辑门144具有耦合到输入112、116以及118的各个输入。这种安排可从欧洲专利申请EP 0979418-A1得知，其中描述为用来测试IC 100的互连的BST的一个替换方案。如上所述，排他逻辑门实现的布尔函数允许具有固定到固定逻辑值的输入的逻辑门能够扩展而不损失功能覆盖。因此，多个逻辑门140中的逻辑门，例如排他逻辑门142、144以及146具有耦合到固定逻辑值150的另一输入。这样，借助于提供具有全逻辑“1”或全逻辑“0”位图形的多个输入110，IC 100的互连例如多个输入110仍然能够被测试，同时还能够从IC 100提取IC 100的识别码。
图3示出了图2测试装置的一种替换方案的实现。在此实现中，逻辑门例如排他逻辑门142的其它输入，被固定逻辑值和多个输入110中的一个输入所共用。要强调的是，仅仅为了清晰起见而只示出了排他逻辑门142，多个逻辑门140中的其它逻辑门可以具有相似的安排。多个输入110中的输入和固定逻辑值源150中的固定逻辑值，分别被耦合到多路复用器170或相似的选择电路的第一和第二输入。多路复用器170的控制端可以经由专用输入119由例如IC测试设备或另一IC的外部源控制。或者，多路复用器可以由图1所示的另一测试电路130来控制，例如用来产生测试控制信号的专用寄存器或测试存取端口(TAP)控制器。当必须从IC 100取回识别码时，从固定逻辑值源150到排他逻辑门142的另一输入的路径将被选择。
此安排的优点是，多个逻辑门140中的逻辑门上不需要额外的输入。此外，其它的固定逻辑值源可以被添加作为对多路复用器170的额外输入，这意味着不同的信息可以经由多路复用器170被取回。这可以例如用来储存关于位置的信息，例如用来取回IC 100的相关数据的互连网地址。此相关数据甚至可以包括在从适当的固定逻辑值源取回信息之后能够被访问的测试图形。
应该指出的是，上述各个实施方案说明了而不是限制了本发明，本技术领域的熟练人员能够设计许多变通的实施方案而不偏离所附权利要求的范围。在权利要求中，置于括号中的任何参考号不是用来限制权利要求。词语“包含”不排除权利要求所列举之外的元件和步骤的存在。元件之前的“一个”不排除多个这样的元件的存在。可以利用包含几种不同的元件的硬件来实现本发明。在出现几种装置的器件权利要求中，可以用同一个硬件来体现几种这样的装置。在相互不同的附属权利要求中指出一些措施的单一事实不表明不能采用这些措施的组合来获益。
权利要求
1.一种集成电路，包含多个输入；多个输出；以及在集成电路的测试模式中被耦合在多个输入与多个输出之间的测试装置，此测试装置包含多个逻辑门，多个逻辑门中的每个逻辑门具有耦合到多个输入中的一个输入的第一输入；其特征在于，多个门中的每个逻辑门具有耦合到固定逻辑值源的另一输入。
2.权利要求1所述的集成电路，其特征在于，还包含在集成电路的功能模式中被耦合在多个输入与多个输出之间的功能块。
3.权利要求1所述的集成电路，其特征在于，多个逻辑门包含排他逻辑门。
4.权利要求1或3所述的集成电路，其特征在于，固定逻辑值源是可编程的。
5.权利要求1或3所述的集成电路，其特征在于，还包含多个多路复用器，多个多路复用器中的一个多路复用器响应于选择信号，此多路复用器具有耦合到多个输入中的一个输入的第一输入、耦合到多个逻辑门中的一个逻辑门的固定逻辑值源的第二输入、以及耦合到该逻辑门的另一输入的输出。
6.权利要求5所述的集成电路，其特征在于，选择信号由测试装置提供。
7.权利要求5所述的集成电路，其特征在于，选择信号经由多个输入中的专用输入来提供。
全文摘要
集成电路(100)具有多个输入(110)以及多个输出(120)。在测试模式中，包含多个逻辑门(140)的测试装置被耦合在多个输入(110)与多个输出(120)之间。多个逻辑门(140)中的逻辑门具有耦合到多个输入(110)中的一个输入的第一输入，以及耦合到固定逻辑值源(150)的另一输入。固定逻辑值源(150)被用来定义集成电路(100)的识别码，当适当的位图形被馈送到多个输入(110)时，能够在多个输出(120)处取回此识别码。
文档编号G01R31/3173GK1678917SQ03820257
公开日2005年10月5日 申请日期2003年7月31日 优先权日2002年8月30日
发明者L·M·A·范德洛格特, F·G·M·德荣格 申请人:皇家飞利浦电子股份有限公司