专利名称：用于减少微负载效应的半导体装置的制作方法
技术领域：
本发明是关于半导体集成电路领域，尤指一种能够于硅锗外延生长
(epitaxial growth )期间减少微负载效应(micro-loading effect)的硅锗装置。
背景技术：
在传统的技术中，会将应力(stress)引入到金氧半晶体管(MOS transistor)的沟道区域以增加载流子迁移率(carrier mobility )，进而提高金 氧半晶体管的性能。 一般而言，对于N型金氧半装置，希望在源极至漏极 方向的沟道区域产生张应力(tensile stress);而对于P型金氧半装置，希望 在源才及至漏极方向的沟道区域产生压应力(compressive stress )。 一舶:地，为 了在P型金氧半晶体管的沟道区域中产生压应力，在P型金氧半装置的源极 和漏极区域形成珪锗外延生长(亦称为硅锗应力源(SiGe stressor))。由于 硅锗比硅具有更大的晶格常数(lattice constant),故在退火(annealing)之 后硅锗会膨胀并在源极至漏极方向的沟道区域产生压应力。
然而，由于在单一芯片(die)上图案密度(pattern density)不同，传 统的硅锗技术受到了微负载效应影响的困扰。微负载效应导致高密度区域与 低密度区域之间外延生长速度的变化。由于生长速度的不同，产生的硅锗膜 的厚度不一致。另外，在隔离(isolated)的有源区(active region)中的硅 锗外延应力源的组成通常不同于在密集(densely packed)有源区中硅锗外 延应力源的组成。这些不一致性可能会改变硅锗外延应力源的应力水平，并 且对装置的性能造成不利影响。
因此，在工业领域中，非常需要提供一种改进的硅锗装置以及方法以减 少微负载效应，克服先前技术的不足。
发明内容
为减少微负载效应，本发明提供了一种半导体装置，用于减少外延生长 的微负载效应。一种用于减少微负载效应的半导体装置，包含半导体衬底，其上具有 位于内部区域以及外部区域之间的中间环形区i或；硅锗装置，位于半导体衬 底上的内部区域内；以及多个第一填充图案，位于半导体衬底上的中间环形
区域内，其中至少一第一填充图案包含硅锗。
一种半导体装置，包含半导体衬底，其上具有位于内部区域以及外部
区域之间的中间环形区域；硅锗装置，位于该半导体衬底上的内部区域内； 多个胞状硅锗嵌入填充图案，位于半导体村底上的中间环形区域内，其中每 一胞状硅锗嵌入填充图案(dummy pattern)具有与硅锗装置大致相同的结构； 以及多个胞状无硅锗填充图案，位于外部区域内。
本发明提供了一种用于减少微负载效应的半导体装置，能够在一定程度 上减小外延生长的微负载效应。
图1所示为依据本发明的第一较佳实施例的硅锗装置及硅锗填充图案 布局的顶视图。
图2所示为依据本发明的第二较佳实施例的硅锗装置及硅锗嵌入填充 图案布局的顶一见图。
图3所示为沿图2的线I-I的剖^L图。
图4所示为依据本发明的第三较佳实施例的硅锗装置及硅锗嵌入填充 图案布局的顶-现图。
图5所示为沿图4的线n-n的剖视图。
图6所示为依据本发明的第四较佳实施例的硅锗装置及硅锗嵌入填充 图案布局的顶-现图。
具体实施例方式
在说明书及权利要求当中使用了某些词汇来指称特定的组件。所属领域 中具有通常知识者应可理解，制造商可能会用不同的名词来称呼同样的组 件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以 组件在功能上的差异来作为区分的基准。在通篇说明书及后续的请求项当中 所提及的r包含J为一开放式的用语，故应解释成r包含但不限定于J。
本发明是关于一种半导体装置，尤指一种具有硅锗嵌入填充图案(dummy pattern)围绕的改进的硅锗装置，其能够减少或消除硅锗外延生长 的微负载效应。这种硅锗装置可以为混合信号电^各、射频电路或模拟电路的 电路组成部分，并且为避免耦合效应，通常将其"i殳计为绝缘部分。
本发明提供一种半导体装置，其包含半导体衬底、位于半导体衬底上的 硅锗装置以及填充图案。以下分别就本发明所述的半导体装置的各较佳实施 例进行说明。图1所示为依据本发明的第一较佳实施例的硅锗装置及硅锗填 充图案布局的顶视图。如图1所示，硅锗装置IOO形成于衬底1的绝缘区域 (isolated region) 10内。衬底 1 可以为石圭衬底、绝缘层上覆硅 (silicon-on-insulator， SOI)衬底或其它适合的半导体衬底。硅锗装置100 包含但不限于P型金氧半晶体管或双极结型晶体管。举例来讲，硅锗装置 100为P型金氧半晶体管，并且包含冲册叠层(gate stack) 101、 P+源极扩散 区102以及P+漏极扩散区103。
N阱(Nwell) 12形成于衬底1上的绝^彖区i或10中，其中硅锗装置100 制作于N阱12中。P+源极扩散区102以及P+漏才及扩散区103都包含外延生 长硅锗应力源层。浅槽隔离(shallow trench isolation, STI) 14形成于衬底 1内以电隔离(electrically isolate )硅锗装置100。
一般地，在源极与漏极区域生长硅锗应力源层之前的步骤包含在半导 体衬底上形成4册叠层、在栅叠层边纟彖形成间隔器(spacer)、以及在硅衬底上 沿着栅间隔器形成凹陷(recess)。然后，硅4者应力源层可以在凹陷处进行外 延生长并退火。硅锗应力源层可以采用任何适合的传统技术来形成，例如， 选择性外延生长(selective epitaxial growth, SEG )方法。
为有效地抵消硅锗生长的微负载效应，将多个硅锗填充图案(dummy pattern) 20添加到中间环形区域300中。中间环形区域300位于内部区域 200以及外部区域400之间，其中石圭锗装置100位于内部区域200内。硅锗 填充图案20围绕硅锗装置100。硅锗填充图案20为有源区(active area),其 界定与硅锗装置100的有源区或氧化物限定区(oxide define region)的界定 相一致。这些有源区中硅锗的生长与硅锗装置100的P+源极扩散区102以 及P+漏极扩散区103中的硅锗应力源层的生长相一致。
请参照图2以及图3。图2所示为依据本发明的第二较佳实施例的硅锗 装置及硅锗嵌入填充图案布局的顶视图，图3所示为沿图2的线I-I的剖视 图，其中相同的数字标号表示相同的区域、组件或层。如图2以及图3所示，在衬底1的N阱12中形成硅锗装置100。衬底 1可为硅村底、绝缘层上覆硅(silicon-on-insulator， SOI)衬底或其它适合 的半导体衬底。依据本发明第二较佳实施例，硅4t装置100可包含但不限定 于P型金氧半晶体管，并且包含栅叠层101、 P+源极扩散区102以及P+漏极 扩散区103。硅锗应力源层102a形成于P+源极扩散区102上，硅锗应力源 层103a形成于P+源极扩散区103上。浅槽隔离14形成于村底1内以电隔离 硅锗装置。
在本实施例中，多个石圭4者嵌入填充扩散区3或(dummy diffusion region ) 32以及多个填充多晶硅图案(dummy poly-Si pattern ) 34设置为围绕于硅锗 装置100周围。如图2所示，硅锗嵌入填充扩散区域32以及填充多晶硅图 案34以交替的方式排列并围绕在硅锗装置100周围。但是，亦可以使用任 何其它在硅锗装置100周围排列硅锗嵌入填充扩散区域32的方式。
请参照图3，为有效地抵消硅锗生长的微负载效应，在每一硅锗嵌入填 充扩散区域32中生长填充珪锗层32a。填充硅锗层32a与硅锗应力源层102a 以及103a同时生长。如图3所示，填充多晶图案34直接位于浅槽隔离14 之上并且不与硅锗嵌入填充扩散区域32发生交叠。
如图2以及图3所示，多个硅锗嵌入填充扩散区域32以及多个填充多 晶硅图案34设置于中间环形区域300。中间环形区域300位于内部区域200 以及外部区域400之间，其中石圭锗装置100i殳置于内部区域200内。
多个填充多晶硅图案34以及多个无硅锗(SiGe-free)填充扩散区域36 设于外部区域400内。术语"无硅锗(SiGe-free)"表示在此不包含硅锗。没 有硅锗生长在无硅锗填充扩散区域36内。相似地，填充多晶硅图案34以及 无硅锗填充扩散区域36以交替的方式排列，但不限于此。每一填充多晶硅 图案34形成于浅槽隔离14之上。类似地，填充多晶硅图案34与无硅锗填 充扩散区域36在外部区域400内不发生交叠。
请参照图4以及图5。图4所示为依据本发明的第三较佳实施例的硅锗 装置及硅锗嵌入填充图案布局的顶视图。图5所示为沿图4的线II-II的剖 视图。如图4所示，硅锗装置IOO形成于衬底1的N阱12内。衬底l可为 硅衬底、绝缘层上覆硅衬底或其它适合的半导体衬底。依据本发明的第三较 佳实施例，硅锗装置100可以包含^f旦不限于P型金氧半晶体管，并且包含栅 叠层101、 P+源极扩散区102、 P+漏极扩散区103、以及P+源极扩散区102与P+漏极扩散区103之间的P沟道。硅锗应力源层102a以及103a分别形成 于P+源极扩散区102与P+漏极扩散区103上。浅槽隔离14形成于衬底1上 以电隔离硅锗装置100。
依据本发明的第三较佳实施例，多个胞状(cell-like)硅锗嵌入填充图 案332设置于中间环形区域300内，中间环形区域300位于内部区域200 与外部区域400之间。硅锗装置100设置于内部区域200内。多个胞状无硅 锗填充图案432设置于外部区域400内。
在本实施例中，同时制造胞状硅锗嵌入填充图案332与硅锗装置100。 因此，除了胞状硅锗嵌入填充图案332上没有接点(contact)以外，每一胞 状硅锗嵌入填充图案332都与硅锗装置IOO具有相同的结构。也就是说，每 一胞状硅锗嵌入填充图案332都具有填充漏极301、填充P+扩散区302以及 填充P+扩散区303。硅锗层302a以及303a分别形成于填充P+扩散区302以 及填充P+扩散区303之上。
外部区域400内设置有多个胞状无硅锗填充图案432,每一胞状无硅锗 填充图案432除接点及硅锗层外，与硅锗装置IOO具有相同的结构。如图5 所示的最佳方式，每一胞状无硅锗填充图案432具有填充漏极401、填充？+ 扩散区402以及填充P+扩散区403。在填充P+扩散区402以及填充P+扩散 区403内并不形成v5圭锗层。
图6所示为依据本发明的第四较佳实施例的硅锗装置及硅锗嵌入填充 图案布局的顶视图。如图6所示，硅锗装置100a形成于内部区域200内。 多个胞状硅锗嵌入填充图案332a形成于中间环形区域300内，中间环形区 域300围绕内部区域200。多个胞状无硅锗填充图案432a形成于外部区域 400内。
胞状硅锗嵌入填充图案332a可与硅锗装置100a同时制造。因此，除了 胞状硅锗嵌入填充图案332a上没有接点(contact)以外，每一胞状硅锗嵌 入填充图案332a都可与硅锗装置100a具有相同结构。每一设置在外部区域 400内的胞状无硅锗填充图案432a除了接点以及硅锗层以外，与硅锗装置 100a具有相同的结构。
与图6所提出的第四较佳实施例密切相关的一个特点是多个多晶硅填 充图案502被加入到中间环形区域300。在本实施例中，这些多晶硅填充图 案502设置于浅槽隔离14上，并且位于胞状石圭4者嵌入填充图案332a之间。通过添加这些多晶硅填充图案502,可以改善多晶硅的关键尺寸(critical dimension )。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何 熟习此技艺者，于不脱离本发明的精神和范围内，当可做各种的更动与润饰， 故本发明的保护范围当视权利要求所界定者为准。
权利要求
1. 一种用于减少微负载效应的半导体装置，包含半导体衬底，其上具有位于内部区域以及外部区域之间的中间环形区域；硅锗装置，位于该半导体衬底上的该内部区域内；以及多个第一填充图案，位于该半导体衬底上的该中间环形区域内，其特征在于至少一该第一填充图案包含硅锗。
2. 如权利要求1所述的用于减少微负载效应的半导体装置，其特征在于 该硅锗装置是通过浅槽隔离进行电隔离。
3. 如权利要求1所述的用于减少微负载效应的半导体装置，其特征在于 该用于减少微负载效应的半导体装置更包含多个第二填充图案，位于该半 导体村底上的该外部区域内，其中该多个第二填充图案不包含硅锗。
4. 如权利要求1所述的用于减少微负载效应的半导体装置，其特征在于 该多个第 一填充图案包含多个填充多晶硅图案以及多个硅锗嵌入填充扩散 区，其中该多个填充多晶硅图案以及该多个硅锗嵌入填充扩散区以交替的方 式设置于该中间环形区域。
5. 如权利要求4所述的用于减少微负载效应的半导体装置，其特征在于 该填充多晶硅图案与该硅锗嵌入填充扩散区不发生交叠。
6. 如权利要求1所述的用于减少微负载效应的半导体装置，其特征在于 该硅锗装置为P型金氧半晶体管。
7. 如权利要求1所述的用于减少微负载效应的半导体装置，其特征在于 该硅锗装置作为混合信号电路、射频电路或模拟电路的电路组成部分。
8. 如权利要求1所述的用于减少微负载效应的半导体装置，其特征在于 该半导体衬底包含硅衬底。
9. 一种半导体装置，包含半导体衬底，其上具有位于内部区域以及外部区域之间的中间环形区域；硅锗装置，位于该半导体衬底上的该内部区域内；多个胞状硅锗嵌入填充图案，位于该半导体村底上的该中间环形区域内，其中每一该胞状硅锗嵌入填充图案具有与该硅锗装置大致相同的结构； 以及多个胞状无硅锗填充图案，位于该外部区域内。
10. 如权利要求9所述的半导体装置，其特征在于该硅锗装置通过浅槽 隔离进行电隔离。
11. 如权利要求9所述的半导体装置，其特征在于该硅锗装置为P型金 氧半晶体管。
12. 如权利要求11所述的半导体装置，其特征在于该硅锗装置包含栅叠 层、P+源极扩散区、P+漏极扩散区、以及位于该P+源极扩散区与该P+漏极 扩散区之间的P沟道。
13. 如权利要求12所述的半导体装置，其特征在于在该P+源极扩散区与 该P+漏极扩散区上形成硅锗应力源层。
14. 如权利要求9所述的半导体装置，其特征在于每一该胞状硅锗嵌入 填充图案包含填充栅极、填充P+源极扩散区以及填充P+漏极扩散区，其中 硅锗层形成于该填充P+源极扩散区与该填充P+漏极扩散区上。
15. 如权利要求9所述的半导体装置，其特征在于该硅锗装置作为混合 信号电路、射频电路或模拟电路的电路组成部分。
16. 如权利要求9所述的半导体装置，其特征在于该半导体衬底包含硅 村底。
全文摘要
一种用于减少微负载效应的半导体装置，包含半导体衬底，其上具有位于内部区域以及外部区域之间的中间环形区域；硅锗装置，位于半导体衬底上的内部区域内；以及多个第一填充图案，位于半导体衬底上的中间环形区域内，其中至少一第一填充图案包含硅锗。本发明提供了一种用于减少微负载效应的半导体装置，能够在一定程度上减小外延生长的微负载效应。
文档编号H01L27/04GK101477984SQ20081009735
公开日2009年7月8日 申请日期2008年5月13日 优先权日2007年12月31日
发明者张添昌, 张裕东, 李东兴, 杨明宗, 柯庆忠, 道 郑 申请人:联发科技股份有限公司