专利名称：嵌入榫式封装结构及其制造方法
嵌入榫式封装结构及其制造方法
技术领域：
本发明是关于一种嵌入榫式封装结构及其制造方法，且特别是有关于利 用内埋式芯片封装来实现堆栈式封装的精准对位的嵌入榫式封装结构及其制
造方法。
背景技术：
随着电子产品的快速发展，集成电路(IC)已经成为信息时代不可或缺的
产品，例如笔记型电脑、移动电话、个人数位助理(Personal Digital Assistant, PDA)与数码相机等，无不可见集成电路的踪迹。就电子产品中的芯片封装体 而言，为了满足电子产品多功能与高速高频运算的需求，必须要增加有源元 件的数量，但同时又必须符合外型轻薄短小、尺寸微型化等设计要求。
因此，为满足在有限的封装结构空间当中容纳数目庞大电子元件的需求， 目前有许多集成电路的封装方式可供利用，举例来说，将芯片面朝下并通过 锡铅凸块与基板结合的倒装式封装(Flip Chip)、四方扁平封装(Quad Flat Package, QFP)，是由金属导线架支撑封装结构，借着两面或是四边的引脚和 电路板相连接、球格阵列(Ball grid array, BGA)是通过锡球和电路板连接、 或内埋式芯片封装(Chip in Polymer, CIP)。内埋式芯片封装利用超薄的芯片 内埋在印刷版电路的增层构造中，主要先将芯片装载于基板上，之后再利用 介电材料形成介电层并将芯片埋藏在其中，再利用无电镀的方式将金属导线 制作在介电材料上，以供电性连接芯片与基板。然而内埋式芯片封装工艺所 产生的问题在于，其良率取决于其介电层的均匀性，由于介电层是以旋转涂 覆的方式成形，在曝光显影后会产生微孔结构，因此在制造过程中该介电层 的均匀性便很难掌控，进一步影响了内埋式芯片封装的良率。另一方面，现
有的堆栈式封装是利用黏着剂来黏着固定多个内埋式芯片，并利用各种不同 方式的配置来形成堆栈式封装。但是在加工过程中经过反复的热循环后，黏 着剂可能产生脱层的现象，又或者在进行堆栈工艺时，这些基板间的对位的 准确性会产生瑕疯，导致封装良率的降低。因此，本发明要提出一种新颖的 半导体芯片封装结构与方法，以解决上述的问题。
发明内容
本发明的目的在于提供一种嵌入榫式封装结构，其可利用设置在承载器 相对表面上的凹槽与相对应的突出物，两者相互卡接，以确保堆栈制程时能 准确地对位，避免产生对位瑕疯。
本发明的另一目的在于提供一种嵌入榫式封装结构，其可通过榫接方式 将二个或多个承载器卡接在一起而形成一种堆栈封装体，且无须另外设置电
性连接装置，从而可大幅缩减电路所需的空间。
为达成本发明的前述目的，本发明提出一种嵌入榫式封装结构，包括一 承载器以及内埋于该承载器内部的至少一芯片，其中该承载器具有一上表面 及一下表面，该芯片具有一功能面以及一背面，该承载器的上表面上设有至 少一突出物，该至少一突出物上设有第一导电材料，承载器的下表面上形成 有一凹槽，凹槽的形状与该突出物互补，从而可互相插置卡接，该凹槽内设 有第二导电材料，可在接受另一承载器的突出物插置其内时，与该突出物的 第 一导电材料相互接触而形成电性连接，芯片的功能面与该承载器设置的突 出物呈电性连接，芯片的背面与该承载器所设置的凹槽呈电性连接。
本发明还提供一种嵌入榫式封装结构的制造方法，其步骤包含提供一 承载器，该承载器由一第一承载板与一第二承载板夹置配合而成，且该第一 承载板的上表面设有至少一突出物，而其相对位置的第二承载板的下表面设 有至少 一凹槽，并且该等承载器下表面的凹槽对应于另 一个^c载器的该突出 物；提供至少一芯片，该些芯片内埋于该承载器，其芯片具有一功能面，以
及与该功能面的相对的一背面；电性连接该功能面及该突出物；以及电性连 4妄该背面及该凹槽。
相较于现有技术，本发明不仅可以利用设置在基板(承载器)上的凹槽与 突出物来形成对位准确的堆栈式封装，还可消除基板间所可能产生的对位准 确性的瑕疯，同时并可大幅缩短该堆栈式封装体的电性连接空间，强化电性 效能，缩减了封装体的体积。同时因为不需要使用介电层，因此由本发明嵌
为让本发明的上述内容能更明显易懂，下文特举较佳的实施例，并配合
所附图式，作详细说明如下
图1是本发明嵌入榫式封装结构的示意图。 图2是本发明嵌入榫式封装结构的制造方法的示意图。 图3是由多水始昭太劳日戶也、说* 示意图。 图4 意图。
具体实施方式
以下将配合图式来说明本发明嵌入榫式封装结构，其中图l示意性地显 示出一种根据本发明的一较佳实施例的嵌入榫式封装结构，.如图1所示，该 嵌入榫式封装结构包括有一承载器20,其在本实施例中是以一基板做为范例 说明。但是该承载器20也可以是任何适当的结构物或部件，而本发明的实施 也不限于基板。
承载器20具有一第一表面或上表面211及一相对的第二表面或下表面 221。在此特别要说明的是，"上"及"下"在此是指图示中所示的方向，主要 是配合本文的说明而暂定的方向词汇，与该承载器20或本发明嵌入榫式封装结构在实际使用上的方向并无必然的关系。在此实施例中，该上表面211与 下表面221相对，但是这仅是实施本发明的一种态样，本发明并不仅限于上 下相对的表面。
才艮据本发明的一观点，在该上表面211 i殳有一突出物23,在下表面221 上形成有一凹槽24。该突出物23及凹槽24在位置及形状上互相对应，所以 一承载器20上的突出物23可插入并卡合在另一承载器上的凹槽24，使二承 载器20可以堆栈并固定在一起，形成一封装式堆栈体。这将在下文中进一步 力口以i兌明。
在本实施例中，该突出物23设置成具有顶侧表面及多个侧边外壁表面， 相对于该突出物23的这些表面，凹槽24也具有相对应的底侧表面及侧边内 壁表面，在一承载器20的突出物23插置于另 一承载器20的凹槽24内时， 该突出物23的顶侧表面可啮合到该凹槽24的底侧表面上，该突出物23的外 壁表面啮合于该凹槽24的内壁表面。
根据本发明的另 一观点，该突出物23的顶侧表面及外壁表面中至少有一 个上设有第一导电材料(图中未示)，最好是金属材料，例如金、银、铜或其 等的合金或其它具有适当性的材料。该第 一导电材料可由任何适当的方式设 置于该突出物23的顶侧表面或外壁表面上，例如电镀或其它本领域中所熟知 的技术。另外，在该凹槽24的底侧表面及内壁表面上也相对于该突出物23 的表面上的第一导电材料而设置有第二导电材料(图中未示)，该凹槽24内的 第二导电材料设置成对应于该突出物23上的第一导电材料，因此当一承载器 20的突出物23插置于另一承载器20的凹槽24时，该突出物23上的第一导 电材料会与该凹槽24内的第二导电材料相接触，从而在其间形成电性连接。
如同突出物23上的第一导电材料一样，凹槽24内的第二导电材料可以 是任何适当的导电材料，在本发明的较佳实施例中，该导电材料最好是金属 材料，例如金、银、铜或其等的合金或其它具有适当导电性的材料，且该第
二导电材料可由任何适当的方式设置于该凹槽24的底侧表面或内壁表面上， 例如电镀或其它本领域中所熟知的技术。另外，在本发明中，并不限制第一 及第二导电材料是否相同，但是基于制造的便利性，第一及第二导电材料， 以相同材质较佳。
本发明的嵌入榫式封装结构还包含有一埋设于该承载器20内的芯片10, 该芯片IO具有一功能面101，以及一与该功能面101相对的一背面102。该 芯片IO设置于该承载器20内而使其功能面101与该承载器20的突出物23 间形成电性连接，且该芯片IO的背面102与该承载器20的凹槽24也形成电 性连接。该功能面101与突出物23间的电性连接，以及背面102与凹槽24 间的电性连接，可以透过任何适当的方式实现。在本发明的较佳实施例中， 这些构件间的电性连接是透过埋设于该承载器20内的导线(图中未示)来实 现，也就是该芯片IO的功能面IOI(或背面102)与承载器20的突出物23(或 凹槽24)是通过埋设于承载器20内的导线来连接而形成其间的电性连接。在 本发明的一较佳实施例中，这些导线是由金属制成，例如金、银、铜或其等 的合金。
在图示的实施例中，本发明的承载器20的上表面211及下表面221是相 对且相互平行的，芯片10埋设于该承载器20并使其功能面101与上表面211 相对，背面102与下表面221相对。在一4交佳的实施例中，该芯片IO的功能 面101与背面102互相平行，并与承载器20的上表面及下表面211、 221互 相平行。也就是说，该芯片10设置成大致上与承载器20形成平行排列的关 系。但这仅是本发明实施上的一种态样，本发明并不局限于这种态样，也可 以应用于其他种的排列情形。
请参阅图2，显示出类似于图1的示意图，用以说明根据本发明实施例 的嵌入榫式封装的制造方法。如图2所示，该承载器20由第一承载板21与 第二承载板22所构成，二者互相夹置配合靠贴在一起而形成承载器20。该第一承载板21及第二承载板22均具有相对的内侧及外侧表面，且将第一承 载板21及第二承载板22设置成使二者的内侧表面相贴合在一起，并将该芯 片IO夹置于其间，从而可将该芯片10完全埋设于由第一及第二承载板21、 22所构成的承载器20内。第一及第二承载板21、 22的外侧表面分别构成该 承载器20的上表面211及下表面221。在图示的实施例中，该第一承载板21 的外侧表面构成承载器20的上表面211，该第二承载板22的外侧表面构成 该承载器20的下表面221。但在本发明的实施上，并不局限于这种安排方式， 也可采用其它适合的安排。该第一承载板21与第二承载板22可透过任何适 当的方式结合起来。
请参阅图3，其中显示出由多个根据本发明实施例的嵌入榫式封装结构 堆栈在一起而构成的堆栈式封装结构。其中如同前面所说明的，每个承载器 20皆具有上表面211及与该上表面211相对的下表面221,且该上表面211 上设有至少一突出物23,下表面221上设有分别对应于该至少一突出物23 的至少一凹槽24。因此当二个相邻的承载器20分别以上表面及下表面相对 的方式堆栈在一起时，其中一承载器20的上表面211上的突出物23可插置 于另一承载器20的下表面221上的凹槽24内，并可相互卡接呈堆栈式封装。 利用二承载器20的凹槽24与突出物23间的配合及卡接可提供该二承载器 20间更精准的对位方式，进而提高该封装体的良率。但是对于本领域内一般 技术人员而言，这些突出物23凹槽24的设置可采用任何适当的配置，例如 一承载器20的上表面及下表面所设置的突出物23及凹槽24并不一定要具有 相同的数量及设置位置，也不一定要具有互补或相同的形状，但是相邻的承 载器20的上下表面上互相插置配接的突出物23及凹槽24则必须要有对应的 形状、位置及数量，以利于二者的接合。但是就制造便利性而言，应当以相 同数量、位置及形状的突出物23及凹槽24为宜。
另外，每一个突出物23的顶侧表面及侧边外壁表面上设置有第 一导电材
料，且每一凹槽24的底侧表面及侧边内壁表面上设置有第二导电材料。这些 第 一及第二导电材料在相邻的二承载器20透过突出物23插置于凹槽24内而 接合起来时，会相互接触而形成电性连接。以这种方式上下两相邻承载器20 可按照需要而互相电性连接，免除另外设置电性连接或装置零件的需求，因 此可简化整体结构，并缩减该堆栈式封装体所需的空间，强化整体电性效应。
突出物23及凹槽24上所设置的第 一及第二导电材料可以仅设置于突出 物23及凹槽24上的特定相对位置上，也可全面覆盖于该突出物23及凹槽 24的所表面上，或者突出物23及凹槽24其中一个的全部表面上都覆盖着导 电材料，另一个仅在特定部位上设置导电材料。这些变化均属于本发明实施 上的变化，可按照特定实施态样的需求而进一步变化及组合，但其要点在于 能在相插接的突出物23及凹槽24间形成确实而稳固的电性连接。
如前所述，在每一个承载器20内设置有至少一芯片10，且该芯片10均 完全埋设于该承载器20内部。每一芯片IO的功能面101及背面102都是透 过适当的导电装置，如埋设于承载器内的导线(图中未示)，而与该承载器20 上下表面211、 221上所设置的突出物23与凹槽24形成电性连接。因此当多 个承载器20堆栈在一起形成一堆栈式封装时，各承载器20内的芯片10可透 过相邻的承载器20间的凹槽24与突出物23的电性连接而形成芯片10间的 电性连接，这样大幅缩短该堆栈式封装体的电性连接空间，强化整体的电性 效能。
另外，如图3所示，堆栈在一起的承载器20并不一定要具有相同大小及 形状，只要其上下表面上的突出物23与凹槽24在形状、数量及位置上相对 应而能互相4姿合即可。
进一步参阅图4，显示出图3中的堆栈体进行胶体封装后的示意图。如 图4所示，多个承载器20所构成的堆栈体上可进一步利用树脂或其它适当的 材料进行封装作业。也就是说，在该堆栈体最上层的承载器20的上表面211
上可设有一封胶25，该封胶25可延伸到该堆栈体的周边从而覆盖住这些承 载器20。在图中所示的实施例中，该由多个承载器20所堆栈而成的堆栈体 中，其最下层的承载器20具有大于其它承载器20的表面积，可供该封胶25 在沿着该堆栈体周围向下延伸时，堆置于其上而将上方所有的承载器20密封 在该封月交25内部。
另外，如有需要，可在该堆栈封装体最底层的承载器20的下表面221 上设置多个锡球26以供与其它外部装置进行电性连接。这些锡球26的设置 可配合于该下表面221上的凹槽24，或另外设置在下表面221上的适当位置， 再透过适当的导电装置或元件连接到该最底层承载器20内的芯片IO上。锡 球26的i殳置是本领域熟知的4支术，在此不再多加赘述。
综上所述，本发明所提供的嵌入榫式封装结构不仅避免了现有内埋式芯 片在进行介电层的涂覆旋转时，因均匀度不佳造成该封装体良率降低的困扰，
成堆栈体，且突出物的表面与凹槽的表面上皆镀覆有导电材料，可以实现整 个堆栈式封装体的电性连接，强化整体的电性效能。
权利要求
1.一种嵌入榫式封装结构包括有一承载器以及内埋于所述承载器内部的至少一芯片，其中所述承载器具有一上表面及一下表面，所述芯片具有一功能面以及一背面，其特征在于所述承载器的上表面上设有至少一突出物，所述至少一突出物上设有第一导电材料，承载器的下表面上形成有一凹槽，凹槽的形状与所述突出物互补，从而可互相插置卡接，所述凹槽内设有第二导电材料，可在接受另一承载器的突出物插置其内时，与所述突出物的第一导电材料相互接触而形成电性连接，芯片的功能面与所述承载器设置的突出物呈电性连接，芯片的背面与所述承载器所设置的凹槽呈电性连接。
2. 如权利要求1所述的嵌入榫式封装结构，其特征在于所述承载器与 所述芯片成平行设置。
3. 如权利要求1所述的嵌入榫式封装结构，其特征在于所述第一导电 材以及第二导电材料包含有金属材料，所述金属材料选自包含有金、银、铜、 及其合金的族群。
4. 如权利要求1所述的嵌入榫式封装结构，其特征在于所述芯片的功 能面及背面分别利用导线电性连接到所述承载器的突出物及凹槽上，从而使 所述芯片与承载器的突出物及凹槽形成电性连接。
5. 如权利要求1所述的嵌入榫式封装结构，其特征在于所述承载器的 上表面上设有一封胶，用以覆盖所述承载器，所述承载器的下表面上设置有 若干个锡球。
6. —种嵌入榫式封装结构包含有若干个承载器以及若干个芯片，其中 所述等承载器均具有一上表面及一下表面，所述芯片分别埋设于每一承载器 内部，每一芯片均具有一功能面及一背面，其特征在于承载器的上表面上 设有至少一突出物，其下表面上设有至少一凹槽，凹槽的形状与所述突出物 互补，用以在二承载器迭置在一起时，互相插置卡接而将另一承载器加以固 定并准确对位，从而形成所述等承载器的堆栈体，突出物上设有第一导电材 料，凹槽内设有第二导电材料，可在所述突出物插置于凹槽内时，与所述第 一导电材料互相接触而形成电性连接，且每一个芯片的功能面与其相关的承 载器的突出物呈电性连接，且所述芯片的背面与其相关的承载器的凹槽呈电 性连接。
7. 如权利要求6所述的嵌入榫式封装结构，其特征在于每一承载器均 系与其内的芯片呈平行设置。
8. 如权利要求6所述的嵌入榫式封装结构，其特征在于第一导电材料 以及第二导电材料包含有金属材料，所述金属材料选自包含有金、银、铜及 其合金的族群。
9. 如权利要求6所述的嵌入榫式封装结构，其特征在于所述凹槽与突 出物，相互紧配卡接并形成电性连接，以使所述堆栈内的承载器间形成电性 连接。
10. 如权利要求6所述的嵌入榫式封装结构，其特征在于所述芯片的上，而使所述芯片与所述承载器的突出物及凹槽形成电性连接。
11. 如权利要求6所述的嵌入榫式封装结构，其特征在于堆栈封装体 具有一最上层承载器，其上表面上还设有一封胶，用以覆盖住所述等承载器， 且所述堆栈体的最下层承载器的下表面上设有若干个锡球。
12. —种嵌入榫式封装结构的制造方法，其特征在于其步骤包含 提供一承载器，所述承载器由一第一承载板与 一第二承载板夹置配合而成，且所述第一承载板的上表面设有至少一突出物，而其相对位置的第二 承载板的下表面设有至少一凹槽，并且所述等承载器下表面的凹槽对应于另 一个承载器的所述突出物；提供至少一芯片，所述芯片内埋于所述承载器，其芯片具有一功能面，以及与所述功能面的相对的 一背面；电性连接所述功能面及所述突出物；以及 电性连接所述背面及所述凹槽。
13. 如权利要求12所述的嵌入榫式封装结构的制造方法，其特征在于 所述第一承载板与第二承载板是以加压、紧配等方式夹置配合完全包覆所述芯片 o
14. 如权利要求12所述的嵌入榫式封装结构的制造方法，其特征在于 所述芯片与所述承载器之间设置有若干条导线，以供所述芯片电性连接至所 述承载器。
15. 如权利要求12所述的嵌入榫式封装结构的制造方法，其特征在于 所述突出物的表面及侧边的外壁镀覆有导电金属材料，所述凹槽的表面及侧 边的内壁镀有导电金属材料。
16. 如权利要求12所述的嵌入榫式封装结构的制造方法，其特征在于 所述承载器的上表面上另设有一封胶，并且覆盖所述承载器，在封胶后进行 植锡球的步骤，即在所述承载器的下表面上形成若干个锡球。
全文摘要
本发明嵌入榫式封装结构，包含有一承载器与一芯片，该承载器具有相对的上表面及下表面，该上表面上设有至少一突出物或凸榫，该下表面上设有一凹槽或凹榫，其形状、大小、位置对应于该凸榫，所以可透过上下表面的榫接而将二承载器堆栈接合在一起。该突出物的至少一外侧表面上设有导电材料，该凹槽的至少一内侧表面上对应地设有导电材料，可在突出物与凹槽榫接在一起时，在该等导电材料间形成电性连接。该承载器内部埋设有至少一芯片，其具有一功能面及一背面，分别与承载器的上下表面形成电性连接。
文档编号H01L21/02GK101345237SQ20081012865
公开日2009年1月14日 申请日期2008年6月16日 优先权日2008年6月16日
发明者张效铨, 蔡宗岳, 赖逸少, 陈灿贤 申请人:日月光半导体制造股份有限公司