专利名称：由粗略及精细电阻形成的晶粒上终端器的制作方法
技术领域：
本发明涉及半导体元件，且尤其涉及用于讯号传输的晶粒上终
端器(on画die terminator)。
背景技术：
当资料讯号在电路元件间传递时，如果元件间的阻抗不匹配， 则会有资料讯号反射的现象。因此，资讯讯号交换系统需要一个终 端电阻以终结讯号传输线，且终端电阻的阻抗需要与讯号传输线的 阻抗相匹配。终端电阻可减低讯号接收端的反射从而提高传输讯号 的完整性。
半导体芯片上有集成电路可处理资料讯号，终端电阻可位于半 导体芯片内部或外部。半导体芯片内的终端电阻通常称为芯片上终 端器，晶粒上终端器，或主动终端器。
为了在半导体芯片上有效使用，芯片上终端器需要根据半导体 芯片的操作模式适当地控制，需要考虑到功率消耗与讯号完整性。 也就是说，根据操作模式是输入模式、输出模式或低功率模式而不 同地控制晶粒上终端器。晶粒上终端器的电阻值也需要随之调整。
为了得到想要的电阻值，需要形成多个电阻，且控制电路用来 从多个电阻中选择电阻，并连接所选择的电阻以得到想要的电阻值。晶粒上终端器最后的电阻值取决于所选择的电阻数目，及其各 自的电阻^直。
习惯上，常用来形成晶粒上终端器的电阻有二种。第一种电阻
是由多晶硅条(poly strip)制成，所掺杂的可能为p-型或n-型杂质。 多晶硅电阻的优点是其特性比较不受工艺变化、温度变化、及电压 变化的影响，前述三者一4殳合称为PVT变化。因此，多晶石圭电阻 的电阻值比较不会偏离原始设计值，大约在百分之十五或更少。然 而，多晶硅电阻每单位宽度所能承受的最大电流很低，所以多晶硅 电阻通常占据大的芯片面积。
由于多晶硅电阻一般与其他元件在同 一片半导体芯片上同时 形成，在集成电路缩小尺寸的进程中，多晶硅条变得更薄，导致其 最大可承受电流跟着下降。然而，芯片外的阻抗维持不变，晶粒上 终端器所需要的电阻值也维持不变。结果，多晶硅电阻需要占据芯 片上越来越多的面积。
另 一种晶粒上终端器使用井区域形成，井区域可掺杂p-型或n-型杂质， 一般使用n-型杂质，因此一般称之为n-井电阻。n-井电阻 的每单位宽度可承受较高的电流，因此可做得比较小。然而，n-井 电阻比4交容易^皮PVT变化的影响，所以其电阻值变化比專交高，例 如，大约在百分之五十左右。所以很难用n-井制造出精确的晶粒上 终端器。
现有的晶粒上终端器无法同时满足降低芯片面积与高精确二 种要求。因此，需要一种新的晶粒上终端器及其形成方法。
发明内容
根据本发明的一个方面， 一种集成电路包括半导体基板；第 一节点；第二节点；以及多个第一电阻，各自^f立于多个第一电阻单
元中。多个第一电阻单元的每一个单元均包括第一端点连接到第一 节点的第一端点，以及连接到第二节点的第二端点。集成电路还包 括多个第二电阻，各自位于多个第二电阻单元中。多个第二电阻单 元的每一个单元均包括连接到第 一节点的第 一端点，以及连接到第 二节点的第二端点。多个第一电阻使用第一材料制成。多个第二电 阻使用与第一材料不同的第二材料制成。集成电路还包括在多个第 一电阻单元与多个第二电阻单元的其中之一中的开关，且开关在相 同电阻单元内串联接到一电阻。
根据本发明的另一方面， 一种集成电路包括半导体基板；第 一节点；第二节点；半导体基板中的多个井电阻，其中多个井电阻 的每一个井电阻均具有连接到第 一节点的第 一端点以及第二端点；
多个第一开关，各自耦合于第二节点与多个井电阻其中之一的第二
端点之间；多个多晶硅电阻，其中多个多晶硅电阻的每一个多晶硅 电阻均具有连接至第一节点的第一端点以及第二端点；以及多个第 二开关，各自耦合于多晶硅第二节点与多个多晶硅电阻其中之一的 第二端点之间。
根据本发明的又一方面， 一种集成电路包括半导体基板；第 一节点；第二节点；在半导体基板中的井电阻，其中井电阻具有直 接连接至第 一节点的第 一端点，以及直接连接至第二节点的第二端 点；多个多晶硅电阻，多个多晶硅电阻的每一个均具有连接至第一 节点的第一端点以及第二端点；以及多个开关，各开关均各自耦合 于第二节点与多个多晶硅电阻其中之一的第 一端点之间。藉由4吏用粗略及精细电阻形成晶粒上终端器，在不牺牲所得电 阻值精确度下，^又需4交少芯片面积。并且本发明的具体实施例还可 有变化。
为了更完全清楚本发明的内容与其优点，请参考下列的描述与
伴随的附图，在其中
图1描述了本发明一具体实施例的方块图2描述了本发明一具体实施例的电路图，其中电阻方块包括 多个多晶硅电阻与多个井电阻；
图3描述了 一个示例性多晶硅电阻与一个示例性井电阻的剖面 图；以及
图4描述了本发明的另一具体实施例，其中一部分的井电阻并 非由开关器控制。
具体实施例方式
以下将详细讨论本发明优选实施例的使用与功能。然而，要强 调的是，本发明所提出的创新观念可应用在许多宽广领域的实施例 中。在此所讨i仑的特定实施例^f又是用来对本发明进行描述，且并非 用以限制本发明的范围。
为了终结一条传输线，晶粒上终端器的电阻值(或阻抗)必须与 传输线的电阻值(或阻抗)相同。然而，由于工艺(方法)变化，晶 粒上终端器;f艮难制造出精确的电阻值。而且，在晶粒上终端器4吏用 中，施加在晶粒上终端器的温度与电压的变化也会造成晶粒上终端器电阻值的改变。由工艺变化、温度变化与电压变化(统称为PVT 变化)而引起的电阻值变化，需要适当地补偿以得到精确的电阻值。
图1概要性地描述了本发明一具体实施例的方块图。包括多个 并联连接的电阻单元(未图示)的电阻方块10，该电阻方块连接到电 阻值补偿电路20并由其控制。电阻值补偿电路20的功能为在电阻 方块10中选择适当的电阻单元，并将选择的电阻单元相连接或切 断连接，直到电阻方块10的电阻值接近想要的电阻值。透过这样 的描述，整个电阻方块10的电阻值标示为电阻值RA_B，也就是电 阻方块10的节点A与B之间的电阻值。电阻方块10可以作为一个 线终端器，且电阻方块10的电阻值被调整为与讯号传输线的线阻 抗相匹配，因此讯号损失与反射可降至最低。为了提高讯号传输速 度与降低制造成本的目的，电阻方块10最好形成在半导体芯片(晶 粒)上，其因此为晶粒上终端器。
图2描述了电阻方块10的电路图。节点A与节点B之间形成 多个电阻单元，其中电阻单元;f皮此并联连4妄。每一个电阻单元包括-一个电阻与一个开关，开关用来将相同电阻单元内的电阻连4妄或切 断连接。
电阻方块10内的电阻包括「标示乂人Rpo_0直到Rpo—n的多晶娃 电阻与标示从Rnw—0直到Rnw—m的井电阻，其中m与n为大于零 的整数。电阻单元的每一个包括电阻的其中之一与一个开关，分别 标示为PW0直到PWn与SW0直到SWm。多晶硅电阻Rpo—0到 Rpo—n由多晶硅片形成，其可掺杂例如硼与/或铟的p型杂质，或掺 杂例如z粦与/或石申的n型杂质。Rpo一0直到Rpo—n的多晶石圭电阻的每 一个^皮设计为具有一目标电阻值。然而，工艺变化、温度变化与电 压变化将4吏其电阻值偏离目标电阻值。多晶石圭电阻的优点为其电阻 值变异相对比较小。因此，多晶硅电阻Rpo—0到Rpc^n称为精细电 阻。井电阻Rnw—0到Rnw—m在半导体基板掺杂成的井区域而形 成。优选地，井区域是掺杂例如砷的n型杂质，因此井电阻通常称 为n-井电阻，虽然也可以4吏用p-井区域来形成。砷相对来i兌具有比 较小的扩散长度，因此对应的井电阻深度相对比较不受热扩散效应 的影响。井电阻Rnw—0到Rnw一m比起多晶石圭电阻Rpo_0到Rpo—n 而言，相对于工艺、温度与电压变化具有较高的电阻值变化，因此 一尔为并且略电阻。
有利地是，井电阻每单位宽度最大可承受电流(以下标示为 Imax/jum)是高的，例如，大约是高出多晶石圭电阻的十倍。另一方 面，井区域的片电阻值可制造得与多晶硅电阻大约相同，例如，大 约相差百分之二十或更少。已知的芯片上电阻所占芯片面积等比于 1/(Rsheet A 2) * /((Imax/ ju m) A 2)，其中Rsheet是片电阻Y直，且Imax/ /am是每单位宽度最大可承受电流。因此，在相同电阻值的条件下， 井电阻将比多晶硅电阻占用较少的芯片面积。
图3描述了一个示例性井电阻44与多晶硅电阻46的剖面图。 井电阻44包括井区域42,优选地为n-井区域，在半导体基板40 上形成。相对地，井区域42是一个p-井区域，其优选地形成在一 个额外的n-井区域(未图示)之中。形成接点插塞54，通过提取区域 55与硅化物区域57来连接井区域42。多晶硅电阻46可包括多晶 硅片52，其连接到接点插塞56。在本优选实施例中，多晶硅片52 与晶体管的多晶硅闸同时生成在相同的芯片上，且具有相同厚度。 本领域的普通4支术人员将知道井电阻与多晶石圭电阻的制造过程。
再参考图2， PW0到PWn与SW0到SWm的开关净禺合到电阻 值补偿电路20的控制线60，并且由其所控制。在一个示范实施例 中，PW0到PWn与SW0到SWm开关中的每一个开关均包4舌一个 晶体管，且控制线60连接到晶体管的闸极(门极)。当另一个则连 接到节点B，每一个晶体管的源极/汲极(漏极)区域的其中之一连，接到一个电阻。当电阻方块中的开关开启时，连4妾于相同电阻单元
的对应的电阻处于节点A与B之间。电阻方块10的总电阻值Ra-b
因J:匕可表示为
Ra画b = Rsel 1//Rsel2//Rsel3 .. .//Rselp [Eq. 2]
其中电阻Rsdl到Rselp表示所有相连接的电阻。如同在本领 i或」技术人员所熟知的，连^姿一个额外电阻爿寻降^f氐总电阻^直Ra-b，而 切断一个电阻的连接将增加总电阻值Ra-b。因此，电阻值补偿电路 20可判断Rnw一0到Rnw_m与Rpo—0到Rpo—n的那些电阻应该连 接或切断连接，且控制对应的开关PW0到PWn与SWO到SWm做 切换动作。因为多晶石圭电阻Rpo—0到Rpo一n比起井电阻Rnw—0到 Rnw—m来i兌具有4交小的电阻值变异，井电阻可先连4妄以并且略i也调 整总电阻值Ra-b，接着使用多晶硅电阻精细地调整总电阻值Ra-b。
优选地，为了冲是高电阻方块10的可靠性，设计上大部分的电 流流经^L略的井电阻Rnw_0到Rnw—m，而少部分的电流流经沣青细 的多晶硅电阻Rpo一O到Rpo一n。这可藉由提高井电阻的^t目，或使 井电阻Rnw_0到Rnw—m的电阻^f直比多晶石圭电阻Rpo一0到Rpo—n 更小而达成。
在一个实施例中，i殳计井电阻Rnw_0到Rnw_m具有相同的目 标电阻4直，虽然其真实的电阻值随着工艺、温度与电压变^f匕而改变。 在另 一个实施例中，为了能有效地产生不同的终端电阻值以有别于 相同的电阻值方块10,区分井电阻Rnw—0到Rnw一m为几组，且各 组中的井电阻与其4也组的井电阻具有不同的目标电阻值。在又一个 实施例中，部分或全部的井电阻Rnw—0到Rnw—m具有不同于其他 井电阻的目标电阻值。类似地，多晶石圭电阻也可具有相同或不相同 的目标电阻4直。
ii图4描述本发明的另一具体实施例，其中电阻的至少一(例如， 井电阻Rnw一O到Rnw—m的其中之一)并无连接开关，因此其经常 预先连4妄于节点A与B之间。因为井电阻比起多晶石圭电阻来i兌有更 高的工艺变化，其中至少有一些可预先连4妄，因此其调整电阻值的 才交准时间可减少。在另一个实施例中，Rnw_0到Rnw—m的所有井 电阻都没有连4妄开关。在又另一个实施例中，只形成一井电阻 Rnw一O,较佳为直接连接于节点A与B之间而不透过开关，而多晶 硅电阻Rpo—0到Rpo—n具有连接开关，用来孩￡调电阻值Ra-b 。
在前一段所提到的实施例中，井电阻为粗略电阻，且多晶珪电 阻为精细电阻。本领域的普通技术人员将知道粗略电阻与精细电阻 可用不同的组合材料制造而成，例如合金、掺杂硅锗与类似材料。
本发明的实施例具有若干优点特性。藉由使用具有较高Imax/ jum的粗略电阻，可以降低使用的芯片面积。另一方面，藉由使用 精细电阻，可保有〗氐的电阻值变化。实-睑已显示，与全部4吏用多晶 硅电阻的晶粒上终端器相较，本发明实施例使用的芯片面积可节省 约百分之五十。本发明实施例的精确度至少相当且可能更胜于全部 使用多晶硅的晶粒上终端器精确度。此外，藉由使用井电阻并将适 当的粗略电阻与精细电阻组合，或形成4交深的井电阻，晶粒上终端 器可跟随集成电路的微缩技术而缩小面积。
虽然本发明的内容与其优点已详细描述，需要了解在不脱离随 后所附的权利要求所定义的本发明精神与范围下，可做适度改变， 取代与调整。而且，本发明应用的范围并非限制于该特定实施例所 详细描述的工艺、才几器、制造、与材料的组合、工具、方法与步骤。 如同本领域普通技术人员所明知，由本发明所揭示，材料、装置、 方法或步骤的工艺、机器、制造、组成物，现有已存在或日后将发 展出来的，可展现如同根据本发明实施例所揭示的相同功能或达到
12相同的结果。因此，以下附随之请求项将包括其材料、装置、方法 或步^^的工艺、才几器、制造、组成物的范围。
权利要求
1. 一种集成电路，包含半导体基板；第一节点；第二节点；多个第一电阻，各自处于多个第一电阻单元中，其中所述多个第一电阻单元的每一个均包含连接至所述第一节点的第一端点，以及连接至所述第二节点的第二端点；多个第二电阻，各自处于多个第二电阻单元中，其中所述多个第二电阻单元的每一个均包含连接至所述第一节点的第一端点，以及连接至所述第二节点的第二端点，且其中所述多个第一电阻由第一材料制造而成，且所述多个第二电阻由相异于所述第一材料的第二材料制造而成；以及开关，在所述多个第一电阻单元与所述多个第二电阻单元的其中之一中，且在相同电阻单元内串联接到一个电阻。
2. 根据权利要求1所述的集成电路，其中，所述多个第一电阻具 有比所述多个第二电阻大的电阻值变化。
3. 根据权利要求2所述的集成电路，其中，所述多个第一电阻具 有比所述多个第二电阻大的每单位宽度最大可承受电流。
4. 根据权利要求1所述的集成电路，其中，所述多个第一电阻为 井电阻，形成于所述半导体基才反中，且所述多个第二电阻为多 晶石圭电阻。
5. 根据权利要求1所述的集成电路，其中，所述多个第一与所述 多个第二电阻单元的每一个均包含开关，所述开关在各自的电 阻单元内串联4妾到一个电阻。
6. 4艮据权利要求1所述的集成电路，其中，所述多个第一电阻单 元全都不包含开关，且其中所述多个第二电阻单元的每一个均 包含开关。
7. 根据权利要求1所述的集成电路，还包含耦合至所述开关的电 阻值补偿电路，并控制该开关的状态。
8. —种集成电^各，包含半导体基板；第一节点； 第二节点；多个井电阻，在所述半导体基4反中，其中所述多个井电 阻的每一个均具有连接至所述第 一节点的第 一端点、以及第二 端点；多个第一开关，各自耦合于所述第二节点与所述多个井 电阻的其中之一 的第二端点之间；多个多晶硅电阻，其中所述多个多晶硅电阻的每一个均 具有连接至所述第一节点的第一端点、以及第二端点；以及多个第二开关，各自耦合于多晶硅的所述第二节点与所 述多个多晶石圭电阻的其中之 一 的第二端点之间。
9. 根据权利要求8所述的集成电路，还包含耦合至所述多个第一 开关与所述多个第二开关的电阻值补偿电路，且控制所述多个 第一开关与所述多个第二开关的状态。
10.—种集成电路，包含 半导体基板；第一节点； 第二节点；井电阻，在所述半导体基板中，其中所述井电阻具有直 接连接至所述第 一节点的第 一端点、以及直接连接至所述第二节点的第二端点；多个多晶硅电阻，所述多个多晶硅电阻的每一个均具有 连4妄至所述第一节点的第一端点、以及第二端点；以及多个开关，各自耦合于所述第二节点与所述多个多晶硅 电阻的其中之 一 的第 一 端点之间。
全文摘要
本发明涉及由粗略及精细电阻形成的晶粒上终端器，尤其一种集成电路，包括半导体基板；第一节点；第二节点；以及多个第一电阻，各自处于多个第一电阻单元中。多个第一电阻单元的每一个均包括连接至第一节点的第一端点、以及连接至第二节点的第二端点。集成电路还包括多个第二电阻，各自处于多个第二电阻单元中。多个第二电阻单元的每一个均包括连接至第一节点的第一端点、以及连接至第二节点的第二端点。多个第一电阻使用第一材料形成。多个第二电阻使用与第一材料不同的第二材料形成。集成电路还包括在多个第一电阻单元与多个第二电阻单元的其中之一且串联接到一个电阻的开关。
文档编号H01L27/06GK101452934SQ20081018278
公开日2009年6月10日 申请日期2008年12月4日 优先权日2007年12月4日
发明者陈重辉 申请人:台湾积体电路制造股份有限公司