专利名称：芯片封装结构制程的制作方法
技术领域：
本发明是有关于一种芯片封装结构制程，且特别是有关于一种利用至少二B阶粘着层以结合基材的芯片封装结构制程。
技术背景随着集成电路的输入/输出接点的增多，芯片封装技术变得越来越多样化。 这归因于覆晶(Flip Chip)互连技术极小化芯片封装尺寸并减少信号传输路径 等的事实。应用覆晶互连技术的最常用的芯片封装结构包括诸如覆晶球栅格阵 列(Flip Chip Ball Grid Array)及覆晶针脚栅格阵列(Flip Chip Pin Grid Array)等芯片封装结构。覆晶互连技术采用这样一种方法，即通过在芯片的有源表面上设置多个焊 垫，并在这些焊垫上分别形成多个凸块，来界定区域阵列。接着，将芯片翻覆， 以分别连接芯片的焊接凸块与设置在诸如电路基板的承载器上的多个接触垫。 因此，芯片通过凸块电性连接并机械连接至承载器。另外，芯片可通过承载器 的内部电路电性连接至外部电子装置。通常，凸块具有若干种类型，例如焊料 凸块、金凸块、铜凸块、导电高分子凸块、高分子凸块等。图1为具有高分子凸块的芯片封装结构的剖面示意图。请参考图1，芯片 封装结构IOO包括第一基板110、多个高分子凸块120、芯片130与焊料140。 第一基板IIO具有表面110a，在表面110a上设置有多个接触垫112。芯片130 具有有源表面I30a，在有源表面130a上设置有多个焊垫132。由具有导电特性 的高分子材料制成的高分子凸块120分别设置在接触垫112与焊垫132之间， 以电性连接基板110与芯片130。由于高分子凸块120并不附着于接触垫112， 因此需要焊料140来将高分子凸块120固定在基板110上。悍料140的表面A 附着于接触垫112，且其表面B附着于高分子凸块120。因此，当芯片封装结 构受到外力或热应力(未图示)的作用时，焊料140会由接触垫112上脱离，且高分子凸块120将不再电性连接至接触垫112。显然地，芯片封装结构100 的可靠度较低。
发明内容
本发明提供一种可靠度获得提升的芯片封装结构制程。 本发明提出一种芯片封装结构制程。首先，提供一具有多个第一焊垫的第 一基板及一具有多个第二焊垫的第二基板，并在第一基板的这些第一焊垫上形 成多个凸块。在第一基板上或第二基板上形成一第一二阶粘着层并将其B阶化 以形成一第一 B阶粘着层。在第一 B阶粘着层上形成一第二二阶粘着层并将其 B阶化以形成一第二 B阶粘着层。接着，透过第一 B阶粘着层与第二 B阶粘着 层结合第一基板与第二基板，以使得各第一焊垫分别透过其中一凸块与对应的 第二焊垫电性连接。B阶化第一二阶粘着层与第二二阶粘着层的方法包括加热 (热固化)或紫外线固化。
在本发明的一实施例中，上述的第一基板与第二基板皆为芯片。 在本发明的一实施例中，上述的第一基板为一承载器且第二基板为一芯片。
在本发明的一实施例中，上述的第一基板为一芯片且第二基板为一承载器。
在本发明的一实施例中，上述的凸块为由打线制程形成的结线凸块或由电 镀制程形成的电镀凸块。这些凸块为金凸块、铜凸块或焊锡凸块。
在本发明的一实施例中，形成第一B阶粘着层的方法包括在这些第一焊垫 上或这些第二焊垫上形成多个第一二阶粘着块，以及B阶化这些第一二阶粘着 块以形成多个第一 B阶粘着块。
在本发明的一实施例中，形成第二 B阶粘着层的方法包括在这些第一 B阶 粘着块上形成多个第二二阶粘着块，以及B阶化这些第二二阶粘着块以形成多 个第二B阶粘着块。
在本发明的一实施例中，上述的第一B阶粘着层完全地覆盖第一基板且第 二 B阶粘着层包括多个第二 B阶粘着块。此外，第一 B阶粘着层的玻璃转换 温度(Tg)例如是高于、等于或低于第二B阶粘着层的玻璃转换温度。
5在本发明的芯片封装结构制程中，第一 B阶粘着层与第二 B阶粘着层皆形成于第一基板或第二基板之上，以使得设置于第一基板与第二基板之间的凸块能够被包覆。当一外力或热应力作用于芯片封装结构时，第一B阶粘着层与第 二B阶粘着层可分别提供支撑及保护，并防止凸块损坏，以使得芯片封装结构 的可靠度获得进一步的提高。
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式
作详细说明，其中图1为具有高分子凸块的芯片封装结构的剖面示意图。图2A及图2B为本发明的一实施例的芯片封装结构的剖面示意图。图3A至图3D为本发明的另一实施例的芯片封装结构的剖面示意图。图4为本发明的一实施例的堆叠型芯片封装结构的剖面示意图。图5至图7为本发明的多个实施例的堆叠型芯片封装结构的剖面示意图。图8A至图8F为一种芯片封装结构制程的剖面示意图。图9A至图9C为本发明的多个实施例的芯片封装结构的剖面示意图。图IO为本发明的另一实施例的堆叠型芯片封装结构的剖面示意图。图IIA至图IIC为图10的堆叠型芯片封装结构400'制程的剖面示意图。主要元件符号说明 100:芯片封装结构 110:第一基板 110a:表面112:接触垫 120:高分子凸块 130:芯片130a:有源表面 132:焊垫 140:焊料200:芯片封装结构 200':芯片封装结构 200，'芯片封装结构 200，"芯片封装结构 210:第一基板 210，第一芯片 212:第一焊垫 214:线焊垫 220:第二基板 220，第二芯片222:第二焊垫230:凸块230a:结线凸块230b:电镀凸块240:粘着材料240a:第一B阶粘着层240a':第一B阶粘着块240b:第二B阶粘着层240b':第二B阶粘着块310:基板312:焊垫320:凸块320a:结线凸块330:粘着材料330a:热固性粘着块340:具有B阶特性的粘着块400:堆叠型芯片封装结构400':堆叠型芯片封装结构 400b:堆叠型芯片封装结构400c:堆叠型芯片封装结构410:承载器420:焊线430:粘着层A:表面B:表面Dl:尺寸 D2:尺寸 SI:表面 S2:表面XI:第一二阶粘着层 X2:第二二阶粘着层具体实施方式
图2A及图2B为本发明的一实施例的芯片封装结构的剖面示意图。请参考 图2A及图2B，本发明的芯片封装结构200包括一第一基板210、 一第二基板 220、多个凸块230a (绘示于图2A)或230b (绘示于图2B)、 一第一 B阶粘 着层240a及一第二 B阶粘着层240b。第一基板210具有多个第一焊垫212。 第二基板220具有多个第二焊垫222且第二基板220设置于第一基板210的上 方。凸块230a、 230b设置于第一基板210与第二基板220之间，其中各第一焊 垫212分别透过其中一凸块230a、 230b与对应的第二焊垫222电性连接。第一 B阶粘着层240a粘着于第一基板210上。第二 B阶粘着层240b粘着于第一 B 阶粘着层240a与第二基板220之间，其中第一 B阶粘着层240a与第二 B阶粘 着层240b包覆凸块230a、 230b。此外，第一 B阶粘着层240a的构成成份可实 质上等同于第二B阶粘着层240b的构成成份。如图2A及图2B所示，第一 B 阶粘着层240a粘着于第一基板210的表面Sl上且第二 B阶粘着层240b粘着 于第二基板220的表面S2上。值得注意的是，本发明利用第一 B阶粘着层240a 与第二 B阶粘着层240b加强第一基板210及第二基板220之间的粘着性，并 可分别提供支撑及保护，以防止凸块损坏，使得芯片封装结构的可靠度可被提咼。如图2A及图2B所示，在本实施例中，第一B阶粘着层240a的厚度实质 上等于第二B阶粘着层240b的厚度。然而，基于实际设计需求，第一B阶粘 着层240a的厚度也可不同于第二 B阶粘着层240b的厚度。第一基板210包括多个设置于其具有的表面Sl上的多个焊垫212。第二基 板220设置于第一基板210的上方且亦包括多个设置于其具有的表面S2上的 多个焊垫222。根据本实施例，第一基板210与第二基板220可皆为芯片。在 本发明的另一实施例中，第一基板210与第二基板220其中之一者为芯片。在 本发明中，第一基板210与第二基板220的型式不被限定。凸块230a或230b 设置于第一焊垫212与第二焊垫222之间。特别的是，各凸块230a或230b的 上端与第二焊垫222接触且各凸块230a或230b的下端与第一焊垫212接触。在本实施例中，凸块为结线凸块230a (如图2A所示)，且结线凸块230a 可为金结线凸块或铜结线凸块。在本发明的另一实施例中，凸块可为电镀凸块 230b(如图2B所示)。各结线凸块230a或各电镀凸块230b被一粘着块240a' 包覆。电镀凸块230b可为金凸块、铜凸块、焊锡凸块或其他导电凸块。根据本实施例，第一B阶粘着层240a包括多个第一B阶粘着块240a，，且 第二 B阶粘着层240b包括多个第二 B阶粘着块240b，，其中第一 B阶粘着块 240a，粘着于第一基板210的表面Sl上且第二 B阶粘着块240b，粘着于第二基 板210的表面S2上。在本实施例中，当第二 B阶粘着块240a，为导电或非导电， 第一 B阶粘着块240a，为导电或非导电。由于第一 B阶粘着块240a'彼此之间为 电性绝缘且第二 B阶粘着块240b，彼此之间为电性绝缘，故即使第一 B阶粘着 块240a，与第二B阶粘着块240b，皆为导电，仍可防止凸块230a、 230b之间的 短路。在本实施例中，第一 B阶粘着层240a与第二 B阶粘着层240b可为 ABLESTIK的8008或8008HT，且其玻璃转换温度大约介于摄氏八十度与摄氏 三百度之间。此外，第一 B阶粘着层240a与第二 B阶粘着层240b可为 ABLESTIK的6200、 6201、 6202C或HITACHI Chemical CO., Ltd.提供的 SA-200-6、 SA-200-10，且其玻璃转换温度大约介于摄氏负四十度与摄氏一百五 十度之间。第一 B阶粘着层240a的玻璃转换温度可大于、等于或小于第二 B阶粘着层240b的玻璃转换温度。此外，例如可将一些导电粒子(如银粒子、 铜粒子及金粒子)掺杂于第一 B阶粘着层240a与第二 B阶粘着层240b中以增 加导电性。图3A至图3D为本发明的另一实施例的芯片封装结构的剖面示意图。请 参考图3A及图3B，除了第一 B阶粘着层240a与第二 B阶粘着层240b完全地 填满凸块230之间的空隙之外，本实施例的芯片封装结构200'与图2A及图2B 的芯片封装结构200是相似的。特别的是，第一B阶粘着层240a与第二B阶 粘着层240b皆为非导电以防止凸块230之间的短路。请参考图3C，除了第一 B阶粘着层240a的尺寸Dl与第二 B阶粘着层240b 的尺寸D2不同之外，本实施例的芯片封装结构200'，与图3A的芯片封装结构 200'是相似的。如图3C所示，第一B阶粘着层240a的尺寸Dl小于第二B阶 粘着层240b的尺寸D2，以使得第一基板210 —部分的面积不会被第一 B阶粘 着层240a所覆盖并暴露于外。除了凸块230所占的面积之外，第二 B阶粘着 层240b完全地覆盖第二基板220的表面S2，且第一 B阶粘着层240a使第一基 板210的表面S1 (周围的区域)暴露于外。请参考图3D，除了第一 B阶粘着层240a包括多个第一 B阶粘着块240a' 之外，本实施例的芯片封装结构200"，与图3C的芯片封装结构200"是相似的。图4为本发明的一实施例的堆叠型芯片封装结构的剖面示意图。请参考图 4，堆叠型芯片封装结构400包括一承载器410、第一芯片210，、第二芯片220，、 多个凸块230、 一第一B阶粘着层240a、 一第二 B阶粘着层240b及多条焊线 420。第一芯片210、第二芯片220、凸块230及粘着材料240的排列方式可与 前述的实施例相同(如图2A及图2B所示)。在本实施例中，第一芯片210， 借由一粘着层430 (如环氧树脂、银胶、粘晶胶膜(DAF)等等)与承载器410 结合且透过焊线420与承载器410电性连接。特别的是，第一芯片210'具有透 过焊线420与承载器410电性连接的线焊垫214。图5至图7为本发明的多个实施例的堆叠型芯片封装结构的剖面示意图。 请参考图5，堆叠型芯片封装结构400a包括一承载器410、 一第一芯片210'、 一第二芯片220'、多个凸块230、 一第一B阶粘着层240a、 一第二 B阶粘着层 240b及多条焊线420。第一芯片210'、第二芯片220'、凸块230、第一 B阶粘着层240a及第二 B阶粘着层240b的排列方式实质上与图3A或图3B的排列 方式相同。第一芯片210'借由一粘着层430 (如环氧树脂、银胶、粘晶胶膜等 等)与承载器410结合且透过焊线420与承载器410电性连接。特别的是，第 一芯片210'具有透过焊线420与承载器410电性连接的线焊垫214。连接于线 焊垫214的焊线420的一端被第一 B阶粘着层240a包覆。第一芯片210，与第 二芯片220，之间的距离(stand-off)由第一 B阶粘着层240a与第二 B阶粘着层 240b至少其中一者来维持，以使得焊线420可被保护而免于损坏。请参考图6及图7，在堆叠型芯片封装结构400b与400c中，第一芯片210，、 第二芯片220，、凸块230、第一B阶粘着层240a及第二B阶粘着层240b的排 列方式亦可与图3C及图3D的前述实施例相同或相似。如图6及图7所示，第 一芯片210，的线焊垫214不会被第一 B阶粘着层240a (如图6所示)或第一 B 阶粘着块240a，(如图7所示)覆盖并且暴露于外，以使得焊线420不会被第 一B阶粘着层240a (如图6所示)或第一 B阶粘着块240a'(如图7所示)所 包覆。以下说明图2A的芯片封装结构200的制程。值得注意的是，图3A及图 3B的芯片封装结构200'的制程相似于在图8A至图8D中所揭露的制程。因此， 省略有关于如图3A及图3B所示的芯片封装结构200'的制程的说明。图8A至图8F—种芯片封装结构制程的剖面示意图。请参考图8A,提供 一具有多个第一焊垫212的第一基板210与一具有多个第二焊垫222的第二基 板220，并在第一基板210的第一焊垫212上形成多个凸块230。在本实施例 中，凸块230为由打线制程形成的结线凸块且相似于如图2A所示的凸块230a。 在另一实施例中，凸块230为由电镀制程形成的电镀凸块且相似于如图2B所 示的凸块230b。在本实施例中，第一基板210为一承载器，如一印刷电路板，且第二基板 220为一芯片，其中印刷电路板可为FR4、 FR5、 BT、 PI电路基板。在本发明 的另一实施例中，第一基板210可为一承载器，而第二基板220可为一芯片。 在本发明的又一实施例中，第一基板210可为一芯片，而第二基板220可为一 承载器。请参考图8B及图8C，在第二基板220上形成一第一二阶粘着层XI并将其B阶化(如预固化或部分固化)以形成一包括多个第一B阶粘着块240a'的 第一B阶粘着层240a。请参考图8D及图8E，在第一B阶粘着层240a (第一 B阶粘着块240a') 上形成一第二二阶粘着层X2并将其B阶化以形成一包括多个第二 B阶粘着块 240b，的第二 B阶粘着层240b。特别的是，由于第一二阶粘着层XI与第二二阶 粘着层X2是由具有二阶(A阶及B阶)性质的热固性粘着材料制造而成，故 第一 B阶粘着层240a与第二 B阶粘着层240b在第一二阶粘着层XI与第二二 阶粘着层X2被B阶化之后形成。在本实施例中，具有二阶性质的热固化粘着 材料可为聚乙酰胺、聚奎宁、苯并环丁烯或诸如此类。特别的是，第一B阶粘 着层240a与第二 B阶粘着层240b可为ABLESTIK的8008或8008HT，且其玻 璃转换温度大约介于摄氏八十度与摄氏三百度之间。此外，第一 B阶粘着层 240a与第二 B阶粘着层240b可为ABLESTIK的6200、6201 、6202C或HITACHI Chemical CO., Ltd.提供的SA-200-6、 SA-200-10，且其玻璃转换温度大约介于 摄氏负四十度与摄氏一百五十度之间。第一 B阶粘着层240a的玻璃转换温度 较佳是高于、等于或低于第二 B阶粘着层240b的玻璃转换温度。此外，例如 可将一些导电粒子(如银粒子、铜粒子及金粒子)掺杂于第一B阶粘着层240a 与第二 B阶粘着层240b中以增加导电性。除此之外，具有二阶性质的热固性 粘着材料可为导电或非导电，且其可由网板印刷、刷涂、喷涂、旋涂或浸渍形 成。在如图8D及图8E所示的步骤中，具有二阶性质的热固性粘着材料可为液 态或胶质以易于散布在第二基板220之上。本发明不限制热固性粘着材料的类 型。请参考图8F，在形成第一B阶粘着层240a与第二B阶粘着层240b之后， 第一基板210与第二基板220透过第二 B阶粘着层240b相结合，以使得各第 一焊垫212分别透过其中一凸块230与对应的第二焊垫222电性连接。特别的 是，第二 B阶粘着层240b借着第一 B阶粘着层240a与第二 B阶粘着层240b 的再固化而与第一基板210的表面Sl相结合。在第一 B阶粘着层240a与第二 B阶粘着层240b完全固化之后，若必要则进行一后固化程序。为了确保第一基板210与第二基板220之间的电性连接，应该谨慎地控制 第一 B阶粘着层240a的厚度与第二 B阶粘着层240b的总厚度，以使得凸块230能够穿过第一 B阶粘着层240a与第二 B阶粘着层240b并连接于第二基板 220的第二焊垫222。在本实施例中，第一B阶粘着层240a的厚度实质上等于 第二 B阶粘着层240b的厚度。然而，基于实际设计需求，第一 B阶粘着层240a 的厚度亦可不同于第二 B阶粘着层240b的厚度。
根据本实施例，形成第一 B阶粘着层240a的方法包括在第一焊垫212或 地二焊垫222上形成多个第一二阶粘着块以及B阶化第一二阶粘着块以形成多 个第一 B阶粘着块240a，。此外，形成第二 B阶粘着层240b的方法包括在第一 B阶粘着块240a，上形成多个第二二阶粘着块以及B阶化第二二阶粘着块以形 成多个第二 B阶粘着块240b'。
本发明并不限制第一B阶粘着层240a与第二B阶粘着层240b的配置方式， 图8A至图8F所示的配置方式仅是用以说明。以下配合图示说明其他第一B阶 粘着层240a与第二 B阶粘着层240b的配置方式。
图9A至图9C为本发明的多个实施例的芯片封装结构的剖面示意图。请参 考图9A，在本发明的一实施例中，第一B阶粘着层240a形成并覆盖于第二基 板220的表面S2之上，而包括多个第二 B阶粘着块240b，的第二 B阶粘着层 240b形成于第一B阶粘着层240a上(如图9A所示)。在如图9B所示的另一 实施例中，包括第一 B阶粘着块240a，的第一 B阶粘着层240a形成于第一基板 210的表面Sl上，而包括第二 B阶粘着块240b，的第二 B阶粘着层240b形成 于第一 B阶粘着块240a，上。在如图9C所示的又一实施例中，第一 B阶粘着 层240a形成并完全覆盖于第一基板210的表面Sl上，而包括第二 B阶粘着块 240b，的第二 B阶粘着层240b形成于第一 B阶粘着块240a，上。
图10为本发明的另一实施例的堆叠型芯片封装结构的剖面示意图。图10 的堆叠型芯片封装结构包含图3A或图3B的芯片封装结构200'。请参考图10, 在堆叠型芯片封装结构400，中，第二基板220的非有源表面(inactive surface) 透过一粘着层430 (如环氧树脂、银胶、粘晶胶膜(DAF)等等)与承载器410 结合，且焊线420电性连接于线焊垫224与承载器410之间。特别的是，当图 3A或图3B的芯片封装结构200'透过粘着层430与承载器410结合时，各焊线 420靠近线焊垫224的一端被第一 B阶粘着层240a，包覆。此外，第一 B阶粘 着层240a在不与焊线420接触的情况下设置于第二 B阶粘着层240b上，以使得焊线420在第一 B阶粘着层240a与第二 B阶粘着层240b的结合过程中，是 被第二 B阶粘着层240b所保护的。以下将说明堆叠型芯片封装结构400，制程 的细节。
图IIA至图IIC为图10的堆叠型芯片封装结构400'制程的剖面示意图。 请参考图11A，提供一承载器410，接着将具有多个第二焊垫222与多个线焊 垫224的第二基板220透过一粘着层结合于承载器410。然后形成多条焊线420 以电性连接线焊垫224与承载器410。
请参考图IIB及图IIC，在形成焊线420之后，提供一具有多个第一焊垫 212的第一基板210与凸块230。接着，在第一基板210的表面S1上相继地形 成一第一B阶粘着层240a与一第二B阶粘着层240b。最后，将第一基板210 压合于第二基板220上，以使得被第一 B阶粘着层240a与第二 B阶粘着层240b 包覆的凸块230电性连接于第二焊垫222。值得注意的是，由于第二B阶粘着 层240b具有足够的柔软性，故焊线420能够穿过第二B阶粘着层240b。在结 合过程(第一基板210与第二基板220之间的结合)之中或之后，第一B阶粘 着层240a与第二 B阶粘着层240b透过热或紫外线进行再固化。在第一 B阶粘 着层240a与第二B阶粘着层240b相结合之后，若必要则进行一后固化程序。
如图11B及图11C所示，第一 B阶粘着层240a、第二 B阶粘着层240b 与凸块230皆形成于第一基板210的表面Sl上。在本发明的另一实施例中， 当第一 B阶粘着层240a与第二 B阶粘着层240b形成于第一基板210的表面 Sl上时，凸块230可形成于第二焊垫222上。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本 领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善， 因此本发明的保护范围当以权利要求书所界定的为准。
权利要求
1.一种芯片封装结构制程，包括提供一具有多个第一焊垫的第一基板；提供一具有多个第二焊垫的第二基板；于该第一基板具有的该第一焊垫上形成多个凸块；于该第一基板上或该第二基板上形成一第一二阶粘着层；B阶化该第一二阶粘着层以形成一第一B阶粘着层；于该第一B阶粘着层上形成一第二二阶粘着层；B阶化该第二二阶粘着层以形成一第二B阶粘着层；以及透过该第一B阶粘着层与该第二B阶粘着层结合该第一基板与该第二基板，以使得各该些第一焊垫分别透过其中一凸块与对应的第二焊垫电性连接。
2. 如权利要求1所述的芯片封装结构制程，其特征在于，该第一基板与该 第二基板皆为芯片。
3. 如权利要求1所述的芯片封装结构制程，其特征在于，该第一基板为一 承载器且该第二基板为一芯片。
4. 如权利要求1所述的芯片封装结构制程，其特征在于，该第一基板为一 芯片且该第二基板为一承载器。
5. 如权利要求1所述的芯片封装结构制程，其特征在于，该凸块为由打线 机形成的结线凸块或由电镀制程形成的电镀凸块。
6. 如权利要求1所述的芯片封装结构制程，其特征在于，形成该第一B阶 粘着层的方法包括在该些第一焊垫或该些第二焊垫上形成多个第一二阶粘着块；以及 B阶化该些第一二阶粘着块以形成多个第一 B阶粘着块。
7. 如权利要求6所述的芯片封装结构制程，其特征在于，形成该第二B阶 粘着层的方法包括在该些第一B阶粘着块上形成多个第二二阶粘着块；以及B阶化该些第二二阶粘着块以形成多个第二 B阶粘着块。
8，如权利要求l所述的芯片封装结构制程，其特征在于，该第一B阶粘着层完全地覆盖该第一基板，且该第二 B阶粘着层包括多个第二 B阶粘着块。
9. 如权利要求l所述的芯片封装结构制程，其特征在于，该第一B阶粘着 层的玻璃转换温度高于、等于或低于该第二 B阶粘着层的玻璃转换温度。
10. 如权利要求1所述的芯片封装结构制程，其特征在于，B阶化该第一二 阶粘着层与该第二二阶粘着层的方法包括加热固化或紫外线固化。
全文摘要
本发明揭示一种可靠度获得提升的芯片封装结构制程。首先，提供一具有多个第一焊垫的第一基板及一具有多个第二焊垫的第二基板，并在第一基板的这些第一焊垫上形成多个凸块。在第一基板或在第二基板上形成一第一二阶粘着层并将其B阶化以形成一第一B阶粘着层。在第一B阶粘着层上形成一第二二阶粘着层并将其B阶化以形成一第二B阶粘着层。接着，透过第一B阶粘着层与第二B阶粘着层结合第一基板与第二基板，以使得各第一焊垫分别透过其中一凸块与对应的第二焊垫电性连接。
文档编号H01L21/60GK101625987SQ20081021468
公开日2010年1月13日 申请日期2008年8月29日 优先权日2008年7月8日
发明者沈更新, 伟 王 申请人:南茂科技股份有限公司;百慕达南茂科技股份有限公司