专利名称：半导体加工铜互连的方法
技术领域：
本发明涉及一种半导体加工技术，尤其涉及一种半导体加工铜互连的方法。
背景技术：
随着CMOS晶体管尺寸不断縮小到次微米级，在高效率、高密度集成电路中的晶体 管数量上升到几千万个。这些数量庞大的有源元件的信号集成需要高密度金属连线，然而 这些金属互连线带来的电阻和寄生电容已经成为限制这种高效集成电路速度的主要因素。
目前，半导体工业采用金属铜互连线，减少了金属连线层间的电阻、增强了电路稳 定性；同时采用低介电常数介质材料替代二氧化硅作为金属层间的绝缘介质，减少了金属 连线层之间的寄生电容。 但是，对铜的刻蚀非常困难。现有技术中，铜互连采用双嵌入式工艺，又称双大马 士革工艺(Dual Damascene)，首先，在基板上沉积一定厚度的低介电常数介质材料，并在低 介电常数介质材料上刻出通孔和沟槽等；然后，在沟槽和通孔中填充铜金属，形成了一层金 属互连线。铜金属的填充工艺是由铜阻挡层/铜籽晶层的制备与铜电镀填充共同完成的， 其中，铜阻挡层/铜籽晶层的制备工艺是关键环节。 如图1所示，现有技术中，铜阻挡层/铜籽晶层的制备的工艺流程如下 i)去气通过加热的方式去除前道工艺及大气传输过程中残留的可挥发性气体
杂质，以保证铜金属层的电学性能； ii)预清洗通过等离子反应刻蚀的方法去除前道工艺及大气传输过程中，残留 在下层金属表面的不可挥发性杂质和铜的氧化物，以保证铜金属层的电学性能，在45nm及 以下技术节点，多采用远程等离子体反应预清洗设备进行预清洗工艺； iii)铜阻挡层沉积用于阻挡铜金属与介质材料的直接接触(铜原子在现有介质 材料中的扩散速度非常快，直接接触会导致金属互连线的短路或断路)，并起到介质材料与 铜金属之间的过渡粘结作用； iv)铜籽晶层沉积，为后续的铜电镀工艺提供导电层。
上述现有技术至少存在以下缺点 实现反应预清洗技术，特别是远程等离子体反应预清洗技术的设备结构复杂，价 格高昂；同时，由于过程中存在化学反应，对硅片产生污染的可能性相对较高，另外，现有的 等离子PVD技术在进行孔隙填充薄膜制备的过程中，无法完全避免顶部悬挂(Overhang)和 底部拐角填充不足的问题，使产品的成品率下降。
发明内容
本发明的目的是提供一种工艺简单、成本低、产品成品率高的半导体加工铜互连 的方法。 本发明的目的是通过以下技术方案实现的 半导体加工铜互连的方法，包括在基板上形成通孔和沟槽，其特征在于，包括
在所述形成通孔和沟槽的基板上沉积铜阻挡层和铜籽晶层； 所述沉积铜阻挡层之后还进行离子溅射步骤，所述离子为惰性气体离子。 由上述本发明提供的技术方案可以看出，本发明所述的半导体加工铜互连的方
法，由于在沉积铜阻挡层之后还进行离子溅射步骤，可以实现预清洗，工艺简单、成本低；可
以改善阻挡层/籽晶层薄膜沉积孔隙填充性能、降低对阻挡层/籽晶层薄膜沉积要求，使产
品的成品率提高。
图1为现有技术中铜阻挡层/铜籽晶层的制备的工艺流程示意图；
图2为本发明中铜阻挡层/铜籽晶层的制备的工艺流程示意图。
具体实施例方式
本发明的半导体加工铜互连的方法，其较佳的具体实施方式
如图2所示，首先， 在基板上形成通孔和沟槽，然后，在所述形成通孔和沟槽的基板上沉积铜阻挡层和铜籽晶 层； 在沉积铜阻挡层之后还进行离子溅射步骤，离子溅射步骤可以在沉积铜籽晶层之 前进行，也可以在沉积铜籽晶层之后进行。也可以在沉积铜籽晶层之前和之后均进行离子 溅射步骤。 在沉积铜阻挡层之前，可以首先对通孔和沟槽进行去气处理，铜阻挡层可以为氮 化钽/钽(TaN/Ta)双层阻挡层，也可以选用其它的阻挡层。铜阻挡层的沉积可以通过 PVD (物理气相/溅射沉积)方法进行，也可以通过其它的方法进行。
具体实施例一 包括以下工艺流程去气= >铜阻挡层沉积=>离子溅射(1)=>铜籽晶层沉积 = >离子溅射(2)。
首先进行去气工艺和铜阻挡层沉积工艺； 在铜阻挡层沉积步骤完成之后，在通孔底部的下层铜金属表面上依次存在氧化铜
等杂质层、氮化钽/钽双层阻挡层。随后进行的离子溅射(1)工艺步骤，通过溅射的方式，
将同时去除以上两层物质，暴露出下层铜金属表面；而且，离子溅射将起到重溅射技术的作
用，对沉积在其他区域的铜阻挡层薄膜进行溅射轰击，调整已经沉积在通孔、沟槽侧壁的铜
阻挡层台阶覆盖形貌，改善等离子PVD阻挡层薄膜沉积过程中造成的顶部悬挂(Overhang)
和底部拐角填充不足的问题。也就是说，离子溅射(1)将同时起到预清洗和重溅射的双重
作用，优化阻挡层薄膜孔隙填充覆盖，对阻挡层沉积的要求可以在一定程度上降低。此外，
由于此时低介电常数介质材料已经为阻挡层薄膜所保护，离子溅射不会对其造成损伤，而
且，同样由于低介电常数介质材料已经为阻挡层薄膜所保护，再溅射至底部侧壁的微量铜
金属不会与介质材料直接接触，还可以在一定程度上帮助提高铜籽晶层的底部拐角侧壁覆 圭.
rm.， 接着进行籽晶层沉积工艺； 最后进行离子溅射(2)工艺，主要目的在于对已经沉积的籽晶层薄膜进行重溅 射，优化籽晶层薄膜孔隙填充覆盖，对籽晶层沉积的要求也可在一定程度上降低。
其中，离子溅射(1)工艺步骤的工艺条件为上射频功率为300 800W，下射频功 率为200 700W，氩气流量为20 150sccm。 其中，离子溅射(2)工艺步骤的工艺条件为上射频功率为300 800W，下射频功 率为200 750W，氩气流量为20 150sccm。
具体实施例二 包括以下工艺流程去气= >阻挡层沉积=>离子溅射(1)=>籽晶层沉积。
与具体实施例一相比，简化了工艺步骤，可以满足预清洗与优化阻挡层薄膜孔隙 填充覆盖的双重效果。 其中，离子溅射(1)工艺步骤的工艺条件为上射频功率为300 800W，下射频功 率为200 700W，氩气流量为20 150sccm。
具体实施例三 包括以下工艺流程去气= >阻挡层沉积=>籽晶层沉积=>离子溅射(2')。
与具体实施例一相比，简化了工艺步骤，在籽晶层沉积步骤完成之后，在通孔底部 的下层铜金属表面上依次存在氧化铜等杂质层、氮化钽/钽双层阻挡层以及铜籽晶层，由 离子溅射(2')工艺步骤一次性去除，可以满足预清洗与优化籽晶层薄膜孔隙填充覆盖的 双重效果。 其中，离子溅射(2')工艺步骤的工艺条件为上射频功率为300 800W，下射频 功率为300 800W，氩气流量为20 150sccm。 本发明中的离子溅射步骤中的离子为惰性气体离子，惰性气体可以是上述实施例 中的氩气，也可以是氦气，或氩气与氦气的混合气体，还可以包括其它的惰性气体等。
本发明可以应用于45nm以下技术节点的铜双大马士革互连工艺，是一种优化的 铜阻挡层/籽晶层薄膜制备工艺流程。 采用低成本的离子溅射可以实现预清洗，通过工艺流程的改变，在保证工艺整合 性能的前提下有效的降低了设备及芯片制造成本； 通过离子溅射的重溅射技术效果可以改善阻挡层/籽晶层薄膜沉积孔隙填充性 能，满足45nm以下技术节点铜双大马士革互连工艺的要求； 可以降低对阻挡层/籽晶层薄膜沉积要求，有利于在现有技术条件下实现向32nm
以下技术节点扩展，避免了向更小技术节点扩展时芯片制造设备升级的成本支出。 以上所述，仅为本发明较佳的具体实施方式
，但本发明的保护范围并不局限于此，
任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，
都应涵盖在本发明的保护范围之内。
权利要求
一种半导体加工铜互连的方法，包括在基板上形成通孔和沟槽，其特征在于，包括在所述形成通孔和沟槽的基板上沉积铜阻挡层和铜籽晶层；所述沉积铜阻挡层之后还进行离子溅射步骤，所述离子为惰性气体离子。
2. 根据权利要求1所述的半导体加工铜互连的方法，其特征在于，所述惰性气体包括 氩气或氦气中的至少一种气体。
3. 根据权利要求2所述的半导体加工铜互连的方法，其特征在于，所述的离子溅射步 骤在沉积所述铜籽晶层之前或之后进行。
4. 根据权利要求3所述的半导体加工铜互连的方法，其特征在于，在沉积所述铜籽晶 层之前进行的离子溅射步骤的工艺条件为上射频功率为300 800W，下射频功率为200 700W，所述氩气的流量为20 150sccm。
5. 根据权利要求3所述的半导体加工铜互连的方法，其特征在于，在沉积所述铜籽晶层之后进行的离子溅射步骤的工艺条件为上射频功率为300 800W，下射频功率为300 800W，所述氩气的流量为20 150sccm。
6. 根据权利要求2所述的半导体加工铜互连的方法，其特征在于，在沉积所述铜籽晶 层之前和之后均进行所述离子溅射步骤。
7. 根据权利要求6所述的半导体加工铜互连的方法，其特征在于，在沉积所述铜籽晶 层之前进行的离子溅射步骤的工艺条件为上射频功率为300 800W，下射频功率为200 700W，所述氩气的流量为20 150sccm j在沉积所述铜籽晶层之后进行的离子溅射步骤的工艺条件为上射频功率为300 800W，下射频功率为200 750W，所述氩气的流量为20 150sccm。
8. 根据权利要求1所述的半导体加工铜互连的方法，其特征在于，在沉积所述铜阻挡 层之前，首先对所述通孔和沟槽进行去气处理。
9. 根据权利要求1所述的半导体加工铜互连的方法，其特征在于，所述铜阻挡层为氮 化钽/钽双层阻挡层。
10. 根据权利要求1或9所述的半导体加工铜互连的方法，其特征在于，所述铜阻挡层 的沉积通过PVD方法进行。
全文摘要
本发明公开了一种半导体加工铜互连的方法，首先在基板上形成通孔和沟槽，并对通孔和沟槽进行去气处理；然后，沉积铜阻挡层和铜籽晶层；在沉积铜阻挡层之后，且在沉积铜籽晶层之前和/或之后进行离子溅射步骤。通过离子溅射步骤，可以实现预清洗，工艺简单、成本低；可以改善阻挡层/籽晶层薄膜沉积孔隙填充性能、降低对阻挡层/籽晶层薄膜沉积要求，使产品的成品率提高。可以应用于45nm以下技术节点的铜双大马士革互连工艺，实现向32nm以下技术节点扩展，并避免向更小技术节点扩展时芯片制造设备升级的成本支出。
文档编号H01L21/70GK101740480SQ20081022647
公开日2010年6月16日 申请日期2008年11月12日 优先权日2008年11月12日
发明者杨柏 申请人:北京北方微电子基地设备工艺研究中心有限责任公司