专利名称：：提高表面性能的方法
技术领域：
：本发明涉及集成电路加工制造技术，具体涉及提高表面性能的方法。
背景技术：
：在集成电路加工制造过程中，晶圆(wafer)的加工工艺处于最为核心和关键的地位，晶圆加工工艺的质量对于最终得到的门电路的工作性能具有决定性的影响。其中，在wafer的后段加工工艺中，当完成对通孔(ContactHole)的金属层沉积之后，需要对沉积后的金属层(通常是金属铜Cu)进行化学机械抛光(ChemicalMechanicalPolishing，CMP)，进行CMP处理前的wafer剖面结构如图1中左侧所示，此时下部的深色区域为低介电常数材料(LowkMaterial,LkM)构成的绝缘层(DielectricFilm),沉积过程中的金属Cu将通孔填充后继续覆盖到绝缘层之上，形成连通的金属层，如图中浅色区域所示；经过CMP处理后wafer剖面结构如图1右侧所示，通过CMP去除连通的金属层，而只保留通孔当中沉积的金属Cu。为了避免绝缘层上附着的部分残留金属，所述的CMP过程需要在将连通的金属层去除后进一步对绝缘层进行处理，从而使得通孔中的金属Cu连同绝缘层再被研磨掉一定厚度。由图1中左右侧的比较可以看出，右侧的绝缘层厚度相比于左侧图中CMP处理之前的绝缘层厚度要略薄一些。需要指出的是，所述的CMP处理之后还包括例行的清洗步骤一即在CMP之后使用各种类型的溶液或去离子水(DIwater)对wafer表面的加工残余物进行清洗。在wafer加工过程中，通常将对于wafer的沉积、刻蚀、研磨等操作称为主工序，而每一个主工序完成后相应的会有一些配套的清洗、测量和检测操作，这些通常被称为副工序或从属工序。主工序是为了最终加工生产出门电路必不可少的步骤，而副工序通常会随着加工工艺精度和最终电路性能要求的不同而进行选择性的执行。容易理解，工艺要求越严格，贝幅U工序一般就不能省略；而如果工艺要求或电路性能要求较低，则副工序的执行通常就可以省略。对于如图1右侧所示的经过CMP处理后的wafer,在实际生产加工的过程中，由于生产线设备的调度和工序安排的原因，通常并不能立即进行后续通过化学气相沉积(ChemicalV即orizeD印osition，CVD)的方法生成掺氮的碳化硅(NDC)层或氮化硅(Si3N4)层的主工序(为便于表述，下文中简称为CVD方法生成NDC/Si3N4层的主工序)，从而会被闲置一段时间，在这段闲置时间内，如前文所述，根据工艺和电路性能的要求，可能需要执行相应的副工序，也可能不需要执行(具体的工序流程与本发明并无关系，故不在此详细展开介绍)，但无论是否执行所述的副工序，wafefr从结束CMP处理之后到进行后续的CVD方法生成NDC/Si3N4层的主工序，通常都需要经过一定的闲置时间，这段闲置时间业界通常也称其为Qtime-即，无论是否执行所述的副工序，从结束CMP处理到开始后续的主工序，之间经过的时间被称为Qtime。3在所述的Qtime期间，由于wafer所处的环境远非理想如果在反应腔内对wafer进行副工序要求的清洗、测量和检测，则wafer所处的环境还相对洁净和可控；如果CMP结束后的闲置时间较长，wafer甚至可能会退出加工生产线而放置起来保存一段时间，从而更容易受到保存环境的影响，而这时wafer的保存环境相比反应腔无疑更加恶劣和污浊。业界通常按照概率统计的方法计算wafer能够达到设定性能要求的置信度，以该置信度作为衡量wafer性能的量化标准，例如下表1列举出了Qtime分别为1小时、4小时、8小时和12小时，性能要求为通孔间绝缘区域的击穿电压大于50伏，8个wafer样本中的通孔间绝缘区域的击穿电压在置信度为0.1%时的值，其中所述置信度为0.1%表示的含义是实际击穿电压有0.1%的可能小于该标称值<table>tableseeoriginaldocumentpage4</column></row><table>表l在表1中，以编号#1的wafer为例，其在置信度O.1%时的标称击穿电压值为82.15V，表示该wafer有0.1%的可能性其实际击穿电压会小于该标称值。类似的，还有置信度为50%或更高置信度的标称参数。容易理解，置信度越小的标称参数，wafer通孔间绝缘区域的实际击穿电压小于该标称值的可能性越低，也就是该wafer的工作性能越有保证。由表l可见，编号ft4到编号ft8的5片wafer，其经过Qtime之后已经无法满足设定的性能要求(即编号#4到编号#8的5片wafer的标称击穿电压已经小于50V)。显然，随着Qtime的时间逐渐增加，wafer的工作性能越来越差。下面将结合图2对造成这种结果的原因进行说明，图2所示为Qtime期间的wafer剖面结构示意图，其中下方深色区域为绝缘层，而上方的浅色区域则为通孔中沉积的金属Cu;在CMP对连通金属层的研磨、以及对绝缘层和金属层同时进行处理的过程中，由于同时进行化学反应和机械研磨两种方式的处理，金属层表面部分Cu原子键会在化学反应和机械研磨的作用下被破坏而形成自由Cu离子，这些自由离子不仅能够在金属层的表面自由移动，而且还能够通过扩散迁移而进入绝缘层，从而导致绝缘层的电学性能发生变化(即其导电能力增强)，如图2所示，这种离子迁移不仅会导致所述通孔间绝缘层的击穿电压降低，而且会使得最终形成的电路结构中形成电流通道而出现漏电电流(LeakageCurrent)，严重降低wafer的性能；此外，在Qtime期间，由于wafer保存环境并不理想，所述保存环境中常常包含相当数量的有机粒子，其中的一些有机粒子可能会沉降到wafer的表面或被所述Cu离子吸附到wafer表面，从而形成表面杂质污染；另一方面，所述Cu离子中的一部分还会与保存环境中的氧气结合发生缓慢氧化，从而在wafer表面形成Cu的氧化物，如图2所示，显然，这些表面杂质污染和氧化物的生成又会进一步降低wafer的性能。由于CMP已经是成熟且固定的处理流程，如果需要进行改进则需要改造集成电路加工流水线上的CMP设备，成本十分高昂；此外，在Qtime期间的wafer保存环境由于牵涉的不确定因素太多，如果按照严格的净化保存要求改善wafer的保存环境，不仅成本太高且很难达到理想的改善效果，可操作性不强。因此，对于Qtime越长则wafer的表面性能越差的问题，现有技术尚无法提供有效的解决方法。
发明内容本发明提供的提高表面性能的方法，能够在不增加成本的情况下快速有效修复Qtime期间产生的wafer表面性能降低。为达到上述目的，本发明的技术方案具体是这样实现的—种提高表面性能的方法，在对沉积后的金属层进行化学机械抛光处理之后，对晶圆进行CVD方法生成NDC/Si3N4层的处理之前，该方法进一步包括采用含有氢氟酸的酸性有机溶液对化学机械抛光处理后的晶圆进行表面处理，并使用去离子水对晶圆进行清洗。所述采用含有氢氟酸的酸性有机溶液对化学机械抛光处理后的晶圆进行表面处理的步骤，与对晶圆进行CVD方法生成NDC/Si3N4层处理的步骤之间的时间间隔不超过4个小时。所述采用含有氢氟酸的酸性有机溶液对化学机械抛光处理后的晶圆进行表面处理的方法包括采用氢氟酸浓度为5%的酸性有机溶液，对晶圆进行表面处理且至少持续10秒。在对沉积后的金属层进行化学机械抛光处理之后，对晶圆进行CVD方法生成NDC/Si3N4层的处理之前，该方法进一步包括执行对晶圆进行例行清洗、对通孔中金属厚度进行测量，或对晶圆进行缺陷检测中的任意组合，且其与所述采用含有氢氟酸的酸性有机溶液对化学机械抛光处理后的晶圆进行表面处理，并使用去离子水对晶圆进行清洗的步骤间的先后次序任意。由上述的技术方案可见，本发明提供的提高表面性能的方法，通过使用含有HF的酸性有机溶液，能够减少wafer表面的自由金属离子、消除金属氧化物以及溶解造成表面杂质污染的有机粒子，有效修复了Qtime期间产生的wafer表面性能的降低，相比于现有5技术有效提高了wafer的表面性能。同时，由于HF和有机溶液本身都是常用工业原料，其成本很低且在集成电路加工过程中的其他工序中也有使用，因此应用改进后的加工流程完全不会带来成本的增加。图1为现有技术中经过CMP处理后的wafer剖面结构示意图。图2为现有技术中Qtime期间的wafer剖面结构的示意图。图3为本发明提供的提高表面性能的方法的流程示意图。图4为本发明实施例中实验一的执行流程示意图。图5为本发明实施例中实验二的执行流程示意图。具体实施例方式为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。本发明提出的提高表面性能的方法，其核心思想在于在完成对于金属层的CMP之后，经过包含可能执行的副工序的Qtime之后，并不立即执行CVD方法生成NDC/Si3N4层的主工序，而是在执行所述CVD方法生成NDC/Si3N4层的主工序之前添加一步对wafer表面进行清洗的步骤。由于所述副工序是否执行并不影响本发明的实现，因此在下文的叙述中将其省略，仅从主工序的执行顺序上进行说明，改进后的流程如图3所示，具体包括步骤301:对沉积后的金属层进行CMP处理；步骤302:采用含有氢氟酸(HF)的酸性有机溶液对CMP处理后的wafer进行表面处理，并使用DIwater进行清洗；步骤303:对清洗后的wafer进行CVD方法生成NDC/Si3N4层的处理。其中，所述采用含有HF的酸性有机溶液对CMP处理后的wafer进行表面处理的方法具体包括采用HF浓度为5%的酸性有机溶液，对wafer进行至少10秒以上的表面处理。需要指出的是，在时序上，所述步骤302在步骤301之后执行，但并不是在步骤301完成之后立即执行。根据
背景技术：
的描述，CMP处理后的wafer经过一段时间的放置后，wafer表面会吸附各种杂质粒子并形成金属氧化物。在步骤302中，有机溶液中包含的HF能够与金属氧化物发生反应，从而去除wafer表面形成的金属氧化物；同时，所述HF还能够与wafer表面残余的金属离子结合，从而大大减少wafer表面的自由金属离子；此外，有机溶液能够迅速溶解wafer表面吸附的有机粒子，从而消除wafer的表面杂质污染。可见，本发明提供的提高表面性能的方法，通过使用含有HF的酸性有机溶液，能够减少wafer表面的自由金属离子、消除金属氧化物以及溶解造成表面杂质污染的有机粒子，从而有效修复了Qtime期间产生的wafer表面性能的降低，因此相比于现有技术有效提高了wafer的表面性能。同时容易理解，由于HF和有机溶液本身都是常用工业原料，其成本很低且在集成电路加工过程中的其他工序中也有使用，因此应用改进后的加工流程完全不会带来成本的增加。根据
背景技术：
部分对于Qtime的说明可知，在步骤301303的执行过程中，从步骤301到步骤303之间的间隔时间即为Qtime，步骤302的执行是计入在Qtime之中的。从实际应用的角度来说，在时间上步骤302越靠近步骤303则效果越好。例如根据
背景技术：
中提供的表l，通常Qtime超过4小时之后，wafer的表面性能就无法达到0.1%置信度情况下的性能要求。因此，本发明提供的方法中步骤302与步骤303之间的时间间隔通常不宜超过4小时，且越短越好。至于步骤301与步骤302之间的时间间隔，经过试验证明，该间隔时间从几小时到几天均不会对本发明的实施效果产生明显影响，又由于在实际生产过程中Qtime一般不会超过数天，因此本发明不再步骤301与步骤302之间的时间间隔做具体限定。此外，需要指出的是，上述步骤301303只是表明了主工序的执行流程，对于副工序的执行并未进行限定。如果在实际应用中，步骤301之后还需要执行相关的副工序一例如现有技术部分提及的对wafer的例行清洗、以及对通孔中金属厚度的测量和缺陷检测(defectinspection)，则既可以先执行所述步骤302，再执行所述副工序，也可以先执行所述副工序，再执行所述步骤302。当然，无论哪种方式，仍需要满足所述的步骤302和步骤303之间间隔时间不能过长(通常不超过8小时)的要求。下文中的相关描述均与此相同，此处一并说明，后文中不再赘述。为了进一步说明所述提高表面性能的方法，下面将通过两个具体实验举例说明该方法的具体执行过程。—、实验一，其执行流程如图4所示，其中包括步骤401:对沉积后的金属层进行CMP处理；步骤402:经过CMP处理的wafer放置3.3小时后，使用含有HF的酸性有机溶液对wafer进行表面处理，并在处理后再使用DIwater进行清洗；步骤403:清洗后的wafer经过1.5小时，开始进行CVD方法生成NDC/Si3N4层的处理。本实施例中使用的含有HF的酸性有机溶液主要成分包括5%的HF，40X的水，40%的有机溶剂和15%的氨水，但应当指出此处提出的配比仅为举例，实际应用中并不局限于这种配比，且经实验证明，包含5%左右HF的有机溶液都可以有效实现去除金属氧化物、有机粒子和自由金属离子的效果。由于CMP处理之后通常包括例行的DIwater清洗步骤，而步骤402中经过酸性有机溶液的表面处理后也需要进行DIwater清洗，因此步骤401之后，经过CMP处理的wafer可以先执行CMP例行的DIwater清洗步骤，也可以直接执行步骤402，并仅执行一次步骤402中所述的DIwater清洗步骤。此外，DIwater清洗后的wafer,需要旋转直到表面完全甩干后才能进行后续步骤，因此步骤402与步骤403之中，还需要进一步包含将wafer旋转直到表面完全甩干的处理，由于此过程为本领域技术人员的公知常识，故不再详细说明。经过实际操作验证，采用步骤401步骤403处理后的wafer,其表面性能如下表2所示，同时易得此时Qtime=4.8小时<table>tableseeoriginaldocumentpage8</column></row><table>表2其中，编号#A1和#A2的wafer没有经过任何处理(即现有技术的方法)闲置了4.8小时；而编号为#1和#11的wafer,则是按照步骤401步骤403的方法进行了处理，其中编号为#1的wafer,利用酸性有机溶液进行表面处理的时间为140秒，而编号为#11的wafer,利用酸性有机溶液进行表面处理的时间则为90秒。由表2容易看出，按照步骤401403处理后的wafer，其标称的击穿电压在各个置信度等级上都明显高于现有技术处理后的wafer的击穿电压，从而所述按照步骤401403处理后的wafer的表面性能获得了明显提高。二、实验二，其流程如图5所示，其中包括步骤501:对沉积后的金属层进行CMP处理；步骤502:经过CMP处理的wafer放置56小时后，使用含有HF的酸性有机溶液对wafer进行表面处理，并在处理后使用DIwater进行清洗；步骤503:清洗后的wafer经过3.5小时，开始进行CVD方法生成NDC/Si3N4层的处理。经过实际操作验证，采用步骤501步骤503处理后的wafer,其表面性能如下表3所示，同时易得此时Qtime=59.5小时样本wafer编号置信度63.2%时的标称击穿电压置信度50%时的标称击穿电压置信度0.1%时的标称击穿电压#187.982286.24260.3594#1187.589385.978661.7181#A61.202459.124431.9008表3其中，编号#A的wafer没有经过任何处理(即现有技术的方法)闲置了59.5小时；而编号为#1和#11的wafer,则是按照步骤501步骤503的方法进行了处理，其中编8号为#1的wafer,利用酸性有机溶液进行表面处理的时间为140秒，而编号为#11的wafer,利用酸性有机溶液进行表面处理的时间则为90秒。由表3容易看出，按照步骤501503处理后的wafer,其标称的击穿电压在各个置信度等级上都明显高于现有技术处理后的wafer的击穿电压，从而所述按照步骤501503处理后的wafer的表面性能获得了明显提高，且相比于表2可见，Qtime越长，本发明提供的提高表面性能的方法的效果越显著。权利要求一种提高表面性能的方法，其特征在于，在对沉积后的金属层进行化学机械抛光处理之后，对晶圆进行掺氮的碳化硅层或氮化硅层沉积处理之前，该方法进一步包括采用含有氢氟酸的酸性有机溶液对化学机械抛光处理后的晶圆进行表面处理，并使用去离子水对晶圆进行清洗。2.根据权利要求1所述的方法，其特征在于，所述采用含有氢氟酸的酸性有机溶液对化学机械抛光处理后的晶圆进行表面处理的步骤，与对晶圆进行掺氮的碳化硅层或氮化硅层沉积处理的步骤之间的时间间隔不超过4个小时。3.根据权利要求2所述的方法，其特征在于，所述采用含有氢氟酸的酸性有机溶液对化学机械抛光处理后的晶圆进行表面处理的方法包括采用氢氟酸浓度为5%的酸性有机溶液，对晶圆进行表面处理且至少持续10秒。4.根据权利要求1、2或3所述的方法，其特征在于，在对沉积后的金属层进行化学机械抛光处理之后，对晶圆进行掺氮的碳化硅层或氮化硅层沉积处理之前，该方法进一步包括执行对晶圆进行例行清洗、对通孔中金属厚度进行测量，或对晶圆进行缺陷检测中的任意组合，且其与所述采用含有氢氟酸的酸性有机溶液对化学机械抛光处理后的晶圆进行表面处理，并使用去离子水对晶圆进行清洗的步骤间的先后次序任意。全文摘要本发明公开了一种提高表面性能的方法，在对沉积后的金属层进行化学机械抛光处理之后，对晶圆进行掺氮的碳化硅层或氮化硅层沉积处理之前，该方法进一步包括采用含有氢氟酸的酸性有机溶液对化学机械抛光处理后的晶圆进行表面处理，并使用去离子水对晶圆进行清洗。本发明提供的提高表面性能的方法，通过使用含有HF的酸性有机溶液，能够减少晶圆表面的自由金属离子、消除金属氧化物以及溶解造成表面杂质污染的有机粒子，有效修复了Qtime期间产生的晶圆表面性能的降低，相比于现有技术有效提高了晶圆的表面性能，且应用改进后的加工流程不会带来成本增加。文档编号H01L21/3213GK101789373SQ200910045820公开日2010年7月28日申请日期2009年1月23日优先权日2009年1月23日发明者卑多慧申请人:中芯国际集成电路制造(上海)有限公司