专利名称：砷化镓单片集成数控实时延迟线电路的制作方法
技术领域：
本发明涉及一种对现代先进的电子收发系统的传输信号的时间进行选拷，控 制，实现多路微波信号同时到达信号处理中心单元，从而准确的实现电子收发 系统的射频波束指向和跟踪，尤其是一种砷化镓单片集成数控实时延迟线电路。
背景技术：
实时延迟线电路作为一个部件在微波收发系统中广泛运用，如图1所示，
为一个简化的电子收发系统的结构框图，电子收发系统200包含了 211， 212, 213, 214， 215， 216, 217, 218， 219, 21A, 21B和21C共12个天线单元，和 221， 222, 223， 224， 225， 226， 227， 228， 229， 22A, 22B和22C共12个移 相器单元，每个天线单元串接一个移相器单元，实现信号的收发功能。在图1 中，4个天线单元串接移相器单元构成一个子阵，每个子阵串接231， 232和233 三个延时线电路单元中的一个。通过波控系统240编码，形成控制信号Pcl， Pc2 和Pc3，从而控制延时单元和移相器单元，实现电子收发系统收发的电磁波方向 D的改变。波阵面方向W是和电磁波方向D正交，信号的处理方式类似。在实际 的运用中，电子收发系统包含更多的子阵和更多的天线单元。
随着电子收发系统小型化和批量化的要求，目前该系统中采用的光纤延时 器或微波混合电路不能满足批量工程化的要求。同时，目前的延时线电路使得 经过延时的信号存在一定幅度的波动，需要增加幅度调整电路来调整信号幅度， 增加了电路的复杂程度，同时其延时精度、电性能也受到一定程度的影响。
发明内容
本发明需要解决的技术问题是提供一种延时精度高、电性能一致性好，能 降低收发模块的体积，简化系统复杂度，具有信号幅度调节功能的砷化镓单片 集成数控实时延迟线电路。为解决上述问题，本发明所采取的技术方案是 一种砷化镓单片集成数控
实时延迟线电路，由不同的基本延时位组成，在同一块芯片上采用集成电路工 艺集成两个以上不同的基本延时位，基本延时位之间采用串联连接，其中每个 基本延时位包括单刀双掷开关模块、延时模块、幅度调整模块，单刀双掷开关 模块的公共端接输入信号，另两个端口分别接延时模块和幅度调整模块的输入 端，延时模块和幅度调整模块的输出端分别接另一个单刀双掷开关模块的另两 个端口，另一个单刀双掷开关模块的公共端为信号输出端。
所述幅度调整模块采用T型或n型电阻网络。
所述幅度调整模块釆用薄膜工艺制作在衬底上，由微带线X2 - X6和电阻R9 -Rll组成，其中X2、 R9、 X3、 X4、 RIO、 X6依次串联，X3、 X4的节点接X5的 一端，X5的另一端通过电阻R11接地。
所述延时模块釆用薄膜工艺制作在衬底上，由微带线XIO、 Xll、 X14-X20、 互感耦合元件Ll - L16和电容C1 - C8组成，其中XIO、 Ll、 L2、 X14、 L3、 L4、 X16、 L5、 L6、 X18、 L7、 L8、 X20、 L9、 LIO、 X19、 Lll、 L12、 X17、 L13、 L14、 X15、 L15、 L16、 X13、 Xll依次串耳关，Ll、 L2的节点通过电容Cl接地，L3、 L4 的节点通过电容C2接地，L5、 L6的节点通过电容C3接地，L7、 L8的节点通过 电容C4接地，L9、 L10的节点通过电容C5接地，Lll、 L12的节点通过电容C6 接地，L13、 L14的节点通过电容C7接地，L15、 L16的节点通过电容C8接地。
所述单刀双掷开关模块为电压控制的场效应管电路，采用薄膜工艺制作在 衬底上，由控制端K1、 K2、电阻R1-R8、开关场效应管Tl-T8、微带线XI、 X7、 X12、 X13、组成，其中控制端K2通过电阻Rl、 R3、 R6、 R8分别与连接开 关场效应管T1、 T3、 T6、 T8的栅极，控制端K1通过电阻R2、 R4、 R5、 R7分别 与连接开关场效应管T2、 T4、 T5、 T7的栅极。
采用上述技术方案所产生的有益效果在于本发明将不同的基本延时位集 成同一芯片上，采用单片集成电路形式实现实时延迟功能，能够提高延时精度， 使电性能一致性更好，受工艺控制、影响最小；同时增加采用T型或n型电阻
5网络来实现的信号幅度调节电路，补偿延时支路的幅度波动，实现了收发系统 中多个电路的功能，降低了系统的复杂程度，大大节省了费用，使信号幅度变
化在土O. 5dB以内。总的来说，具有幅度补偿功能的砷化镓醒IC(单片微波集成
电路)实时延迟线降低收发模块的体积、简化系统的复杂度。
图l是现有电子收发系统的简化框图； 图2是本发明一个基本延时位的简化结构框图； 图3是本发明8位集成数控延时线的结构示意图； 图4是1位数控延时线(基本延时位)的原理图； 图5是1位数控延时线(基本延时位)的芯片版图； 图6是8位集成数控延时线基本态插入损耗的测试曲线图。
具体实施例方式
下面结合附图对本发明做进一步详细描述
本发明釆用集成电路制作工艺，将基本延时位电路元件采用薄膜工艺制作 在衬底(基体)上，多个具有不同延时时间的基本延时位电路集成在同一芯片 内，所有基本延时位电路串联连接，其中每个基本延时位电路包括单刀双掷开 关模块、延时模块、幅度调整模块，其结构框图如图2所示，单刀双掷开关模 块的公共端接输入信号，另两个端口分别接延时模块和幅度调整模块的输入端， 延时模块和幅度调整模块的输出端分别接另一个单刀双掷开关模块的另两个端
口，另一个单刀双掷开关模块的公共端为信号输出端。
在实际制作中，单刀双掷开关模块采用电压控制的砷化镓开关场效应管实 现，通过电压控制场效应管的开关实现单刀双掷的切换，幅度调整模块采用T
型或n型电阻网络来实现。
如图3所示，为本发明的一个具体的8位砷化镓单片集成数控实时延迟线 实施例的结构筒图，电路的输入和输出端口分别是23a和23b, 8个基本延时位 230a， 230b， 230c， 230d， 230e， 230f， 230g和230h依次串联构成数控延时线线电路，其中313为幅度调整模块，314为延时模块，Pca、 Pcb、 Pcc、 Pcd、 Pce、 Pcf、 Pcg、 Pch分别为230a, 230b， 230c， 230d， 230e, 230f， 230g、 230h基 本延时位的单刀双掷模块的控制端。单刀双掷模块采用砷化镓场效应管开关电 路，所述230a, 230b， 230c， 230d， 230e, 230f, 230g、 230h 8个基本延时位 依次为一个2. 5ps开关型延时位、 一个5ps开关型延时位、 一个10ps开关型延 时位、 一个20ps开关型延时位、 一个40ps开关型延时^f立、 一个80ps开关型延 时位、 一个16Gps开关型延时^f立和一个320ps开关型延时^f立。则2. 5ps开关型 延时位的输入端为电^各的输入端23a, 320ps开关型延时位的输出端为电路的4lT 出端23b。由于各基本延时位电路只是元件参数不同，电路结构相同，所以以下 就16Ops开关型延时位电路对本发明的工作原理和实施方案分别进行描述。
如图4所示，为本发明160ps开关型延时位的原理图，它由8只砷化镓开 关场效应管Tl-T8、孩i带线X1-X13、互感耦合元件L1 - L16、电阻R1-Rll、 电容C1-C8、 一组互补的控制端K1、 K2组成。其中孩t带线X2-X6和电阻R9-R11 构成幅度调整才莫块 313， X2、 R9、 X3、 X4、 RIO、 X6依次串耳关，X3、 X4的 节点接X5的一端，X5的另一端通过电阻Rll接地；微带线XIO、 Xll、 X14-X20、 互感耦合元件LI-L16和电容C1-C8构成延时才莫块314， XIO、 Ll、 L2、 X14、 L3、 L4、 X16、 L5、 L6、 X18、 L7、 L8、 X20、 L9、 LIO、 X19、 Lll、 L12、 X17、 L13、 L14、 X15、 L15、 L16、 X13、 Xll依次串联，Ll、 L2的节点通过电容C1接 地，L3、 L4的节点通过电容C2接地，L5、 L6的节点通过电容C3接地，L7、 L8 的节点通过电容C4接地，L9、 L10的节点通过电容C5接地，Lll、 L12的节点 通过电容C6接地，L13、 L14的节点通过电容C7 4妻地，L15、 L16的节点通过电 容C8接地。8只砷化镓开关场效应管Tl - T8、栅隔离电阻Rl - R8和微带线XI、 X7 、 X12、 XI3、 X8和X9共同构成微波信号的双-单刀双掷开关模块，从而实 现幅度调节参考态和延时态的两路选通情况。控制端Kl通过栅隔离电阻R2、 R4、 R5、 R7分别与开关场效应管T2、 T4、 T5、 T7连接；控制端K2通过栅隔离电阻 Rl、 R3、 R6、 R8分别与开关场效应管Tl、 T3、 T6、 T8连接。当控制电平为零伏时，开关场效应管为导通态；当控制电平为1.5至2倍开关场效应管夹断电压 时，开关场效应管为关端态。工作时，开关场效应管Tl、 T3、 T6和T8为导通 态，开关场效应管T2、 T4、 T5和T7为关断态，即微波信号通过延时态；另一 状态为开关场效应管T1、 T3、 T6和T8为关断态，开关场效应管T2、 T4、 T5和 T7为导通态，即微波信号通过幅度调节参考态。这两种状态下微波传输信号的 时间差，便是所需的延时量。
如图5所示，为本发明实施例一位基本延时位(160ps)的版图，制作工艺 采用薄膜工艺将电路元件制造在衬底上。
如图6所示，为本发明8位数控延时线基本态插入损耗的测试曲线图，由 图可知，本发明幅度变化在± 0. 5dB以内，该发明通过增加幅度调节电路，实现 了收发系统中多个电路的功能，降低系统的复杂程度。
权利要求
1、一种砷化镓单片集成数控实时延迟线电路，由不同的基本延时位组成，其特征在于在同一块芯片上采用集成电路工艺集成两个以上不同的基本延时位，基本延时位之间采用串联连接，其中每个基本延时位包括单刀双掷开关模块、延时模块、幅度调整模块，单刀双掷开关模块的公共端接输入信号，另两个端口分别接延时模块和幅度调整模块的输入端，延时模块和幅度调整模块的输出端分别接另一个单刀双掷开关模块的另两个端口，另一个单刀双掷开关模块的公共端为信号输出端。
2、 根据权利要求l所述的砷化镓单片集成数控实时延迟线电路，其特征在于所述幅度调整^f莫块采用T型或n型电阻网络。
3、 根据权利要求1或2所述的砷化镓单片集成数控实时延迟线电路，其特 征在于所述幅度调整模块采用薄膜工艺制作在衬底上，由微带线X2 - X6和电阻 R9-Rll组成，其中X2、 R9、 X3、 X4、 RIO、 X6依次串联，X3、 X4的节点接X5 的一端，X5的另一端通过电阻Rll接地。
4、 根据权利要求l所述的砷化镓单片集成数控实时延迟线电路，其特征在 于所述延时模块采用薄膜工艺制作在村底上，由微带线XIO、 Xll、 X14-X20、 互感耦合元件Ll - L16和电容C1 - C8组成，其中XIO、 Ll、 L2、 X14、 L3、 L4、 X16、 L5、 L6、 X18、 L7、 L8、 X20、 L9、 LIO、 X19、 Lll、 L12、 X17、 L13、 L14、 X15、 L15、 L16、 X13、 Xll依次串联，Ll、 L2的节点通过电容Cl接地，L3、 L4 的节点通过电容C2接地，L5、 L6的节点通过电容C3接地，L7、 L8的节点通过 电容C4接地，L9、 L10的节点通过电容C5接地，Lll、 L12的节点通过电容C6 接地，L13、 L14的节点通过电容C7接地，L15、 L16的节点通过电容C8接地。
5、 根据权利要求1所述的砷化镓单片集成数控实时延迟线电路，其特征在 于所述单刀双掷开关模块为电压控制的场效应管电路，采用薄膜工艺制作在衬 底上，由控制端K1、 K2、电阻R1-R8、开关场效应管T1-T8、微带线X1、 X7、X12、 X13、组成，其中控制端K2通过电阻Rl、 R3、 R6、 R8分别与连接开关场 效应管T1、 T3、 T6、 T8的栅极，控制端K1通过电阻R2、 R4、 R5、 R7分别与连 接开关场效应管T2、 T4、 T5、 T7的栅极。
全文摘要
本发明公开了一种砷化镓单片集成数控实时延迟线电路，由不同的基本延时位组成，在同一块芯片上采用集成电路工艺集成两个以上不同的基本延时位，基本延时位之间采用串联连接，其中每个基本延时位包括单刀双掷开关模块、延时模块、幅度调整模块，单刀双掷开关模块的公共端接输入信号，另两个端口分别接延时模块和幅度调整模块的输入端，延时模块和幅度调整模块的输出端分别接另一个单刀双掷开关模块的另两个端口，另一个单刀双掷开关模块的公共端为信号输出端。本发明能够提高延时精度，使电性能一致性更好，受工艺控制、影响最小；同时增加信号幅度调节电路，补偿延时支路的幅度波动，实现了收发系统中多个电路的功能，降低了系统的复杂程度。
文档编号H01P9/00GK101527550SQ20091007406
公开日2009年9月9日 申请日期2009年4月1日 优先权日2009年4月1日
发明者刘志军, 吴洪江, 崔玉兴, 园 方, 李富强, 王向玮, 谢媛媛, 伟 赵, 高学邦, 魏洪涛 申请人:石家庄开发区华北集成电路设计有限公司