专利名称：一种cmos电路单粒子瞬态的建模方法
技术领域：
本发明涉及抗辐照加固微电子学和固体电子学中CMOS电路瞬态辐照技术领域， 尤其涉及一种CMOS电路单粒子瞬态的建模方法。
背景技术：
电离辐射在半导体器件中产生电荷有两种方法一是采用直接电离辐照，入射粒 子直接电离产生电荷；二是采用间接电离辐照，入射粒子和器件发生核反应产生二次粒子 电离产生电荷。这两种机制都会导致集成电路失效。直接电离辐照当高能带电粒子穿过半导体材料时，损失能量，沿着入射路径离化 产生电子空穴对。入射粒子损失所有的能量后，在半导体材料中经过的路径称为射程。LET 表示粒子入射材料中单位路径上损失的能量，单位是MeV/Cm7mg，为单位路径上能量损失 (MeV/cm)与入射靶材料密度(mg/cm3)的比值，所以LET值与靶材料不相关。我们可以很容 易的将LET值和单位路径上淀积的电荷联系起来。在Si中，LET为97MeV/Cm7mg的粒子入 射淀积电荷为lpC/μπι。重离子导致直接电离辐照，产生电荷淀积导致翻转。重离子是指原 子序数大于等于2的离子(质子、电子、中子和介子除外)。轻粒子如质子通过直接电离辐 照不能够产生足够导致翻转的电荷。然而近年来随着器件尺寸的不断缩小，质子通过直接 电离辐照也有可能产生足够的电荷致翻转。间接电离辐照尽管轻粒子通过直接电离辐照不能够产生足够多的电荷导致翻 转，这并不意味着轻粒子可以被忽略。通过间接电离辐照，质子和中子可以产生明显的翻 转。当高能质子或中子进入半导体晶格会和靶核发生非弹性碰撞。可能会产生下面所述的 核反应1)弹性碰撞使Si反冲，2)发射alpha或者gamma粒子，产生Mg核反冲，3)裂变反 应，靶核Si裂变成C和0粒子，每种粒子均反冲。上述任何反应产物均沿它们的路径通过 直接电离辐照淀积电荷。这些反应产物粒子比初始的质子和中子重得多，因此淀积更多的 电荷，有可能导致单粒子翻转。非弹性碰撞反应产物能量很低。电荷输运的基本物理当粒子入射半导体器件，最敏感的区域通常是反向偏置的 pn结。反向偏置pn结耗尽区的高电场通过漂移机制有效地收集入射粒子产生电荷，产生瞬 态电流。如果粒子入射位置靠近耗尽区则会导致明显的瞬态电流，因为产生电荷将会扩散 到耗尽区，被有效地收集。由于入射粒子路径高电导特性和耗尽区电场分离离化产生电荷， 粒子入射路径产生电荷会导致结电场局部塌陷。漏斗(funnel)效应拓展了结电场，使之更 深入衬底，即使距离结较远的电荷也可以通过漂移机制被有效收集，从而增加了入射节点 的电荷收集。对于静态电路如SRAM，反向偏置的pn结连接到外部有源电路，漏斗效应不是 主要因素。粒子入射pn结的电压不是常数，入射pn结有可能从反向偏置变到零偏置，减弱 了漂移收集机制(漏斗效应)。因此，漏斗效应在电路早期SEE响应中起作用，初始化翻转 节点电压，扩散效应在电路晚期SEE响应中起作用，翻转节点电压。瞬态错误可以在电路不同的抽象级别注入，器件级仿真粒子入射产生瞬态电流， 电路级仿真采用SPICE，逻辑级、入射节点的瞬态错误用逻辑状态的瞬时翻转建模，并仿真
3错误传递。本发明采用简单的解析模型，基于组合逻辑电路的瞬态脉冲产生机制并建模，考 虑从晶体管级效应到逻辑级，不需要电路仿真，采用简单的方法确定电路中最容易发生软 错误的逻辑电路节点，可以极其方便的评估复杂电路的单粒子瞬态敏感性。这个模型也可 以用来评估单粒子瞬态导致的失效率。失效率是统计结果，需要建模成百上千次的电荷收 集事件。传统的电路模拟器，统计计算所有可能的粒子入射导致瞬态电流波形，这将是难以 实现的。
发明内容
(一)要解决的技术问题针对上述现有技术存在的不足，本发明的目的在于提供一种CMOS电路单粒子瞬 态的建模方法，以确定电路中最容易发生软错误的逻辑电路节点，进而能够极其方便的评 估复杂电路的单粒子瞬态敏感性。这个模型也可以用来评估单粒子瞬态导致的失效率。(二)技术方案为了达到上述目的，本发明的技术方案是这样实现的一种CMOS电路单粒子瞬态的建模方法，该方法包括A、将单粒子入射节点处的电荷收集机制采用瞬态电流源来表示；B、在瞬态失效分析时将CMOS电路分为不同的级段，每个级段均由NMOS模块和 PMOS模块构成；C、将CMOS电路单粒子瞬态简化为输出节点集总有效负载电容C、有效电阻R和瞬 态电流源的并联回路；D、推导出单粒子瞬态脉冲宽度表达式和瞬态脉冲峰值表达式；E、当单粒子入射节点瞬态脉冲峰值超过VDD/2时，认为发生单粒子翻转错误。上述方案中，步骤A中所述的瞬态电流源表达式为Ip(t) = Ιο(θ- /τα-θ- /τ0), I0 是最大电荷收集电流，τ α是结收集时间常数，τ 0是初始建立离子轨迹的时间常数。上述方案中，步骤B中所述的在瞬态失效分析时将CMOS电路分为不同的级段，这 种方法与逻辑电路级设计时序分析方法类似，每个级段均由NMOS模块和PMOS模块构成。上述方案中，步骤C中所述的有效电阻R，在NMOS模块开启时为有效下拉电阻，在 PMOS模块开启时为有效上拉电阻。上述方案中，步骤D中所述的单粒子瞬态脉冲宽度表达式 为
权利要求
一种CMOS电路单粒子瞬态的建模方法，其特征在于，该方法包括A、将单粒子入射节点处的电荷收集机制采用瞬态电流源来表示；B、在瞬态失效分析时将CMOS电路分为不同的级段，每个级段均由NMOS模块和PMOS模块构成；C、将CMOS电路单粒子瞬态简化为输出节点集总有效负载电容C、有效电阻R和瞬态电流源的并联回路；D、推导出单粒子瞬态脉冲宽度表达式和瞬态脉冲峰值表达式；E、当单粒子入射节点瞬态脉冲峰值超过VDD/2时，认为发生单粒子翻转错误。
2.根据权利要求1所述的CMOS电路单粒子瞬态的建模方法，其特征在于，步骤A中所 述的瞬态电流源表达式为Ip (t) = 1(1&_^°1_^@)，1(1是最大电荷收集电流，τ α是结收 集时间常数，τ β是初始建立离子轨迹的时间常数。
3.根据权利要求1所述的CMOS电路单粒子瞬态的建模方法，其特征在于，步骤B中所 述的在瞬态失效分析时将CMOS电路分为不同的级段，这种方法与逻辑电路级设计时序分 析方法类似，每个级段均由NMOS模块和PMOS模块构成。
4.根据权利要求1所述的CMOS电路单粒子瞬态的建模方法，其特征在于，步骤C中所 述的有效电阻R，在NMOS模块开启时为有效下拉电阻，在PMOS模块开启时为有效上拉电阻。
5.根据权利要求1所述的CMOS电路单粒子瞬态的建模方法，其特征在于，步骤D中所
6.根据权利要求1所述的CMOS电路单粒子瞬态的建模方法，其特征在于，步骤E中所 述的当单粒子入射节点电压改变超过VDD/2时，认为发生单粒子翻转错误，对于逻辑阈值不 等于Vdd/2的情况，只需调整VPMk，并不影响模型等式的正确性。
全文摘要
本发明公开了一种CMOS电路单粒子瞬态的建模方法，该方法包括A、将单粒子入射节点处的电荷收集机制采用瞬态电流源来表示；B、在瞬态失效分析时将CMOS电路分为不同的级段，每个级段均由NMOS模块和PMOS模块构成；C、将CMOS电路单粒子瞬态简化为输出节点集总有效负载电容C、有效电阻R和瞬态电流源的并联回路；D、推导出单粒子瞬态脉冲宽度表达式和瞬态脉冲峰值表达式；E、当单粒子入射节点瞬态脉冲峰值超过VDD/2时，认为发生单粒子翻转错误。利用本发明，基于简单的解析模型，可以评估复杂电路中每一门电路的单粒子瞬态敏感度。
文档编号H01L27/092GK101964005SQ200910089598
公开日2011年2月2日 申请日期2009年7月22日 优先权日2009年7月22日
发明者毕津顺, 海潮和, 罗家俊, 韩郑生 申请人:中国科学院微电子研究所