专利名称：电路结构的制作方法
技术领域：
本发明涉及半导体电路工艺(semiconductor circuit manufacturingprocesses)，且尤其涉及形成三-五族化合物半导体薄膜(III_V compoundsemiconductor films)。
背景技术：
近年来，三-五族化合物半导体(例如氮化镓(GaN)及其相关合金)基于在电子 及光电元件方面的应用前景，已获热烈研究。利用三-五族化合物半导体的潜在光电元 件的特定例子包括蓝光发光二极管(blue light emittingdiodes)、激光二极管(laser diodes)、及紫外线光电探测器(ultra-violetphotodetectors)。许多三-五族化合物半导 体的高能隙(large band gap)及高电子饱和速度(high electron saturation velocity) 还使这些半导体成为应用在高温及高速的功率电子产品的候选材料。三-五族化合物半导体氮化镓的外延成长薄膜广泛地用于发光二极管的制作。遗 憾地，氮化镓外延薄膜必需在非氮化镓的基底上成长，这是因为氮在一般用以成长块材晶 体的温度下的平衡压力很高，使得氮化镓块材晶体(bulk crystal)极端地难以获得。由 于缺乏氮化镓基底的适合块材晶体成长方法，氮化镓一般于不同的基底上外延沉积，基底 例如是硅、碳化硅(SiC)、及蓝宝石(sapphire，A1203)基底。然而，在不同的基底上成长 氮化镓是困难的，因这些基底具有不同于氮化镓的晶格常数(lattice constants)及热 膨胀系数(thermal expansion coefficients) 0假如于硅晶底上成长氮化镓的困难得以 克服，以硅基底成长氮化镓将引人注目，因硅基底具有低成本、大直径尺寸、高结晶及表面 nnM (high crystal and surface quality)、导电(controllableelectrical conductivity)、及高导热度(high thermal conductivity)等优点。硅基底的使用还 可使氮化镓系的光电元件(GaN based optoelectronic devices)与硅系的电子元件 (silicon-based electronic devices)之间的整合更为容易。此外，由于缺乏用以成长氮化镓薄膜的基底，氮化镓薄膜的尺寸因而受限。因于不 同基底上成长氮化镓薄膜所造成的大应力可能使薄膜弯曲(bow)。此弯曲可导致许多不利 的效应。第一，大量的缺陷(如插排，dislocations)将可能于氮化镓结晶薄膜中产生。第 二，最终形成的氮化镓薄膜的厚度将较不均勻，会造成形成于氮化镓薄膜上的光电元件所 发出的光线的波长偏移。第三，裂缝(cracks)可能于高应力的氮化镓薄膜中产生。为了减低氮化镓薄膜中的应力及插排的数目，外延横向成长法 (epitaxiallateral overgrowth technique, EL0G)已被用来于不同基底上形成氮化镓薄 膜。图1及图2显示公知的外延横向成长法工艺。如图1所示，提供基底10。于基底10上 形成底层(under-layer) 12，其包括氮化半导体(即三-五族化合物半导体，且其中第五族 的元素为氮)，例如氮化镓。接着，于底层12上形成介电掩模14 (dielectric mask)。接着， 外延成长三-五族化合物半导体层16，其中外延成长包括垂直成长分量(vertical growth component)及横向成长分量(lateral overgrowth component),其最终造成连续的三-五族化合物半导体层16。在图2中，形成额外的掩模层18，并接着成长三-五族化合物半导 体层19。再者，此成长包括垂直成长及横向成长，使得三_五族化合物半导体层19最终成 为连续层(continuous layer)。显示于图1及图2的三-五族化合物半导体薄膜的形成方法遭遇一些妨碍。第 一，在基底10包括硅的情形中，基底中的硅可能与底层12中的氮发生反应而形成氮化硅。 所不欲形成的氮化硅于硅基底10与底层12之间的界面处形成一非晶披覆(amorphous overcoat)。非晶披覆不利地影响随后所成长的三-五族化合物半导体薄膜的薄膜品质。此 外,氮化硅具有高电阻率，因而妨碍垂直光电元件(vertical optoelectronic devices)的 形成，其中两连至光电元件的接点形成于基底10的相反侧上。因此，业界急需可克服上述 缺点的三_五族化合物半导体薄膜的形成方法。
发明内容
本发明的目的在于提供一种电路结构，以克服上述公知技术的缺陷。本发明一实施例提供一种电路结构，包括基底，包括较高部分及较低部分；图案化 掩模层，位于基底的较高部分上，且与较高部分直接接触，图案化掩模层包括多个间隔；缓 冲/成核层，沉积于基底之上，且位于图案化掩模层的间隔之中；以及三_五族化合物半导 体层，位于图案化掩模层的间隔之中，且位于缓冲/成核层之上，并进一步延伸至间隔之上 而于图案化掩模层及图案化掩模层的间隔上形成连续层。本发明另一实施例提供一种电路结构，包括基底，包括较高部分及较低部分；中间 层，设置于基底的较高部分之上；缓冲/成核层，设置于中间层之上；三_五族化合物半导 体底层，设置于缓冲/成核层之上；图案化掩模层，位于三-五族化合物半导体底层之上，图 案化掩模层包括多个间隔；以及三-五族化合物半导体层，设置于图案化掩模层中的间隔 之中，并进一步延伸至间隔之上，而于图案化掩模层及图案化掩模层中的间隔之上形成连 续层。本发明又一实施例提供一种电路结构，包括基底，包括较高部分及较低部分；中间 层，设置于基底的较高部分之上；图案化掩模层，位于中间层之上，且与中间层直接接触，图 案化掩模层包括多个间隔；缓冲/成核层，设置于中间层之上，且位于图案化掩模层中的间 隔之中；以及三-五族化合物半导体层，设置于图案化掩模层中的间隔之中，且位于缓冲/ 成核层之上，并进一步延伸至间隔之上而于图案化掩模层及图案化掩模层中的间隔之上形 成连续层。本发明实施例具有许多优点。借着隔离硅基底与可能与之反应的元素(例如， 氮)，可消除可能影响三-五族化合物半导体材料的结晶成长的不利的非晶结构。三-五 族化合物半导体层的横向成长使插排的形成减少，因而增进三-五族化合物半导体层的品 质。
图1及图2显示形成三_五族化合物半导体薄膜的公知工艺。图3-图5显示根据本发明一实施例的工艺剖面图，其中掩模层直接形成于基底 上。
图6-图7显示根据本发明另一实施例的工艺剖面图，其中预籽晶层或过渡层隔离 基底与其上的三-五族化合物半导体材料。图8及图9显示根据本发明又一实施例的工艺剖面图，其中三_五族化合物半导 体层及中间层(预籽晶层或过渡层)隔离基底与其上的三-五族化合物半导体材料。图10显示本发明又一实施例中，包括借着横向成长而形成的三-五族化合物半导 体薄膜的晶片，其中三-五族化合物半导体层的部分自切割线的相反侧上的芯片成长，而 不会因横向成长而彼此连结。其中，附图标记说明如下
10,20 基底；
12 . 底层；
14 . 掩模；
16、19、30、34、40 化合物半导体,
18、24、32 掩模层；
22 . 富碳层；
S -间距；
W -宽度；
T -厚度；
24， 部分；
26 . 中间层；
28 . 缓冲/成核层；
50 晶片；
52 . 切割线；
54 .-H-* | 1 心片o
具体实施例方式本发明实施例提供一种形成三_五族化合物半导体薄膜的方法及其所形成的结 构。在以下的说明中，“三_五族化合物半导体”指包含至少一第三族元素及至少一第五族 元素的化合物半导体材料，而“ III-N化合物半导体”指三_五族化合物半导体，且其第五族 元素为氮。以下，将说明形成本发明一实施例的所需工艺步骤。本领域普通技术人员当可 明了，其他的工艺步骤可能需要在所述工艺步骤之前或之后进行以制造完整的元件。在本 发明各实施例中，相似的标记将用以标示相似的元件。请参照图3，提供基底20。在一实施例中，基底20为块材基底(bulksubstrate)， 其例如包括半导体材料(如硅)。或者，基底20可包括多层结构，例如绝缘层上半导体 (semiconductor-on-insulator, SOI)结构，其具有埋于两硅层之间的氧化层。基底20的 材质还可为其他常用材料，例如蓝宝石(sapphire)、硅锗(SiGe)、碳化硅(SiC)、锗(Ge)、 氧化锌(ZnO)、硒化锌(ZnSe)、硫化锌(ZnS)、磷化镓(GaP)、或砷化镓(GaAs)等。一般， 会对基底20进行预清理(pre-clean)工艺以于任何薄膜沉积于基底20上之前移除污 染物。选择性地，可将碳掺杂在基底20的一表面层中，例如使用注入(implantation)、 扩散(diffusion)、或外延(印itaxy)。因此，于基底20的较上部分形成了富碳层(carbon-richlayer) 220富碳层22可有助于避免随后将形成的材料层中的材料与基底20 中的材料彼此混合。在一实施例中，富碳层22的碳浓度比基底20的较低部分高出了三个 数量级(高了 1000倍)。接着，于基底20上形成掩模层24。掩模层24与基底20直接接触，即基底20与掩 模层24之间不夹有其他材料层。相反地，图1的掩模14与基底10之间夹有三-五族化合 物半导体层。回到图3，掩模层24可包括介电材料，例如是SiNx或SiOx (其中，0 < x < 3)、 金属材料，例如钨(W)、镁(Mg)、银(Ag)、铝(A1)、钛(Ti)、或铬(Cr)、金属合金，例如钛铝 (Ti-Al)或铝银(Al-Ag)、金属氮化物，例如氮化钛(TiN)或氮化钽(TaN)。掩模层24还可 包括上述材料层的多层结构。用以形成掩模层24的适合沉积方法包括物理气相沉积(PVD) 及化学气相沉积(CVD)。在一些实施例中，使用金属材质的掩模层24可能是有利的，掩模 层24因此还具有于垂直光电元件中传导载流子(carriers)的功能，其中垂直光电元件的 两接点形成于基底20的相反侧上。假如高电阻值材料在掩模层24中的间隔(gap)中形成 于基底20与三-五族化合物半导体层30 (未显示于图3，请参照图4)之间是特别有利的。接着，将掩模层24图案化以使基底20的表面通过掩模层24的保留部分间的间隔 而选择性地露出。图案化可借着使用干式蚀刻及/或湿式蚀刻而进行。掩模层24的保留部 分可具有任何宽度与间隔受控制的形状，且可形成平行的长条或其他周期性图案。在其他 实施例中，掩模层24的保留部分可被安排为阵列(array)或其他周期性图案，其中每一保 留部分可具有正方形、长条形、或多边形(指俯视形状)。在另一实施例中，掩模层24的保 留部分可形成彼此连接的格子结构(interconnected grid structure)，其中的窗口用以 使下方的基底20露出。在一实施例中，掩模层24的保留部分之间的间距S介于约0. 05 y m 与约10 u m之间，而每一掩模层24的保留部分的宽度W约为2 y m。宽度W与间距S之间的 比值优选不超过约20。厚度T可介于约2nm至约6i!m之间。然而，本领域普通技术人员当 可明了，本说明书所述的尺寸仅为说明举例用，而可例如因使用不同形成技术而改变。在一实施例中，掩模层24的保留部分具有垂直的侧壁，其可借着于掩模层24的图 案化步骤中使用干式蚀刻而形成。或者，如使用虚线所标示，掩模层24的保留部分可具有 倾斜的(slanted)侧壁，其可借着于掩模层24的图案化步骤中结合使用干式蚀刻及湿式 蚀刻而形成。掩模层24的保留部分(及如图5所示，随后形成的掩模层32)适合随后的 三_五族化合物半导体材料的横向成长。图4显示选择性地形成中间层(intermediate layer) 26，其仅形成于掩模层24的 保留部分之间的间隔中，但不直接形成于掩模层24的保留部分之上。在一实施例中，中间 层26为一预籽晶层(pre-seeding layer)，在此说明书中，其定义为一包括金属的材料层， 所包括的金属例如是铝(A1)、镁(Mg)、镓(Ga)、铟(In)、锌(Zn)、或前述的组合。预籽晶层 可借由CVD或PVD而沉积。在另一实施例中，中间层26为一过渡层(transition layer)， 在此说明书中，其定义为一材料层，包括金属，例如是钛(Ti)或银(Ag)、金属合金，例如是 钛铝(Ti-Al)、金属氮化物，例如是氮化钛(TiN)或氮化钽(TaN)、金属碳化物，例如是碳化 钽(TaC)或碳化钛(TiC)、或金属氮碳化物，例如是氮碳化钛(TiCN)或氮碳化钽(TaCN)。中 间层26还可包括预籽晶层及过渡层的组合。中间层26的厚度可介于约lnm与约lOOnm。图4还显示选择性形成缓冲/成核层(buffer/nucleation) 28。在图4所示的实 施例中，缓冲/成核层28仅选择性形成于掩模层24的保留部分之间的间隔中，但不直接形成于掩模层24的保留部分之上。在此说明书中，“缓冲/成核层”指一材料层，包括三_五 族化合物半导体，例如III-N化合物半导体(如GaN)、金属氮化物、金属碳化物、金属碳氮化 物(metal carbon-nitride)、纯金属、金属合金、或含硅材料。缓冲/成核层28可包括大抵 相同或相似于其上将形成的三-五族化合物半导体层30 (将于下文中叙述)的材质。在一 实施例中，缓冲/成核层28可例如于约600°C下使用PVD或CVD而形成。接着，使用外延横向成长法(EL0G)自缓冲/成核层28开始成长三-五族化合 物半导体层30。三-五族化合物半导体层30可在高于缓冲/成核层28的形成温度下 形成，因而相较于缓冲/成核层28的较非晶结构(more amorphousstructure)形成结晶 结构(crystalline structure)。在一实施例中，三-五族化合物半导体层30包括GaN、 InN、A1N、InxGa(1_x)N、AlxGa(1_x)N、AlxIn(1_x)N、AlxInyGa(1_x_y)N、或前述的组合。其形成方法包 括有机金属化学气相沉积(M0CVD)、有机金属气相外延(M0VPE)、等离子体辅助化学气相沉 积(PECVD)、远距等离子体辅助化学气相沉积(remote plasma enhanced CVD，RPCVD)、分 子束外延(MBE)、氢化物气相外延(hydride vapor phase印itaxy，HVPE)、氯化物气相外 延(chloride vapor phase epitaxy, Cl—VPE)、及 / g^f夜t匿夕卜延(liquid phase epitaxy, LPE)。当成长三-五族化合物半导体层30时，其先沉积于间隔中的缓冲/成核层28上， 接着成长持续进行直到材料层自间隔露出并于掩模层24上结合而形成连续的外延成长层 (continuous overgrownlayer)。有利地，在三-五族化合物半导体层30的顶表面成长至 高于掩模层24的层次时，三-五族化合物半导体层30会垂直且横向地成长，而横向成长可 利于减少晶体结构中的差排数目。请参照图5，形成额外的掩模层32及三-五族化合物半导体层34。额外的掩模层 32的材质可包括相同于先前所述适于用作掩模层24的材质，而其沉积方法可选自先前所 述用以沉积掩模层24的方法。相似地，额外的三-五族化合物半导体层34可使用与先前 所述的三_五族化合物半导体层30相同的材料及方法而形成。优选地，部分的额外掩模层 32直接位于掩模层24中的间隔上而可大抵覆盖间隔。因此，掩模层32可具有分离的部分 (例如，长条，stripes)，或形成具有窗口(或间距)于其中的连接图案。相似于三-五族 化合物半导体层30，额外的三-五族化合物半导体层34垂直且横向成长，其中横向成长分 量最终造成所将形成的连续的三_五族化合物半导体层34。有利地，借着将掩模层32的保 留部分直接放置于掩模层24中的间隔之上，三-五族化合物半导体层30的垂直成长可转 换为三_五族化合物半导体层34的横向成长，而三_五族化合物半导体层34中的差排数 目可更进一步地减少。在形成三_五族化合物半导体层34(其可经掺杂或不掺杂)之后，可形成一 光电元件(未显示)。光电元件可包括以下所列结构中的至少一种，可能的结构包括 PN 结(P-N junction)、均质结(homojunction)、异质结(heterojunction)、单一量子阱 (single-quantum well，SQW)、或多重量子阱(multi-quantum well,MQff)(未显示于图中)。 本领域普通技术人员当可明了相应的结构。相应的光电元件可为发光二极管(LED)或感光 二极管(photo diode)。图6-图9显示本发明另一实施例。在下文所讨论的实施例中，除非特别讨论，如 先前所讨论的相同的元件将采用相同标记标示。相似地，形成各材料层所用的材料与其沉 积方法可与图3-图5所示的实施例相同。图6-图7显示本发明一第二实施例。如图6所
8示，取代直接形成于基底20上的掩模层24，中间层26毯覆式地形成于基底20之上，其中中 间层26可为预籽晶层或过渡层。接着，直接于中间层26上形成掩模层24并将之图案化。 换言之，掩模层24与中间层26之间不夹有其他材料层。如同图3-图5中的实施例，缓冲 /成核层28形成于掩模层24中的间隔中，并接着形成三_五族化合物半导体层30。如图7所示，形成额外的掩模层32及额外的三_五族化合物半导体层34。同样 地，掩模层24及32的保留部分可具有垂直的边缘(如实线所示)或倾斜的边缘(如虚线 所示)。图8及图9显示本发明又一实施例。在图8的实施例中，于基底20之上毯覆式形 成中间层26。接着毯覆式形成缓冲/成核层28于中间层26之上，并接着形成三_五族化 合物半导体层40。接着，于三-五族化合物半导体层40之上形成掩模层24并将之图案化。 接着，如先前所述，形成三_五族化合物半导体层30。相同地，图9显示额外的掩模层32及额外的三_五族化合物半导体层34的形成。 掩模层24及32的保留部分可具有垂直的边缘(如实线所示)或倾斜的边缘(如虚线所 示)°在以上所述的实施例中，三-五族化合物半导体层30及34可大抵延伸遍布整个 芯片，甚至遍布整个晶片。图10显示晶片50的一部分，其包括芯片54及分离芯片54的切 割线(scribe lines) 52。掩模层24优选具有延伸进入切割线52的部分24，。在本发明一 实施例中，掩模层部分24’够宽，因此三-五族化合物半导体层30的部分自切割线52的相 反侧上的芯片54成长，而不会因横向成长而彼此连结。因此，有助于减低芯片切割过程期 间的应力效应。本发明实施例可具有其他变化。例如，可省略额外的掩模层32及额外的三-五族 化合物半导体层34的形成。或者，在形成额外的掩模层32及额外的三-五族化合物半导 体层34之后，可形成更多的掩模层及三_五族化合物半导体层以进一步增进所形成三_五 族化合物半导体层的品质。本发明实施例具有许多优点。借着隔离硅基底20与可能与之反应的元素(例如， 氮)，可消除可能影响三-五族化合物半导体材料的结晶成长的不利的非晶结构。三-五族 化合物半导体层30及34的横向成长使差排的形成减少，因而增进三_五族化合物半导体 层的品质。虽然本发明已以数个优选实施例揭示如上，然而其并非用以限定本发明，任何本 领域普通技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发 明的保护范围当视随附的权利要求所界定的范围为准。
权利要求
一种电路结构，包括一基底，包括一较高部分及一较低部分；一图案化掩模层，位于该基底的该较高部分上，且与该较高部分直接接触，该图案化掩模层包括多个间隔；一缓冲/成核层，沉积于该基底之上，且位于该图案化掩模层的所述多个间隔之中；以及一三-五族化合物半导体层，位于该图案化掩模层的所述多个间隔之中，且位于该缓冲/成核层之上，并进一步延伸至所述多个间隔之上而于该图案化掩模层及该图案化掩模层的所述多个间隔上形成一连续层。
2.如权利要求1所述的电路结构，其中该基底的该较高部分相较于该基底的该较低部 分具有一较高碳浓度。
3.如权利要求2所述的电路结构，其中该基底的该较高部分中的碳浓度较该基底的该 较低部分中的碳浓度高出1000倍。
4.如权利要求1所述的电路结构，还包括一中间层，设置于该缓冲/成核层之下，且位 于该图案化掩模层中的该间隔之中。
5.如权利要求4所述的电路结构，其中该中间层是一预籽晶层或一过渡层。
6.如权利要求1所述的电路结构，其中该缓冲/成核层包括一三_五族化合物半导体、 一金属氮化物、一金属碳化物、一金属碳氮化物、一纯金属、一金属合金、或一含硅材料。
7.如权利要求1所述的电路结构，其中该掩模层包括一介电材料、一金属、或一金属合金。
8.如权利要求1所述的电路结构，还包括一额外图案化掩模层，设置于该三_五族化合物半导体层之上，该额外图案化掩模层 包括多个间隔；以及一额外三-五族化合物半导体层，设置于该额外图案化掩模层中的所述多个间隔之 中，并进一步延伸至该额外图案化掩模层中的所述多个间隔之上，而于该额外图案化掩模 层及该额外图案化掩模层中的所述多个间隔之上形成一连续层。
9.一种电路结构，包括一基底，包括一较高部分及一较低部分； 一中间层，设置于该基底的该较高部分之上； 一缓冲/成核层，设置于该中间层之上； 一三_五族化合物半导体底层，设置于该缓冲/成核层之上； 一图案化掩模层，位于该三_五族化合物半导体底层之上，该图案化掩模层包括多个 间隔；以及一三_五族化合物半导体层，设置于该图案化掩模层中的所述多个间隔之中，并进一 步延伸至所述多个间隔之上，而于该图案化掩模层及该图案化掩模层中的所述多个间隔之 上形成一连续层。
10.如权利要求9所述的电路结构，其中该基底的该较高部分相较于该基底的该较低 部分具有一较高碳浓度。
11.如权利要求9所述的电路结构，其中该缓冲/成核层包括一三_五族化合物半导体、一金属氮化物、一金属碳化物、一金属碳氮化物、一纯金属、一金属合金、或一含硅材料。
12.如权利要求9所述的电路结构，还包括一额外图案化掩模层，设置于该三_五族化合物半导体层之上，该额外图案化掩模层 包括多个间隔；以及一额外三-五族化合物半导体层，设置于该额外图案化掩模层中的所述多个间隔之 中，并进一步延伸至该额外图案化掩模层中的所述多个间隔之上，而于该额外图案化掩模 层及该额外图案化掩模层中的所述多个间隔之上形成一连续层。
13.一种电路结构，包括一基底，包括一较高部分及一较低部分；一中间层，设置于该基底的该较高部分之上；一图案化掩模层，位于该中间层之上，且与该中间层直接接触，该图案化掩模层包括多 个间隔；一缓冲/成核层，设置于该中间层之上，且位于该图案化掩模层中的所述多个间隔之 中；以及一三-五族化合物半导体层，设置于该图案化掩模层中的所述多个间隔之中，且位于 该缓冲/成核层之上，并进一步延伸至所述多个间隔之上而于该图案化掩模层及该图案化 掩模层中的所述多个间隔之上形成一连续层。
14.如权利要求13所述的电路结构，其中该基底的该较高部分相较于该基底的该较低 部分具有一较高碳浓度。
15.如权利要求13所述的电路结构，其中该缓冲/成核层包括一三_五族化合物半导 体、一金属氮化物、一金属碳化物、一金属碳氮化物、一纯金属、一金属合金、或一含硅材料。
16.如权利要求13所述的电路结构，还包括一额外图案化掩模层，设置于该三_五族化合物半导体层之上，该额外图案化掩模层 包括多个间隔；以及一额外三-五族化合物半导体层，设置于该额外图案化掩模层中的所述多个间隔之 中，并进一步延伸至该额外图案化掩模层中的所述多个间隔之上，而于该额外图案化掩模 层及该额外图案化掩模层中的所述多个间隔之上形成一连续层。
全文摘要
本发明一实施例提供一种电路结构，该电路结构包括基底，包括较高部分及较低部分；图案化掩模层，位于基底的较高部分上，且与较高部分直接接触，图案化掩模层包括多个间隔；缓冲/成核层，沉积于基底之上，且位于图案化掩模层的间隔之中；以及三-五族化合物半导体层，位于图案化掩模层的间隔之中，且位于缓冲/成核层之上，并进一步延伸至间隔之上而于图案化掩模层及图案化掩模层的间隔上形成连续层。本发明可消除可能影响三-五族化合物半导体材料的结晶成长的不利的非晶结构，增进三-五族化合物半导体层的品质。
文档编号H01L33/00GK101853906SQ20091016607
公开日2010年10月6日 申请日期2009年8月11日 优先权日2008年8月11日
发明者余佳霖, 余振华, 林宏达, 邱文智, 陈鼎元 申请人:台湾积体电路制造股份有限公司