专利名称：内置esd保护功能的基片的制作方法
技术领域：
本发明涉及内置ESD保护功能的基片。
背景技术：
ESD (Electro-Static Discharge 静电放电)是指带电的导电物体(人体等)接触
或充分接近其它导电物体(电子设备等)时产生强烈放电的现象。ESD会引起发生电子 设备损伤或误动作等问题。为了防止这些问题的发生，需要使放电时产生的电压不被加 到电子设备的电路上。用于这种用途的是ESD保护器件，也称为电涌吸收元件或电涌吸 收器。将ESD保护器件配置在例如电路的信号线路与接地之间。采用使一对电极分开 且相对结构的ESD保护器件在常规使用状态下具有大电阻，信号不流到接地侧。与此相 对，例如从移动电话等的天线施加静电的情况那样，若施加过大的电压，则在ESD保护 器件的放电电极之间产生放电，能将静电引到接地侧。因而，不对ESD器件后级的电路 施加由静电造成的电压，能保护电路。例如图18的分解立体图、图19的剖视图所示的ESD保护器件在层叠有绝缘陶瓷 片2的陶瓷多层基片7内形成空洞部5，在空洞部5内相对地配置与外部电极1导通的放 电电极6，并将放电气体封入空洞部5。若向放电电极6之间施加引起绝缘破坏的电压， 空洞部5内在放电电极6之间产生放电，由于该放电，多余的电压被引导到接地，从而能 保护后级的电路(例如参考专利文献1)。现有技术文献专利文献专利文献1:日本专利特开2001-43954号公报
发明内容
然而，装载ESD保护器件时，需要ESD保护器件的占有空间，电路难小型化。 此外，从ESD保护器件至要保护的电子电路或电子元器件的布线距离长，存在因布线阻 抗的影响而ESD保护功能得不到充分发挥的情况。本发明鉴于此实情，要提供一种电路容易小型化、能使ESD保护功能得到充分 发挥的结构。为了解决上述课题，本发明提供采用以下结构的内置ESD保护功能的基片。一种内置ESD保护功能的基片，包括(a)绝缘基片，该绝缘基片内置有电路 元件和布线图案中的至少一方；(b)形成于所述绝缘基片内部的至少一个空腔部；(c)至 少一对放电电极，该至少一对放电电极具有相对部，与上述电路元件或上述布线图案电 连接，上述相对部被配置成在所述空腔部内设置间隔且其前端相对。在上述结构中，通过在形成于绝缘基片内部的空洞部内配置放电电极的相对 部，从而形成ESD保护部。S卩，若向放电电极之间施加超过预定值的电压时，则放电电极的相对部彼此之间短路，作为ESD保护部起作用。根据上述结构，与使用分开独立的ESD保护器件的情况相比，由于将ESD保护 部与绝缘基片一体化，能抑制安装面积，电路容易小型化。另外，也缩短了布线距离， 能使ESD保护功能得到充分发挥。而且，分开独 立的ESD保护器件也用基片制作，因此能将ESD保护部和绝缘基 片一体化，来制作内置ESD保护功能的基片，而不增加工序数。最好上述绝缘基片具有混合部。上述混合部被配置在设置有上述放电电极的表 面附近，至少与上述放电电极的上述相对部及上述相对部间的部分相邻。上述混合部包 含金属材料和构成上述绝缘基片的绝缘材料。在上述结构中，在放电电极的相对部与绝缘基片之间配置混合部。混合部包含 与放电电极的材料相同或类似的金属材料和与绝缘基片的材料相同或相似的绝缘材料， 因此，能使混合部的热膨胀率为放电电极的相对部的热膨胀率和绝缘基片的热膨胀率的 中间值。由此，能利用混合部缓解放电电极的相对部与绝缘基片的热膨胀率之差，能减 小因放电电极剥离等造成的不良或特性的老化。而且，以与产生放电的放电电极的相对部相邻的方式配置含金属材料的混合 部，因而能通过调整混合部所含金属材料的量或种类等，从而将放电开始电压设定为希 望的值。由此，与仅通过改变放电电极的相对部间的间隔来进行调整的情况相比，能更 高精度地设定放电开始电压。最好将上述混合部配置得仅与上述相对部和上述相对部间相邻。在这种情况下，在与放电电极的相对部和相对部间相邻的区域以外的周边区域 不配置有含金属材料的混合部，因此周边区域的绝缘基片的介电常数等电特性或机械强 度不因混合部的金属材料而降低。最好在向上述放电电极的上述相对部与上述混合部重叠的方向进行透视时，上 述混合部与上述空洞部的周缘相接，且仅形成在上述周缘的内侧。在这种情况下，将混合部仅形成在空洞部的正下方，因此，放电电极的相对部 间的间隔偏差减小，能高精度地设定放电开始电压。最好上述绝缘基片是陶瓷基片。陶瓷基片通过层叠多个基体材料层后进行烧结，容易在内部形成空洞部，或在 内部形成电路元件、电路图案，因此适合内置ESD保护功能的基片的绝缘基片。最好在上述绝缘基片的信号输入部附近形成上述空洞部和上述放电电极。在这种情况下，尽量缩短从绝缘基片的信号输入部至ESD保护部的布线距离， 能防止因布线阻抗的影响造成的ESD保护功能降低。例如，在绝缘基片的信号输入部与 形成于绝缘基片内部的电路元件或安装在绝缘基片的电子元器件之间配置ESD保护部的 情况下，能使ESD保护性能对形成于绝缘基片内部的电路元件或安装在绝缘基片的电子 元器件得到充分发挥。最好上述电路元件或上述布线图案构成高频电路。与将压敏电阻或齐纳二极管用于ESD保护的情况相比，根据本发明，能使 ESD保护部的电容非常小，所以能对高频电路充分发挥ESD保护功能。例如，能对 300MHz(兆赫) 几GHz(千兆赫)的高频电路充分发挥ESD保护功能。
最好在上述绝缘基片上或上述绝缘基片内安装IC。在这种情况下，由于ESD保护部的电容小，因此所安装的IC即使在高频中也正 常动作。另外，与使用分开独立的ESD保护器件的情况相比，缩短ESD保护部与IC的 距离，能减小因两者间的布线阻抗造成的保护功能劣化。本发明的内置ESD保护功能的基片，其电路容易小型化，能使ESD保护功能得 到充分发挥。
图1是示出内置ESD保护功能的基片的结构的概要图。(实施例1)图2是示出内置ESD保护功能的基片的结构的电路图。(实施例1)图3是示出ESD保护部的结构的剖视图。(实施例1)图4是沿图3的A-A线切断的剖视图。(实施例1)图5是内置ESD保护功能的基片的立体图。(实施例2)图6是示出内置ESD保护功能的基片的结构的电路图。(实施例2)图7是示出内置ESD保护功能的基片的结构的概要图。(实施例3)图8是示出内置ESD保护功能的基片的结构的电路图。(实施例3)图9是示出内置ESD保护功能的基片的结构的分解立体图。(实施例4)图10是示出内置ESD保护功能的基片的结构的电路图。(实施例4)图11是示出内置ESD保护功能的基片的结构的概要图。(实施例5)图12是示出内置ESD保护功能的基片的结构的电路图。(实施例5)图13是示出内置ESD保护功能的基片的结构的概要图。(实施例6)图14是示出ESD保护部的结构的剖视图。(变形例1)图15是示出ESD保护部的结构的剖视图。(变形例2)图16是示出ESD保护部的结构的剖视图。(变形例3)图17是示出ESD保护部的结构的剖视图。(变形例4)图18是ESD保护器件的分解立体图。(已有例)图19是ESD保护器件的剖视图。(已有例)符号说明10、10a 10e-内置ESD保护功能的基片12、12a-陶瓷多层基片(绝缘基片、陶瓷基片)13-空洞部14、14a-混合部14k-金属材料15-间隔16、16b、16c、16d、16e_ 放电电极17、17b、17c、17d_ 相对部17k、17s、17t_ 前端18、18b、18c、18d、18e_ 放电电极19、19b、19c、19d_ 相对部
19k、19s、19t_ 前端20、20a、2Oc-外部电极(信号输入部)21、21a、21s、21t_ 外部电极22、22a、22c_ 外部电极24、24a> 24b、24x, 24y-电感元件(电路元件)26, 26x, 26y、26z~电容元件(电路元件)28、28b-布线图案30、30e_ESD 保护部50-IC
具体实施例方式下面，参照图1 图17说明本发明的实施方式。<实施例1>参照图1 图4说明实施例1的内置ESD保护功能的基片10。首先，参照图1和图2说明实施例1的内置ESD保护功能的基片10的整体结 构。图1是以示意性示出内置ESD保护功能的基片10的截面结构的概要图。图2是示 出内置ESD保护功能的基片10的电路结构的电路图。如图1和图2所示，内置ESD保护功能的基片10在由多个基体材料层层叠而形 成的陶瓷多层基片12的内部形成有作为电路元件的电感元件24和电容元件26、布线 图案28、以及ESD保护部30。在陶瓷多层基片12的下表面12a形成有用于将内置ESD 保护功能的基片10安装到其它电路基板等的外部电极20、21、22。将电感元件24形成在陶瓷多层基片12的上部12x，将电容元件26形成在陶瓷多 层基片12的下部12y。由电感元件24和电容元件26构成低通滤波器。S卩，内置ESD 保护功能的基片10是带有ESD保护功能的低通滤波器。布线图案28将电感元件24、电容元件26、ESD保护部30、及外部电极20、 21、22之间电连接。也可用陶瓷多层基片以外的绝缘基片，例如基体材料层为1层的陶瓷基片或树 脂基片等使用树脂基板等的陶瓷以外的材料的基片，以代替陶瓷多层基片12，但如后文 所述，使用陶瓷多层基片时，能容易地制作各种内置ESD保护功能的基片10，因而实用。将外部电极20、21和ESD保护部30分别形成在单一基体材料层的两侧，并形 成得大致相互相对。即，将ESD保护部30形成在成为输入端子的外部电极20的附近。 由此，能在入口端口侵入到内置ESD保护功能的基片10的内部的ESD电压。将ESD保护部30连接在成为输入端子的外部电极20与成为接地端子的外部电 极21之间，在ESD保护部30的后级，即在成为输出端子的外部电极22侧，连接有由电 感元件24和电容元件26构成的低通滤波器。接着，参照图3和图4说明ESD 保护部30的结构。图3是ESD保护部30的剖 视图。图4是沿图3的A-A线切断的剖视图。如图3和图4示意地示出那样，ESD保护部30在形成于陶瓷多层基片12的内部 的空洞部13内配置有放电电极16、18的相对部17、19。S卩，放电电极16、18中配置在空洞部13内的部分(露出在空洞部13内的部分)是相对部17、19。对于放电电极16、 18的相对部17、19，其前端17k、19k相互相对，在放电电极16、18的相对部17、19之 间形成间隔15。如图1和图2所示，放电电极16、18分别通过布线图案28与外部电极20、21 电连接。对外部电极20、21之间施加预定值以上的电压时，在放电电极16、18的相对 部17、19之间产生放电。如图3所示，以与放电电极16、18的相对部17、19及其间的部分15相邻的方式 形成混合部14。混合部14与放电电极16、18的相对部17、19和陶瓷多层基片12的基 体材料层相接。混合部14包含分散在陶瓷材料的基体材料中的粒子状的金属材料14k。如图4所示，也可将混合部14形成为扩宽到空洞部13的外侧。反之，虽然未示 出，但也可形成得比空洞部13要窄。例如，可仅形成于与空洞部相邻的区域的一部分。用至少与放电电极16、18的相对部17、19相邻而且与相对部17、19间的连续 部分相邻的方式来配置混合部14即可。也就是说，配置成至少连接在放电电极16、18 的相对部17、19之间即可。混合部14的基体材料中的陶瓷材料可以是与陶瓷多层基片12的基体材料层的陶 瓷材料相同的材料，也可以是不同的材料，若取相同的材料，则容易使收缩举动等与陶 瓷多层基片12—致，并且能减少使用的材料的种类。另外，混合部14中包含的金属材 料14k可与放电电极16、18相同，也可不同，若取相同的材料，则容易使收缩举动与放 电电极16、18—致，并且能减少使用的材料的种类。由于混合部14包含金属材料14k和陶瓷材料，因而混合部14烧成时的收缩举动 能成为包含相对部17、19的放电电极16、18与陶瓷多层基片12的基体材料层的中间状 态。因而，能用混合部14缓和放电电极16、18的相对部17、19与陶瓷多层基片12的基 体材料层在烧结时的收缩举动差异。其结果是，能减小因放电电极16、18的相对部17、 19剥离等造成的不良或特性偏差。另外，由于放电电极16、18的相对部17、19之间的 间隔15的偏差也变小，因而能减小放电开始电压等特性的偏差。另外，混合部14的热膨胀率也能成为放电电极16、18与陶瓷多层基片12的基 体材料层的中间值。由此，能用混合部14缓和放电电极16、18的相对部17、19与陶瓷 多层基片12的基体材料层的热膨胀率之差。其结果是，能减小因放电电极16、18的相 对部17、19剥离等造成的不良或特性老化。而且，通过调整混合部14中包含的金属材料14k的量或种类等，能将放电开始 电压设定为希望的值。由此，与仅利用放电电极16、18的相对部17、19之间的间隔15 来调整放电开始电压的情况相比，能更高精度地设定放电开始电压。接着，说明内置ESD保护功能的基片10的制作例。(1)准备材料对于陶瓷材料，使用由以Ba、Al、Si为中心的成分组成的材料。调和、混合 各原料，使其形成预定的组成后，在800°C 1000°C下进预烧成。将得到的准烧成粉 末在氧化锆球磨机中进行粉碎12小时，从而得到陶瓷粉末。在此陶瓷粉末中添加甲苯 EKINEN等有机溶剂并进行混合。还添加粘合剂、增塑剂进行混合，得到浆料。利用刮 刀法使由此获得的浆料成形，从而得到厚度为50i!m(微米)的陶瓷生片。
另外，制作电极糊料。向由平均粒径大约为2微米的Cu粉80wt%和乙基纤维 素等组成的粘结剂树脂中添加溶剂，用三分叉滚动机进行搅拌、混合，从而得到电极糊 料。而且，按预定的比率混合Cu粉和上述陶瓷材料预烧成后的陶瓷粉末，并同样 添加粘结剂树脂和溶剂，从而得到陶瓷和金属的混合糊料。混合糊料将树脂和溶剂取为 20wt%,将其余的80wt%取为陶瓷和Cu粉。如下面的表1所示那样准备陶瓷/Cu粉的 体积比率不同的混合糊料。[表1]
权利要求
1.一种内置ESD保护功能的基片，其特征在于，包括绝缘基片，该绝缘基片内置有电路元件和布线图案中的至少一方；形成于所述绝缘基片内部的至少一个空腔部；以及至少一对放电电极，该至少一对放电电极与所述电路元件或所述布线图案电连接， 该至少一对放电电极具有相对部，所述相对部在所述空腔部内被配置成设置有间隔且前 端相互对置。
2.如权利要求1所述的内置ESD保护功能的基片，其特征在于，所述绝缘基片包 括混合部，该混合部被配置在设置有所述放电电极的表面附近，至少与所述放电电极的 所述相对部和所述相对部间的部分相邻，且包含金属材料和构成所述绝缘基片的绝缘材 料。
3.如权利要求2所述的内置ESD保护功能的基片，其特征在于，将所述混合部配置 得仅与所述相对部及所述相对部间相邻。
4.如权利要求2或3所述的内置ESD保护功能的基片，其特征在于，在向所述放电 电极的所述相对部和所述混合部重叠的方向透视时，所述混合部与所述空洞部的周缘相 接，且仅被形成在所述周缘的内侧。
5.如权利要求1至3中任一项权利要求所述的内置ESD保护功能的基片，其特征在 于，所述绝缘基片是陶瓷基片。
6.如权利要求1至3中任一项权利要求所述的内置ESD保护功能的基片，其特征在 于，在所述绝缘基片的信号输入部附近形成有所述空洞部及所述放电电极。
7.如权利要求1至3中任一项权利要求所述的内置ESD保护功能的基片，其特征在 于，所述电路元件或所述布线图案构成高频电路。
8.如权利要求1至3中任一项权利要求所述的内置ESD保护功能的基片，其特征在 于，在所述绝缘基片上或所述绝缘基片内安装有IC。
全文摘要
本发明的目的在于提供电路容易小型化、能使ESD保护功能得到充分发挥的结构。绝缘基片(12)中内置电路元件(24、26)和布线图案(28)中的至少一方以及ESD保护部(30)。ESD保护部(30)在形成于绝缘基片(12)的内部的空洞部内配置有至少一对放电电极的相对部，使其前端彼此相对。将放电电极与电路元件(24、26)或布线图案(28)电连接。
文档编号H01T4/10GK102017339SQ20098011656
公开日2011年4月13日 申请日期2009年4月16日 优先权日2008年5月8日
发明者浦川淳, 野间隆嗣 申请人:株式会社村田制作所