专利名称：可靠接点的制作方法
可靠接点本发明总体涉及用于集成电路(IC)中锗化物接点的形成。更具体地说，本发明涉 及用于集成电路中镍基锗化物接点的改进形成。
背景技术：
图1表示常规CMOS IC的一部分100。该部分包括形成在硅基板101上的第一和 第二互补晶体管120和140。第一晶体管是形成在深p掺杂井121上的n-MOS晶体管，同时 第二晶体管是形成在深n掺杂井141上的p-MOS晶体管。浅p掺杂井122在n_M0S晶体管 的下方，同时浅n掺杂井位于p-MOS晶体管142下方。浅沟槽隔离件160被用于隔离晶体 管。每个晶体管包括源电极(123或143)、漏电极(124或144)以及栅电极(125或145)。 对于n-MOS晶体管来说，源电极、漏电极和栅电极掺杂诸如磷的n型掺杂剂。对于p-MOS晶 体管来说，源电极、漏电极和栅电极掺杂诸如硼的P型掺杂剂。为了减小例如晶体管的源电极、漏电极和栅电极中的接点电阻，采用硅化钛或硅 化钴。硅化钛和硅化钴因其良好的电特性和相对较高的热稳定性而被用作接点170。采用 自对准硅化物工艺形成金属硅化物接点。作为自对准工艺的一部分，可以采用在栅电极侧 面的介电侧壁间隔件(128 和 148)。例如在 Sze 的“ULSI Technology”-McGraw-Hill (1996 年)中描述了硅化物工艺，为了所有目的而将该文献结合在此作为参考。对于高速应用来说，采用诸如锗或锗硅的锗基基板。锗基基板因其有助于大驱动 电流的高载流移动特性而有利于高速应用。为了形成用于锗基基板中的源电极、漏电极和 栅电极的接点，采用金属锗化物工艺。广泛用于形成硅化物接点的钛和钴金属与锗化物工艺不相容。这是因为形成具有 良好电特性(例如低电阻)的钛或钴接点需要相对较高的退火温度，这对于基于锗的应用 是不利的。例如，高温导致锗蒸发或者在使用有意应变材料时高温使该材料中的应力不合 乎要求地松弛。从以上描述中可知，需要提供一种用于IC的改进的锗化物接点。
发明内容
本发明总体涉及例如集成电路的制造。在一种实施方式中，设置基板。该基板包 括含有锗的活性区域。在该活性区域上形成镍基接点。该镍基接点包括在处理过程中抑制 镍聚结的处理材料。这样产生镍基接点的改进电特性。在一种实施方式中，在基板上沉积镍层，从而覆盖活性区域。在镍层上形成包含处 理材料的覆盖层。在另一实施方式中，镍层包含处理材料，从而形成镍合金层。随后通过退 火处理基板以形成镍基接点。覆盖层或接点层的处理材料在退火过程中抑制镍聚结以形成 镍基接点。
图1表示常规CMOS IC的一部分；以及
图2-6表示用于形成根据本发明一种实施方式的镍基接点的工艺。
具体实施例方式图2-6表示用于形成根据本发明一种实施方式的镍基接点的工艺。参照图2，示出 了基板201的一部分的横截面。该基板用于形成集成电路组件。在一种实施方式中，该基 板包括多层基板，在该多层基板中至少顶层或表面层包含锗。例如，多层基板包括绝缘体上 的锗(germanium-on-insulator)基板。该绝缘体上的锗基板可以包含具有顶层205的硅 衬底基板203，所述顶层205包括通过绝缘体层204例如二氧化硅分隔的锗。基板的顶层包 括例如单晶材料、多晶或非晶材料，或它们的组合。可以拉紧或松弛锗层。还可以在硅锗衬 底层上设置包含锗的表面。在另一实施方式中，至少基板的顶层或表面层包含硅锗。优选地，硅锗层包含 SihGex，其中χ小于50原子百分比。可以拉紧或松弛硅锗层。基板还可以包括在硅锗上具 有不同锗百分比的硅锗。还可以设置包含锗，包括硅锗的单层基板。在另一实施方式中，基 板上顶层表面的至少一部分包括锗，其包含硅锗。备选地，还可以在锗层的顶部设置薄硅应变层。该硅层应该足够薄以保持拉伸应 力。通常，薄硅应变层的厚度小于100纳米。参照图3，基板的一部分制备有用于晶体管的掺杂井。如图所示，这些井制备用于 CMOS应用。还可以采用其他类型的应用。在一种实施方式中，分别设置用于P-MOS和n-MOS 晶体管的活性区域308和309。p-MOS晶体管的活性区域包括深ρ井321和浅η井322。 n-MOS晶体管的活性区域包括深η井341和浅ρ井342。浅沟槽隔离件(STI) 360分隔这些 活性区域。如图4所示，通过在活性区域308和309中形成p_M0S和n_M0S晶体管420和440 而继续所述工艺。晶体管各自包括第一和第二扩散区域(423-424或443-444)和栅极(425 或445)。p-MOS晶体管的扩散区域包括ρ型掺杂剂，同时n-MOS晶体管的扩散区域包括η型 掺杂剂。晶体管的栅极包括锗。通常，栅极包含多晶锗。还可以采用其他类型的材料，例如 硅或硅锗。优选地，栅极掺杂有掺杂剂。在一种实施方式中，晶体管的栅极掺杂有P型掺杂 剂。还可以利用其他掺杂剂掺杂栅极。还可以利用不同类型的掺杂剂掺杂P-MOS和n-MOS 晶体管的栅极。栅极的下方为栅极氧化层。栅极氧化层包括例如热生长的二氧化硅。还可 以采用其他类型的栅极氧化材料。在一种实施方式中，在P-MOS和n-MOS栅极的侧面设置 绝缘侧壁间隔件428和448。参照图5，通过沉积用于在扩散区域和栅极上形成镍基锗化物接点的材料而继续 所述工艺。在一种实施方式中，在基板上沉积镍层571。可以采用多种技术形成镍层，例如 喷镀，包括磁控管喷镀。例如在大约5X 10_7托(Torr)、大约室温下喷镀镍层。还可以采用 用于形成镍层的其他技术或参数。镍层的厚度大约是5纳米-100纳米。优选地，镍层的厚 度小于大约50纳米。还可以采用其他厚度。在镍层上形成覆盖层572。在一种实施方式中，覆盖层包含抑制锗化镍层聚结的材 料。在一种实施方式中，覆盖层的材料在镍基接点中不可溶。在一种实施方式中，覆盖层包 含钼、钽、钛、钨、锆或它们的组合。还可以采用能够在处理温度下抑制锗化镍聚结的其他材 料。在另一实施方式中，覆盖层包含可溶于镍基接点中的材料，例如钯和/或钼。还可以采用可溶和不可溶于镍基接点中的材料的组合形成覆盖层。可以采用多种技术形成覆盖层，例如喷镀，包括磁控管喷镀。在一种实施方式中， 在室温下完成喷镀。还可以采用用于形成覆盖层的其他技术或参数，例如热和电子束蒸镀。覆盖层的厚度应该足以在高于大约500°C的温度下抑制层中的聚结。优选地，覆盖 层的厚度应该足以在至少高达700 °C的温度下抑制层中的聚结。在一些实施方式中，覆盖层 的厚度应该足以在大约500°C -700°C的温度下抑制层中的聚结。例如，覆盖层的厚度小于 或等于大约50纳米。优选地，覆盖层的厚度大约是5纳米。在形成接点层之后，对基板进行退火以形成接点。退火导致接点层和基板的材料 发生反应，从而在包含锗的基板区域中形成镍基锗或镍基硅化锗接点。对于用于接点层的 锗的底层来说，形成镍基单锗化物接点同时形成用于硅锗底层的镍基硅化锗接点。在一种 实施方式中，退火包括快速热退火(RTP)。还可以采用其他类型的退火。在大约200°C到至 少大约700°C的温度下执行RTP大约1-100秒。优选地，在大约280°C到至少大约500°C的 温度下执行RTP。RTP的环境例如为氮。还可以采用其他类型的环境，例如真空、氦、氩。还 可以采用其他类型的惰性气体。参照图6，接点层的图案被构造成留出接点层的部分以该区域形成接点。在一种实 施方式中，在STI和侧壁间隔件上方区域690和691中去除接点层材料，从而在扩散区域和 栅极的表面上留下接点层。例如通过常规掩模和蚀刻技术构造接点层的图案。例如，光致 抗蚀层被沉积并且图案被构造成暴露所述层待去除的部分，接着通过蚀刻工艺去除未受光 致抗蚀层保护的层。在另一实施方式中，在用于形成接点的退火工艺之前构造接点层的图 案。在备选实施方式中，包含镍基合金的接点层沉积在制备有晶体管的基板上，例如 在图4中所述。镍基合金包括MY，其中Y包括从抑制接点层聚结的材料中选定的材料。在 一种实施方式中，Y包括不可溶于镍基接点中的材料。在一种实施方式中，Y包括钼、钽、钛、 钼、钨、锆或者他们的组合。还可以采用不可溶于镍基接点中的其他材料。在另一实施方式 中，Y包括可溶于镍基接点中的材料，例如钯和/或钼。还可以提供包括在镍基接点中可溶 和不可溶材料的组合的Y。镍基合金层的厚度例如为大约5纳米-100纳米。优选地，镍基 合金层的厚度小于50纳米。在一种实施方式中，Y的百分比应该足以在高于大约500°C的温度下抑制层中的 聚结。优选地，Y的百分比应该足以在至少高达700°C下抑制层中的聚结。更优选地，Y的 百分比应该足以在大约500°C -700°C的温度下抑制层中的聚结。Y的百分比例如是大约 0. 1-50原子百分比。优选地，Y的百分比小于大约20原子百分比。在形成镍基合金层之后，继续所述工艺以通过对接点层进行退火而形成接点。退 火工艺例如包括在前所述的RTP。接点在包括镍和锗的区域形成接点。在不存在锗的区域 (例如STI上方)，不发生任何反应。选择性采用例如用于镍层已反应部分的湿蚀刻技术选 择性去除镍层的未反应部分。因此，形成自对准锗化镍或锗硅化镍接点。尽管已经参照多种实施方式特别示出并描述了本发明，但本领域技术人员将会认 识到，在不脱离本发明的精神和范围的前提下可以对本发明作出修改和变形。因此应该不 参照以上描述而参照附加权利要求及其等效内容的全部范围来确定本发明的范围。
权利要求
一种制造接点的方法，该方法包括设置包括至少一个活性区域的基板，所述活性区域包含锗；在活性区域上沉积包含镍的接点层；在接点层设置处理材料；以及处理基板以形成镍基锗化物接点，所述处理包括对基板进行退火以产生反应，从而形成镍基锗化物接点，其中处理材料具有在处理温度下抑制在处理过程中接点层的聚结的量，处理材料的量小于50原子百分比。
2.如权利要求1所述的方法，其特征在于，所述基板包括多层基板，在该基板中上表面 层包含锗。
3.如权利要求1所述的方法，其特征在于，所述基板包含锗。
4.如权利要求1所述的方法，其特征在于，所述处理材料不可溶于镍基锗化物接点中。
5.如权利要求4所述的方法，其特征在于，所述处理材料包括钽、钛、钼、钨、锆或它们 的组合。
6.如权利要求1所述的方法，其特征在于，所述处理材料可溶于镍基锗化物接点中。
7.如权利要求6所述的方法，其特征在于，所述处理材料包括钯、钼或它们的组合。
8.如权利要求1-7任一项所述的方法，其特征在于，所述设置处理材料包括在接点层上形成覆盖层。
9.如权利要求6所述的方法，其特征在于，覆盖层具有在高于或等于500°C的温度下抑 制聚结的厚度。
10.如权利要求6所述的方法，其特征在于，覆盖层具有在至少高达700°C的温度下抑 制聚结的厚度。
11.如权利要求1-7任一项所述的方法，其特征在于，所述设置处理材料包括将处理材 料结合在接点层中以形成包含镍和处理材料Y的镍基合金接点层，Y具有抑制聚结的量。
12.如权利要求9所述的方法，其特征在于，Y具有在高于或等于500°C的温度下抑制 处理过程中的聚结的量。
13.如权利要求9所述的方法，其特征在于，Y具有在至少高达700°C的温度下抑制处 理过程中的聚结的量。
14.一种集成电路，包括具有至少一个活性区域的基板，所述活性区域包含镍；在活性区域设置的金属锗化物接点，其中该金属锗化物接点包括镍和处理材料，该处 理材料抑制在形成金属锗化物接点的处理过程中的聚结，其中处理材料具有抑制在处理过 程中金属接点的聚结的量，处理材料的量小于50原子百分比。
15.如权利要求14所述的集成电路，其特征在于，在至少700°C温度下抑制聚结。
16.如权利要求14所述的集成电路，其特征在于，所述金属锗化物接点包括镍合金NiY 以形成镍基锗化物接点，镍合金NiY具有形成合金成分的处理材料Y。
17.如权利要求14-16任一项所述的集成电路，其特征在于，所述处理材料包括一种在 镍中可溶或不可溶的材料或者多种材料，这些材料为在镍中可溶的材料、在镍中不可溶于 的材料或者它们的组合。
18.如权利要求17所述的集成电路，其特征在于，所述处理材料包括钽、钛、钼、钨、锆2或它们的组合。
19.如权利要求17所述的集成电路，其特征在于，所述处理材料包括钽、钛、钼、钨、锆、 钯、钼或它们的组合。
20.如权利要求17所述的集成电路，其特征在于，所述处理材料包括钯、钼或它们的组合。
21.如权利要求14-16任一项所述的集成电路，其特征在于，所述处理材料包括一种在 镍中可溶的材料。
22.如权利要求21所述的集成电路，其特征在于，所述处理材料包括钯、钼或它们的组合。
全文摘要
一种镍基锗化物接点包括处理材料，该处理材料在形成接点的处理过程中以及在锗化工艺之后的过程中抑制镍基锗化物的聚结。该处理材料是以镍层上的覆盖层形式存在或者结合在用于形成镍基接点的镍层内。聚结减少提高了接点的电特性。
文档编号H01L23/485GK101894818SQ20101021575
公开日2010年11月24日 申请日期2004年7月27日 优先权日2004年7月27日
发明者刘晓丽, 姚海标, 李家耀, 李德宝, 池东植 申请人:新加坡科技研究局