专利名称：防裂结构的制作方法
技术领域：
本发明涉及半导体器件制造技术，特别涉及一种防裂结构。
背景技术：
目前，伴随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、 更大的数据存储量以及更多的功能，晶片朝向更高的元件密度、高集成度方向发展，晶片上芯片的数量逐渐增加。在半导体制程中，通常是将晶片切割成一个个芯片，然后将这些芯片做成功能不同的半导体封装结构。图1为晶片的俯视图。晶片由多个芯片101组成，而芯片101间则以切割道(scribe line) 102相隔。每个芯片101通过沉积、微影、蚀刻、掺杂及热处理等工艺，在半导体衬底上形成元件、叠层、互连线以及焊垫等；切割道102用于延此处分为一个个芯片，所以不存在功能元件。通过沿切割道的锯割，把晶片切割成单个的芯片，根据现有技术，需要将整个晶片切割完成后再进行切割刀片的清洗，随着晶片上芯片数量的增加，往往还没有将一个晶片切割完，切割刀片上就黏附了很多金属碎片，导致切割刀片无法使用。这些金属碎片一般是处于切割道上的导电冗余结构，由金属铜构成，用于增加切割道上空白区域的图案密度，使得切割道上的图案密度与芯片上的图案密度相对称，防止在研磨芯片上的各材料层时，出现研磨不平坦的问题。需要注意的是，现有一种解决切割刀片在还未完成一个晶片的切割就无法使用的方法，就是将切割道上的导电冗余结构去除，这样切割刀片沿切割道锯割时，完全在切割切割道上的绝缘层，但是，此时就会出现更为严重的问题一方面，由于切割道上不存在导电冗余结构，切割道区域相比于芯片区域高度不一样，所以在研磨芯片上的各材料层时，又出现之前所述的研磨不平坦的问题；另一方面，切割道上只存在绝缘层，所以在切割时，切割刀片所产生的应力使得绝缘层劈裂的非常快，很容易延伸到芯片区域，将芯片区域破坏掉， 即使芯片边缘设置有密封环(seal ring)，也很可能将用于保护芯片的密封环冲垮，进而破坏到芯片。
发明内容
有鉴于此，本发明解决的技术问题是同时克服研磨芯片上的各材料层不平坦以及芯片在切割时容易被破坏的问题。为解决上述技术问题，本发明的技术方案具体是这样实现的本发明提供了一种防裂结构，位于晶片切割道内的半导体衬底上，沿所述切割道将晶片间隔成多个芯片，该结构沿芯片边长方向呈平行排列的两条线，每条线由上下交替排列的金属线和连接孔线构成，其中在切割道上交替排列的每一对金属线和连接孔线与芯片上的各层相对应设置。所述连接孔线为位于同一金属线下的一排或者并行排列的多排。
所述芯片上的各层至下而上依次包括多个金属互连层以及铝垫层，其中每个金属互连层包括填充有金属的沟槽和连接孔，铝垫层包括填充有金属铝的沟槽和连接孔。所述平行排列的两条线之间的间距大于40微米。所述每条线的宽度为2 10微米。由上述的技术方案可见，本发明的防裂结构，沿芯片边长方向呈平行排列的两条线，且该两条线之间间隔一定的距离，刀片恰好可以在不接触防裂结构的情况下进行芯片的切割，所以不会有金属碎片黏附在刀片上；而且平行排列的两条线具有一定图案密度，克服了在研磨芯片上的各材料层时，出现研磨不平坦的问题；防裂结构至下而上由金属线和连接孔线交替排列设置于芯片的四周，可以很好地保护芯片在切割时不受破坏。
图1为晶片的俯视图。图2为设置有本发明防裂结构的晶片示意图。图3为本发明实施例防裂结构的剖面图。图4为本发明优选实施例防裂结构的剖面图。
具体实施例方式为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例， 对本发明进一步详细说明。本发明利用示意图进行了详细描述，在详述本发明实施例时，为了便于说明，表示结构的示意图会不依一般比例作局部放大，不应以此作为对本发明的限定，此外，在实际的制作中，应包含长度、宽度及深度的三维空间尺寸。本发明在切割道内设置防裂结构(crack stop structure)，该结构沿芯片101边长方向呈平行排列的两条线，如图2所示。图2为设置有本发明防裂结构的晶片示意图。切割道102的宽度一般在50 80微米，本发明平行排列的两条线200之间的间距大于40微米，每条线的宽度为2 10微米。根据公知常识可知，切割刀片的刀缝宽度大约为20微米， 因此本发明防裂结构的两条线之间的间距要大于40微米，以便于切割刀片的切割，不会像现有技术中处于切割道上的导电冗余结构那样，经过切割刀片的切割黏附在刀片上；而且平行排列的两条线具有一定图案密度，克服了在研磨芯片上的各材料层时，出现研磨不平坦的问题。图3为本发明实施例防裂结构的剖面图。根据现有技术，芯片包括多层结构，至下而上依次包括有源区(AA)、多个金属互连层和铝垫(Al pad)层。其中每个金属互连层由填充有金属例如金属铜的连接孔和沟槽组成。顶层的铝垫层由填充有金属铝的连接孔和沟槽组成，只是与金属互连层相比沟槽的尺寸要大一些，用于连接芯片外部电路。本发明位于切割道内的防裂结构与芯片同时形成，防裂结构的每条线，位于切割道内的半导体衬底上，由上下交替排列的金属线和连接孔线构成，其中在切割道上交替排列的每一对金属线和连接孔线与芯片上的各层相对应设置，芯片上的各层指的是至下而上依次包括的多个金属互连层和铝垫层。与铝垫层相应的切割道内包括铝填充的金属线和连接孔线；与金属互连层相应的切割道内包括金属填充的金属线和连接孔线，具体地，与第一金属互连层相应的切割道内包括第一金属线和第一连接孔线，与第二金属互连层相应的切割道内包括第二金属线和第二连接孔线，依次类推，与顶层金属互连层相应的切割道内包括顶层金属线和顶层连接孔线。上下交替排列连接的金属线和连接孔线像一堵坚实的墙壁一样树立于切割道内的绝缘层中，而且根据图2可知，防裂结构设置于芯片四周，当切割芯片时，即使切割刀片所产生的应力使得绝缘层劈裂的非常快，劈裂也会在防裂结构处被阻止，不至于延伸到芯片区域，也就是说本发明的防裂结构可以很好地保护芯片区域在切割时不受破坏。需要说明的是，对于如何形成防裂结构，与形成多个金属互连层及铝垫层的方法是相同的。举例来说，形成第一金属互连层时，首先在绝缘层中刻蚀第一沟槽和第一连接孔，然后在第一沟槽和第一连接孔内填充金属，并进行研磨，经过研磨后的金属与绝缘层齐平。同理，在形成防裂结构的第一金属线和第一连接孔线时，首先在切割道的绝缘层中刻蚀第一金属槽和第一连接孔槽，然后在第一金属槽和第一连接孔槽内填充金属，并进行研磨， 经过研磨后的金属与绝缘层齐平，从而形成第一金属线和第一连接孔线。其中，连接孔线宽度基本可以忽略不计，所以本发明限定的金属线的宽度为2 10微米。为更好地保护芯片在切割时不受破坏，即防止劈裂延伸到芯片区域，优选将每一金属线下所对应的连接孔线设置为并行排列的多排，如图4所示，图4为本发明优选实施例防裂结构的剖面图，图中位于同一金属线下的连接孔线为两排。多排连接孔线与单排的连接孔线相比可以更好地阻止劈裂的延伸。综上，本发明的防裂结构，沿芯片边长方向呈平行排列的两条线，且该两条线之间间隔一定的距离，刀片恰好可以在不接触防裂结构的情况下进行芯片的切割，所以不会有金属碎片黏附在刀片上；而且平行排列的两条线具有一定图案密度，克服了在研磨芯片上的各材料层时，出现研磨不平坦的问题；防裂结构至下而上由金属线和连接孔线交替排列设置于芯片的四周，可以很好地保护芯片在切割时不受破坏。以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
权利要求
1.一种防裂结构，位于晶片切割道内的半导体衬底上，沿所述切割道将晶片间隔成多个芯片，其特征在于，该结构沿芯片边长方向呈平行排列的两条线，每条线由上下交替排列的金属线和连接孔线构成，其中在切割道上交替排列的每一对金属线和连接孔线与芯片上的各层相对应设置。
2.如权利要求1所述的结构，其特征在于，所述连接孔线为位于同一金属线下的一排或者并行排列的多排。
3.如权利要求2所述的结构，其特征在于，所述芯片上的各层至下而上依次包括多个金属互连层以及铝垫层，其中每个金属互连层包括填充有金属的沟槽和连接孔，铝垫层包括填充有金属铝的沟槽和连接孔。
4.如权利要求1所述的结构，其特征在于，所述平行排列的两条线之间的间距大于40 微米。
5.如权利要求2所述的结构，其特征在于，所述每条线的宽度为2 10微米。
全文摘要
本发明提供了一种防裂结构，位于晶片切割道内的半导体衬底上，沿所述切割道将晶片间隔成多个芯片，该结构沿芯片边长方向呈平行排列的两条线，每条线由上下交替排列的金属线和连接孔线构成，其中在切割道上交替排列的每一对金属线和连接孔线与芯片上的各层相对应设置。采用本发明的防裂结构同时克服研磨芯片上的各材料层不平坦以及芯片在切割时容易被破坏的问题。
文档编号H01L23/00GK102569209SQ201010610019
公开日2012年7月11日 申请日期2010年12月28日 优先权日2010年12月28日
发明者卑多慧 申请人:中芯国际集成电路制造(上海)有限公司