制作带有自对准场板的增强型hemt的方法

专利名称：制作带有自对准场板的增强型hemt的方法
技术领域：
本发明一般涉及半导体加工领域，并且特别是涉及用于形成增强型高电子迁移率 晶体管的方法和从其产生的结构。
背景技术：
期望的是，用在例如功率应用如DC到DC转换器中的高压晶体管确保随着时间的 过去的可靠运行并保持密集的击穿电压分布。由于GaN基材料的电特性，氮化镓(GaN)和 氮化铝镓(AWaN)基器件达到高于通常使用的硅(Si)或碳化硅(SiC)基器件的性能水平。 然而，合适的GaN和AWaN晶体管在以前是不可制造的。常规方法使P型AWaN在整个晶 片上生长，并且然后从栅极区蚀刻它，造成对源极和漏极区的损害。此外，栅极不与源极或 漏极触点自对准，并且场板需要额外的加工。因此，因而产生的晶体管的质量被损坏，并且 它具有低电压容差，需要大漂移长度。

发明内容
本发明的实施方式提供用于使用例如单个掩模以产生自对准的栅极和场板结构 来制造增强型(e_型)高电子迁移率晶体管(HEMT)的一种或多种方法。例如，提供用于形 成e-型HEMT的方法，其包括使第一化合物半导体层在衬底的表面上形成，以及使第二化合 物半导体层在所述第一化合物半导体层的与所述衬底表面相对的表面上形成。所述方法还 包括使第一电介质在所述第二化合物半导体层的与所述第一化合物半导体层的所述表面 相对的表面上形成，以及通过所述第一电介质使用一个掩模层来界定源极接触区、漏极接 触区和栅极接触区，以暴露所述第二化合物半导体层的部分。所述方法另外包括使第二电 介质共形地在所述第一电介质和所述第二化合物半导体层的被暴露部分上形成，蚀刻所述 第二电介质以暴露所述栅极区，并且各向同性地蚀刻所述栅极接触区中被暴露的所述第一 电介质以形成蚀刻区域。所述方法还包括使外延P型第二化合物半导体在被暴露的栅极接 触区上生长，以实质上填充所蚀刻的栅极接触区并覆盖所述第一电介质的所述蚀刻区域的 至少一部分。附图的简要说明并入本说明书中并构成本说明书的一部分的附图示出本教导的实施方式，并与描 述一起用来解释本公开的原理。在图中

图1-13是根据本教导的实施方式的增强型(e-型)高电子迁移率晶体管(HEMT) 的不同制造步骤的横截面；图14是根据本教导的实施方式的可用在e-型HEMT的制造中的盖结构的横截面；图15-23是根据本教导的实施方式的包含图14的盖结构的e_型HEMT的不同制
6造步骤的横截面；以及图M-41是根据本教导的实施方式的包括AIN的e-型HEMT的不同制造步骤的横 截面；应当指出的是，图中的一些细节已被简化并被绘制以便于理解发明的实施方式， 而不是保持严格的结构准确性、细节和比例。还应当指出，由于半导体制造的一般方法是众 所周知的，所以并没有示出所有的制造步骤。参考标号的列表
100GaN/AlGaN e-型 H:
110衬底
120缓冲层
130GaN层
140AlGaN层
200电介质堆栈
210第二电介质层
220第一电介质层
300源极接触区
310栅极接触区
320漏极接触区
400N+注入
410栅极保护掩模
500电介质层
600掩模
800P 型 AlGaN
1100欧姆金属接触部分
1110欧姆金属接触部分
1200肖特基金属
1210肖特基金属
1300电极金属
1400盖层
1410AlGaN层
1500e-型 HEMT
1700接触掩模
2000掩模
2300ρ 型 AlGaN
2400e-型 HEMT
2410AlN半导体层
2800栅极保护掩模
3000抗蚀剂掩模
3200ρ 型 AlGaN
3800栅极保护掩模4000 掩模4100 Al2O3 绝缘体实施方式的描述现将对本教导的当前实施方式(示范性实施方式)进行详细参考，其中的实施例 在附图中示出。在任何可能的场合，相同的参考数字将在全部附图中用以表示相同或类似 的部件。本公开的各种实施方式包括增强型(e_型)栅极注入高电子迁移率晶体管(HEMT) 的形成。实施方式可包括化合物半导体(例如GaN、AlGaN、InAlN、InP、InGaAs、InAlAs等) 基HEMT。实施方式还可包括自对准的P型栅极和场板结构。栅极可与源极和漏极自对准， 这可允许对栅极-源极和栅极-漏极间距的精确控制。另外的实施方式包括添加GaN盖结 构、AKiaN缓冲层、A1N、凹槽蚀刻和/或使用薄氧化AlN层(或其他绝缘体)。在根据本教 导制造HEMT时，选择性的外延生长(SEG)和横向外延过生长(ELO)都可以用来形成栅极。如在本文所使用的，SEG可以包括使用各种外延工艺，例如有机金属化学气相沉积 (MOCVD)、分子束外延(MBE)等，以使外延层从晶种点生长而没有使另外的生长点成核。如 在本文所使用的，ELO可包括在所有方向(即，横向地和纵向地)上同等生长的外延层的生 长。另外，虽然下面的示范性实施方式讨论具体的半导体层，将理解，可以使用任何已知的 化合物半导体(例如III-V族、II-VI族等)，包括二元化合物半导体例如GaN、A1N、GaAs, InP.InAs 等，三元化合物半导体例如 AlGaN、InAlN、AlGaAs、hfeiN、hAlAs、InGaAs 等，以及 四元化合物半导体例如AWaInP等。也将理解，为了制造当前教导的e_型HEMT，这些化合 物半导体可被分层和/或以不同的组合堆叠。如将理解的，各种工艺的下面描述可包括基 于正被使用的半导体制造工艺的附加步骤。如也将理解的，每个工艺步骤的参数可以根据 所使用的装置和期望层变化。如将理解的，具体讨论了 P型器件(具有P-栅极的N沟道)， 然而，也可使用N型器件。在图1-13中描绘的一个示范性工艺中，示出了用于形成GaN/AWaN e_型HEMT 100的工艺。在其它实施方式中，AKiaN可以由其他III-V族半导体例如InAlN所取代，以 形成 GaN/lnAlN e-型 HEMT。在图1中，示出衬底110，例如硅、蓝宝石、金刚石上硅(SOD)、金刚石、碳化硅(SiC) 等，一个或多个缓冲层120在衬底110上形成。衬底110可以具有晶体取向，例如，如果是 蓝宝石则为C-轴，或如果是Si则为<111>，以及缓冲层120可以是例如GaN/AIN、AlGaN, AlGaN/AIN等。缓冲层120可以具有约数百至约数千埃的变化的厚度，并可以通过各种众所 周知的外延生长技术形成。GaN层130可在缓冲层120上生长，或在其他实施方式中，GaN层 130可被包括为缓冲层120的部分。GaN层130可以是未掺杂的(固有的)或是N型，并根 据应用具有大约0. 5微米到大于大约2微米的厚度。例如，低压RF功率应用将最可能使用 比高压功率转换应用薄的GaN层。AlGaN 140可以在GaN层130上生长，并可以是约10% 至沘％的Al (约25%是优选的)并且是未掺杂的。AlGaN层140可以具有约150人至约 300人的厚度，约250人是优选的(AKiaN层的厚度可能影响沟道电荷和耗尽型器件的夹断 电压)。如将理解的，以上的层可以通过常规方法形成，常规方法包括外延生长例如M0CVD、 分子束外延(MBE)等。在AlGaN层140的生长之后，可以执行用于器件隔离的已知技术(例
8如注入和退火)。在图2中，然后可以使用已知的氧化物和氮化物沉积技术例如低压化学气相沉积 (LPCVD)、等离子增强CVD (PECVD)、次大气CVD (ACVD)、真空CVD (SACVD)、原子层沉积(ALD) 等来沉积电介质堆栈200。虽然具体地提到氧化物和氮化物，但是根据应用其他材料例如 氧氮化物、富硅氧化物、非硅基氧化物等可能是合适的。电介质堆栈200可包括一个或多个 电介质层，例如包括例如氮化物、氧化物、氮氧化物等的第一电介质层220以及包括非致密 氧化物的第二电介质层210。电介质堆栈200可以是沉积在AKiaN层140上的覆盖层。电 介质堆栈200可以由例如接触掩模(未示出)图案化，接触掩模可以用于界定源极接触区 300、栅极接触区310和漏极接触区320，如图3所示。这个工艺的优势是，单个掩敝步骤被 用来使栅极接触区自对准源极接触区300和漏极接触区320。通过使用单个掩敝步骤，可以 得到对栅极-源极和栅极-漏极间距的精确控制，这可减小漏极到源极的导通电阻(Rdson) 和栅极被短接到源极的漏极到源极的击穿电压(BVdss)的变化。因而产生的结构在图3 中示出，其中三个所界定的区域(300、310、320)可以被蚀刻以去除电介质堆栈200，以暴露 出AWaN层140的表面。可以使用蚀刻技术例如等离子刻蚀、反应离子刻蚀(RIE)、磁增强 RIE (MERIE)、电感耦合等离子体(ICP)、变压器耦合等离子体(TCP)、湿蚀刻、化学机械抛光 (CMP)等。将理解，各种蚀刻技术可以用于各向同性和/或各向异性地蚀刻给定的材料，并 且给定蚀刻技术的选择性可以取决于被蚀刻的材料和蚀刻剂的化学成分。图4示出可以在可选的N+注入400期间使用的可选栅极保护掩模410。可执行 抗蚀剂剥离以在注入后除去栅极保护掩模410，并且可以执行在氮环境中在约1100°C至约 1300°C时的退火以进一步推动N+注入。在图5中，电介质层500(例如，等离子氮化硅)可 以被共形地沉积在图案化的电介质堆栈200和AlGaN层140的被暴露的部分上。使用LPCVD 或PECVD可沉积氮化物。如图6所示，掩模600可被形成并用于使所界定的栅极接触区310 暴露。第一干蚀刻(优选地各向异性)可用于选择性地蚀刻所界定的栅极接触区310中的 电介质层500。第一干蚀刻对AKiaN和电介质堆栈200可以是选择性的。在第一干蚀刻之 后，可以执行层210、对层220、AWaN层140和电介质层500是选择性的第二各向同性蚀刻。 第二蚀刻还可以按更快的速度蚀刻电介质层210以提供在电介质层500下的电介质210的 底切(under-cutting)。可以使用各种类型的蚀刻，例如HF、缓冲氧化蚀刻剂(BOE)浴、使用 分离型等离子体蚀刻技术的各向同性干蚀刻等。因而产生的结构在图7中示出，图7示出 包括AlGaN层140的被暴露部分的栅极接触区310，AWaN层140具有从电介质层220形成 的大致笔直的侧壁和在电介质层210中形成的大致较宽的碗形区域，底切在电介质层500 下。然后，可去除掩敝层600，并且可执行晶片清洁。在清洁后，可执行P型AlGaN的选 择性外延生长。如图8-9所示，P型AlGaN 800在栅极接触区310中生长。外延生长包括如 所示的横向过生长，使得P型AlGaN 800实质上填充由先前的蚀刻步骤形成的可用空间。P 型AlGaN 800可以从栅极接触区310中的被暴露的AKiaN层140(其可用作晶种区)生长。 P型AlGaN 800从栅极接触区310横向地和纵向地同等生长，从而形成/填充由先前蚀刻留 下的形状。可以在约1000°C至约1150°c的范围内的温度时使用NH3、Cp2Mg, TMGa, TMAl等 执行外延生长，NH3、Cp2Mg, TMGa, TMAl等具有被调整以得到约0. 5纳米/秒至约10纳米/ 秒的生长率的流速，以及约10%至约25%的铝浓度。也可使用其他气体源。
如将理解的，许多不同的形状可以根据先前蚀刻步骤的类型和长度由AWaN 800 形成，并且在图8-9中示出的形状并没有被规定为限制性的。此外，如所示，P型AlGaN 800 形成e-型HEMT 100的栅极。此外，P型AWaN栅极800的较接近漏极接触区320并且看 起来悬于电介质层220之上的部分可充当在精加工的e_型HEMT 100中的场板。场板可以 减小e-型HEMT的源极和漏极周围的峰值电场。在P型AKkiN 800生长之后，可通过例如各向同性蚀刻去除电介质500，导致在图 10中示出的结构。如图11所示，欧姆金属接触部分1100、1110可在源极接触区300中和漏 极接触区320中形成。欧姆金属接触部分1100、1110可以由不同的金属层例如Ti/Al/Ni/ Au、Ti/Al等形成。在用于形成金属欧姆接触部分1100、1110的一个实施方式中，可以使用 抗蚀剂掩模，沉积金属堆栈，剥离抗蚀剂掩模，以及执行所沉积的金属堆栈的退火。在可选 实施方式中，可执行覆盖层金属沉积，金属掩模可以用作对金属蚀刻的引导，后面是抗蚀剂 剥离和退火。任一种方法可以用来形成如图11所示的欧姆接触部分。类似地，可使用各种方法来使肖特基金属1200、1210沉积在P型AWaN栅极800 上。在一个实施方式中，可以使用栅极抗蚀剂掩模，后面是肖特基栅极金属沉积(例如Ni、 Au、Pd等)、抗蚀剂剥离和退火。可选地，可以执行覆盖层栅极金属沉积，然后使用栅极金属 掩模和金属蚀刻，可以形成栅极金属1200、1210。栅极金属掩模可以被剥离，并且其余栅极 金属被退火。在另一实施方式中，在栅极金属沉积之前可以使用可选的覆盖层电介质沉积 和掩敝步骤。栅极金属1200、1210也可以形成场板和/或充当用于P型栅极800的双步骤 场板。栅极金属1200、1210也可以按各种不同的形状形成，以提高场板的效应。最后，如图13所示，在金属层(中间金属电介质，未示出)之间的可选电介质隔离 之后，电极金属1300可被沉积并被蚀刻(或反之亦然)，以形成互连金属1300。在实施方 式中，互连金属1300可以形成从源极接触区300到栅极接触区310的悬垂部分(未示出)。 该悬垂区域也可以充当场板(例如，源极连接的场板)。附加步骤可以包括钝化工艺、垫掩 敝和蚀刻、顶部金属互连以及最终的合金化，如半导体制造技术中众所周知的。如上所述和将认识到的，AWaN可由InAlN或各种其他III-V族半导体——包括 二元III-V族半导体和三元III-V族半导体一所取代，例如当前教导的实施方式可以包 括 GaN/InAlN/P 型 InAlN HEMT。图14示出盖层1400和异质结构的聚焦视图。图15_23示出e_型HEMT1500的另 一当前教导的实施方式，e-型HEMT 1500包括参考图1_13所讨论的在AWaN/GaN异质结 构上的GaN盖层1400。还包括缓冲层120和GaN层130之间的AWaN层1410，如上所述， AlGaN层1410可作为缓冲层120的一部分。图14示出包括AlGaN层1410、GaN层130、AlGaN层140和GaN层1400的盖层的 双重二维电子气体QDEG)结构。AWaN层1410可具有约至约6%的低Al含量。AWaN 层140可具有约20%至约27%的Al。如图15所示，这种结构可在缓冲层120上形成，缓冲 层120可在如上所述的衬底110上形成。类似于上面所讨论的方法，使用例如MOCVD、MBE 等可以使各种半导体层(1410、130、140和1400)生长为外延层。在双重2DEG结构的生长之后，通过沉积可以形成电介质堆栈200。如上所述，电 介质堆栈200可以包括一个或多个电介质层，例如包括例如氮化物、氧化物、氮氧化物等的 第一电介质层220，以及包括非致密氧化物的第二电介质层210。电介质堆栈200可以是沉积在GaN层1400上的覆盖层。如图17所示，电介质堆栈200可以由例如接触掩模1700图 案化，接触掩模1700界定源极接触区300、栅极接触区310和漏极接触区320。这个工艺的 优势是，单个掩敝步骤被用来使栅极接触区自对准源极接触区300和漏极接触区320。三个 所界定的区域可以被蚀刻以去除电介质堆栈200，从而暴露出GaN层1400的表面。可以使 用蚀刻技术例如等离子刻蚀、反应离子刻蚀(RIE)、磁增强RIE(MERIE)、电感耦合等离子体 (ICP)、变压器耦合等离子体(TCP)、湿蚀刻、化学机械抛光(CMP)等。在电介质堆栈200蚀刻之后，可使用相同的接触掩模1700来进一步蚀刻GaN层 1400，以暴露源极接触区300、栅极接触区310和漏极接触区320中的AlGaN层140。GaN层 1400蚀刻可以是使用电感耦合等离子体(ICP)或其他干蚀刻技术、和/或各种光增强蚀刻 技术例如光化学湿蚀刻的各向异性干蚀刻，这些蚀刻对AlGaN层140和电介质堆栈200是 选择性的。在图19中，电介质层500(例如，等离子氮化硅)可以被共形地沉积在图案化的电 介质堆栈200和AlGaN层140的被暴露部分上。使用LPCVD或PECVD可沉积氮化物。如图 20所示，掩模2000可被形成以使所界定的栅极接触区310暴露。第一干蚀刻(优选地各 向异性，但是有些横向蚀刻也可以是可接受的)可用于选择性地蚀刻在所界定的栅极接触 区310中的电介质层500。第一干蚀刻对AKkiN、GaN层1400和电介质堆栈200可以是选 择性的。在第一干蚀刻之后，可以执行对电介质层220、GaN层1400、AK;aN层140和电介质 层500是选择性的第二蚀刻。可以使用各种类型的各向同性蚀刻，例如HF、缓冲氧化蚀刻 剂(BOE)浴、使用分离型等离子体蚀刻技术的各向同性干蚀刻等。因而产生的结构在图22 中示出，图22示出包括AlGaN层140的被暴露部分的栅极接触区310,AKiaN层140具有从 GaN层1400和电介质层220形成的大致笔直的侧壁和在电介质层210中形成的大致较宽的 碗形区域，其中底切在电介质层500下。然后，可去除掩敝层2000，并且可执行晶片清洁。在清洁后，可执行P型AWaN的 GaN选择性外延生长。如图23所示，P型AlGaN 2300可在栅极接触区310中生长。外延生 长包括如图所示的横向过生长，使得P型AlGaN 2300实质上填充由先前的蚀刻步骤形成的 可用空间。P型AlGaN2300可以从栅极接触区310中的被暴露的AKiaN层140(其可用作晶 种区)生长。P型AKiaN 2300从栅极接触区310横向地和纵向地同等生长，从而形成/填 充由先前蚀刻留下的形状。e_型HEMT 1500可如上所述被进一步加工，包括但不限于电极 形成、钝化、垫形成等。图对-32示出包括AlN半导体层MlOWe-SHEMT MOO的另一实施方式。通过 与上述工艺类似的工艺来制造e-型HEMT 2400。在图M中，示出衬底110例如硅、蓝宝石、金刚石上硅(SOD)、金刚石、SiC等，缓冲 层120可在衬底110上形成。衬底110可以具有晶体取向，例如，如果是蓝宝石则为C-轴， 如果是Si则为<111>。缓冲层120可以是例如GaN/AIN、AlGaN, AWaN/AIN等。示出缓冲 层120上的GaN层130。GaN层130可以是未掺杂的。AlGaN 140可在GaN层130上形成， GaN层130可以是约10%至约沘％的々1并且是未掺杂的。AlN层MlO可在AlGaN层140 上形成。AlN层MlO可在原位生长以控制质量和晶体界面。还可在原位AlN沉积之前执行 表面预处理，以便获得具有适当结构的AlN层。预处理可包括被暴露表面的氮化(例如，通 过在高温例如高于约500°C时使表面暴露于氨水)。AlN层MlO还可保护器件层。在AlGaN
11层140的生长之后，可以执行用于器件隔离的已知技术(例如注入和退火)。图25示出沉积在AlN层MlO上的电介质堆栈200。电介质堆栈200可以是一个 或多个电介质层。在所示的实施方式中，使用单层非致密的氧化物。电介质堆栈200可以 是沉积在AlN层MlO上的覆盖层。如图沈所示。电介质堆栈200可以由例如接触掩模 (未示出)图案化，接触掩模可以被用来界定源极接触区300、栅极接触区310和漏极接触 区320。这个工艺的优势是，单个掩敝步骤被用来使栅极接触区自对准源极接触区300和漏 极接触区320。因而产生的结构在图沈中示出，其中三个所界定的区域可以被蚀刻以去除 电介质堆栈200，从而暴露AlN层MlO的表面。在图27中，所蚀刻的电介质堆栈200被用作用于蚀刻源极接触区、栅极接触区和 漏极接触区中的AlN层MlO以暴露AlGaN层140的掩敝层。AlN层MlO蚀刻可以是对 AlGaN层140和电介质堆栈200的选择性的蚀刻。氢氧化钾(KOH)和类似的蚀刻剂可用于 此步骤，如ICP干蚀刻或光增强化学蚀刻技术。图观示出可选的栅极保护掩模观00，其中可选的N+注入(未示出)工艺可用于 保护栅极接触区310。可执行抗蚀剂剥离以去除栅极保护掩模2800，并且可以执行在氮环 境中在约1100°C至约1300°C时的退火以进一步推动N+注入。在图四中，电介质500(例 如，等离子氮化硅)可以被共形地沉积在图案化的电介质堆栈200和AWaN层140的被暴 露部分上。使用LPCVD可沉积氮化物。如图30所示，抗蚀剂掩模3000可被用来使所界定 的栅极接触区310暴露，用于进一步的蚀刻。第一干蚀刻可用于选择性地蚀刻所界定的栅 极接触区310中的电介质层500。第一干蚀刻对AlGaN、AlN和电介质堆栈200可以是选择 性的。在第一干蚀刻之后，可以执行对电介质层500、A1N层MlO和AWaN层140是选择性 的第二蚀刻。因而产生的结构在图31中示出，图31示出包括AKiaN层140的被暴露部分 的栅极接触区310，AWaN层140具有从AlN层MlO形成的大致笔直的侧壁和在电介质堆 栈200中形成的大致较宽的碗形区域，底切在电介质层500下。然后，可去除掩敝层3000，并且可执行晶片清洁。在清洁后，可执行P型AWaN的 选择性外延生长。如图32所示，P型AKkiN 3200可在栅极接触区310中生长。外延生长 可包括如图所示的横向过生长，使得P型AlGaN 3200实质上填充由先前的蚀刻步骤形成的 可用空间。P型AlGaN3200可以从栅极接触区310中的被暴露的AlGaN层140(其可用作晶 种区)生长。P型AKiaN 3200可从栅极接触区310横向地和纵向地同等生长，从而形成/ 填充由先前蚀刻留下的形状。如将理解的，许多不同的形状可以根据先前蚀刻步骤的类型和长度由AWaN 3200 形成，并且在图32中示出的形状没有被规定为限制性的。此外，如所示，P型AlGaN 3200形 成e-型HEMT 2400的栅极。此外，P型AWaN栅极3200的较接近漏极接触区320并且看 起来悬于电介质堆栈200之上的部分可充当精加工的e-型HEMT MOO中的场板。场板可 以减小e-型HEMT的源极和漏极周围的峰值电场。虽然下面的步骤没有被示出，但是它们类似于上面参考图10-13描述的步骤。在 P型AlGaN 3200生长之后，可通过例如各向同性蚀刻去除电介质500。然后，欧姆金属接触 部分可在源极接触区300中和漏极接触区320中形成。欧姆金属接触部分可以由不同的金 属层例如Ti/Al/Ni/Au、Ti/Al等形成。在形成金属欧姆接触部分的一个实施方式中，可以 使用抗蚀剂掩模，沉积金属堆栈，剥离抗蚀剂掩模，以及执行所沉积的金属堆栈的退火。在
12可选实施方式中，可执行覆盖层金属沉积，金属掩模可以用作对金属蚀刻的引导，后面是抗 蚀剂剥离和退火。任一种方法可以用来形成欧姆接触部分。类似地，可使用各种方法来使肖特基栅极金属沉积在P型AlGaN栅极3200上。在 一个实施方式中，可以使用栅极抗蚀剂掩模，后面是栅极金属沉积(例如Ni、Au、Pd等)、抗 蚀剂剥离和退火。可选地，可以执行覆盖层栅极金属沉积，然后使用栅极金属掩模和金属蚀 刻，栅极金属可被图案化。栅极金属掩模可以被剥离，并且其余肖特基金属可被退火。在 另一实施方式中，在肖特基栅极金属沉积之前可以使用可选的覆盖层电介质沉积和掩敝步 骤。栅极金属也可以形成场板和/或充当P型栅极3200的双步骤场板。栅极金属也可以 按各种不同的形状形成，以提高场板的效应。最后，电极金属可被沉积并被蚀刻(或反之亦然)，以形成互连金属。在实施方式 中，互连金属可以形成从源极接触区300到栅极接触区310的悬垂部分。这个悬垂区域也 可以充当场板。附加步骤可以包括钝化工艺、垫掩敝和蚀刻、顶部金属互连以及最终的合金 化，如半导体制造技术中众所周知的。在e-型HEMT MOO的可选实施方式中，在AlN层MlO蚀刻后，凹槽可以被蚀刻到 AlGaN中，以形成如图33所示的凹进的P-栅极结构。这种凹槽蚀刻可根据对应用期望的器 件特性被执行至通常是AlGaN厚度的一部分(约5%至约75%)的深度，并且也可以在上 述工艺中被执行。也可在源极接触区和漏极接触区中执行附加的凹槽蚀刻。图34示出因 而产生的AlGaN P-栅极3200的结构。在图35-41中示出的另一实施方式中，AlN被用作AKiaN层上的薄盖层。图35示 出与图M的结构类似的结构，但是AlN层MlO在约5入至约100A,优选地约10人至约20入 的范围内。在所示的实施方式中，然后可使用已知的氧化物和氮化物沉积技术来沉积电介质 堆栈200。电介质堆栈200可包括一个或多个电介质层，例如包括例如氮化物、氧化物、氮氧 化物等的第一电介质层220，以及包括非致密氧化物的第二电介质层210。电介质堆栈200 可以是沉积在AKiaN层140上的覆盖层。电介质堆栈200可以由例如接触掩模(未示出) 图案化，接触掩模可以用于界定源极接触区300、栅极接触区310和漏极接触区320。这个工 艺的优势是，单个掩敝步骤被用来使栅极接触区自对准源极接触区300和漏极接触区320。 通过使用单个掩敝步骤，可以获得对栅极-源极和栅极-漏极间距的精确控制。因而产生 的结构在图37中示出，其中三个所界定的区域(300、310、320)可以被蚀刻以去除电介质堆 栈200，以暴露出AlN层MlO的表面。图38示出可选的栅极保护掩模3800。可使用栅极保护掩模3800执行可选的N+ 注入400。可执行抗蚀剂剥离以去除栅极保护掩模3800，并且可以执行在氮环境中在约 1100°C至约1300°C时的退火以进一步推动N+注入。在图39中，电介质层500 (例如，等离 子氮化硅)可以被共形地沉积在图案化的电介质堆栈200和AlN层MlO的被暴露部分上。 使用LPCVD可沉积电介质层500。如图40所示，掩模4000可被形成以使所界定的栅极接触 区310暴露。第一干蚀刻可用于选择性地蚀刻所界定的栅极接触区310中的电介质层500。 第一干蚀刻对AlN和电介质堆栈200可以是选择性的。在第一干蚀刻之后，可以执行对电 介质层220和电介质层500是选择性的第二蚀刻(在这个实施方式中示出没有底切的电介 质层500)。第二蚀刻还可以使薄AlN层MlO变薄。因而产生的结构在图41中示出，图41示出包括变薄的AlN层MlO的被暴露部分的栅极接触区310，AlN层MlO具有从电介质层 220形成的大致笔直的侧壁的和在电介质层210中形成的大致较宽的碗形区域，其中在电 介质层500下没有底切。在抗蚀剂剥离(未示出)后，变薄的AlN层MlO可以被氧化以在被暴露的栅极接 触区中产生Al2O3绝缘体4100。可通过快速热退火(RTA)、其他热工艺和/或通过等离子体 增强工艺来执行氧化。虽然没有具体的理论被证实，但是认为Al2O3绝缘体4100的形成提 高金属化和AWaN层140之间的粘附力。对本领域中的普通技术人员将明显，可以修改先前讨论的工艺和因而产生的结 构，以使用单个掩敝步骤形成具有不同图案、宽度和/或材料的各种半导体器件特征。下面 描述示范性方法和因而产生的结构。尽管陈述本教导的广泛范围的数值范围和参数是近似，但是在具体的实施例中 陈述的数值尽可能准确地被报道。然而，任何数值本质上包含必然由在各自的测试测量 中发现的标准偏差产生的某些误差。此外，本文所公开的所有范围应被理解为包括其中 包含的任何及所有的子范围。例如，“小于10”的范围可包括在最小值0和最大值10之 间(并且包含0和10)的任何及所有的子范围，即，任何及所有的子范围具有等于或大于 0的最小值和等于或小于10的最大值，例如1至5。在某些情况下，对参数所规定的数值 可以采用负值。在这种情况下，被规定为“小于10”的范围的示例性值可以采用负值，例 如-1、-2、-3、-10、-20、-30 等。虽然本教导已经关于一个或多个实现被示出，但是可对所示出的实施例进行变更 和/或修改而不偏离所附权利要求的精神和范围。此外，虽然本公开的特定特征可只关于 多个实现中的一个被描述，但是这种特征可与其他实现的一个或多个其他特征合并，如可 能对任何给定或特定的功能是所期望的和有利的。此外，在术语“包括(including)”、“包 括(incledes)”、“具有(has)”、“具有(has)”、“具有(with) ”或其变化形式用在详细描述 和权利要求中的程度上，这样的术语被规定为在与术语“包括(comprising) ”类似的方式 中是包括端点的。术语“...中的至少一个”用来指可被选择的所列项目中的一个或多个。 如本文所使用的，关于一列项目的术语"...中的一个或多个”例如A和B或A和/或B意 指单独的A、单独B或者A和B。术语“...中的至少一个”用来指可被选择的所列项目中的 一个或多个。另外，在本文的讨论和权利要求中，关于两种材料(一个在另一个上)使用的 术语“在...上”意指材料之间至少有一些接触，而“在...上方”意指材料接近，但可能有 一个或多个另外的介入材料，使得接触是可能的，但不是必需的。“在...上”和“在...上 方”都不暗示如本文所使用的任何方向性。术语“共形的”描述涂层材料，其中下层材料的 角度由共形材料保持。术语“大约”表示所列的值可能有些改变，只要该改变并不导致对所 示出的实施方式的工艺或结构的不一致。最后，“示范性的”表示描述被用作实施例，而不是 暗示它是理想的。从本文所公开的方法和结构的说明书和实践的考虑中，本教导的其他实 施方式对本领域的技术人员来说将是明显的。意图是说明书和实施例只被视为示范的，本 教导的真正范围和精神由下面的权利要求表示。如在本申请中使用的相对位置的术语基于平行于晶片或衬底的常规平面或工作 表面的平面来定义，而不考虑晶片或衬底的取向。如在本申请中使用的术语“水平的”或 “横向的”被定义为平行于晶片或衬底的常规平面或工作表面的平面，而不考虑晶片或衬底的取向。术语“纵向的”是指垂直于水平面的方向。术语如“在...上”、“侧”(如在“侧壁” 中的)、“更高”、“更低”、“在...上方”、“顶部”和“在..·下”关于在晶片或衬底的顶面上 的常规平面或工作表面来定义，而不考虑晶片或衬底的取向。
权利要求
1.一种制造增强型(e-型)高电子迁移率晶体管(HEMT)的方法，包括 使第一化合物半导体层在衬底的表面上形成；使第二化合物半导体层在所述第一化合物半导体层的与所述衬底表面相对的表面上 形成；使第一电介质在所述第二化合物半导体层的与所述第一化合物半导体的所述表面相 对的表面上形成；通过所述第一电介质使用一个掩模层来界定源极接触区、漏极接触区和栅极接触区， 以暴露所述第二化合物半导体层的部分；使第二电介质共形地在所述第一电介质和所述第二化合物半导体层的被暴露部分上 形成；蚀刻所述第二电介质以暴露所述栅极区；各向同性地蚀刻在所述栅极接触区中被暴露的所述第一电介质以形成蚀刻区域； 使外延P型第二化合物半导体在所暴露的栅极接触区上生长，以实质上填充所蚀刻的 栅极接触区并覆盖所述第一电介质的所述蚀刻区域的至少一部分。
2.如权利要求1所述的方法，还包括 掩敝所述第二电介质以界定所述栅极接触区。
3.如权利要求2所述的方法，其中，掩敝还界定场板区域。
4.如权利要求1所述的方法，其中，蚀刻所述第二电介质还界定集成的场板区域的横 向延伸部分。
5.如权利要求1所述的方法，还包括使所述外延P型第二化合物半导体生长以实质上填充所蚀刻的第一电介质区域并覆 盖所述第二电介质的至少一部分。
6.如权利要求1所述的方法，还包括使欧姆源极接触部分在所述源极接触区上形成；使欧姆漏极接触部分在所述漏极接触区上形成；以及使肖特基金属在所述外延P型第二化合物半导体的至少一部分上形成。
7.如权利要求6所述的方法，其中，所形成的欧姆源极接触部分还形成场板。
8.如权利要求6所述的方法，其中，所形成的肖特基金属还形成场板。
9.如权利要求1所述的方法，其中，蚀刻所述第二电介质以暴露所述栅极接触区还包括凹槽蚀刻所述栅极接触区的至少一部分而穿过所述第二化合物半导体层的至少一部分。
10.如权利要求1所述的方法，其中，所述第一化合物半导体包括GaN。
11.如权利要求1所述的方法，其中，所述衬底选自硅、蓝宝石、碳化硅、磷化铟、金刚 石、金刚石上硅和金刚石上蓝宝石。
12.如权利要1所述的方法，还包括使AlGaN层在所述衬底的所述表面和所述第一化合物半导体层之间形成。
13.如权利要求1所述的方法，其中，所述第二化合物半导体层包括仏6鄉、6鄉、InP和 InAlN中的至少一种。
14.如权利要求1所述的方法，其中，形成所述第二化合物半导体层还包括 形成包括至少两种不同的化合物半导体层的化合物半导体堆栈。
15.如权利要求14所述的方法，其中，所述半导体堆栈包括AWaN层和AlN层。
16.如权利要求1所述的方法，其中，所述第一电介质包括电介质层的堆栈。
17.如权利要求1所述的方法，其中，形成所述第二电介质还包括 形成等离子氮化物作为所述第二电介质层。
18.如权利要求1所述的方法，还包括使盖层在所述第一电介质层和所述第二化合物半导体层之间形成，其中所述盖层包括GaN 层。
19.如权利要求1所述的方法，其中，形成所述第一电介质还包括 形成多个电介质层。
20.如权利要求18所述的方法，还包括使AlGaN层在所述衬底和所述第一化合物层之间形成。
21. 一种制造增强型(e_型)高电子迁移率晶体管(HEMT)的方法，包括 使GaN层在衬底的表面上形成；使III-V族半导体层在所述GaN层的与所述衬底表面相对的表面上形成； 使AlN半导体层在所述III-V族半导体层和第一电介质之间形成； 使所述第一电介质在所述AlN半导体层的与所述III-V族半导体层的所述表面相对的 表面上形成；通过所述第一电介质使用一个掩模层来界定源极接触区、漏极接触区和栅极接触区， 以暴露所述AlN半导体层；使第二电介质共形地在所述第一电介质和所述AlN半导体层的被暴露部分上形成； 蚀刻所述第二电介质以暴露所界定的栅极接触区中的所述AlN;以及 使外延ρ型III-V族半导体在所暴露的栅极接触区上生长，以实质上填充所蚀刻的栅 极接触区并覆盖所蚀刻的第一电介质区域的至少一部分。
22.如权利要求21所述的方法，还包括氧化所界定的栅极接触区中的所暴露的AlN以形成薄氧化铝层；以及 使外延P型III-V族半导体在所界定的栅极接触区中的所述薄氧化铝层上生长，以实 质上填充所界定的栅极区。
23.如权利要求22所述的方法，其中，氧化所暴露的AlN还包括形成约5
24.如权利要求22所述的方法，其中，所述薄氧化层为约10
25.如权利要求21所述的方法，其中，氧化所暴露的AlN还包括应用选自热氧化、快速热退火和等离子增强氧化所组成的组中的氧化工艺。
26.如权利要求21所述的方法，还包括使外延P型III-V族半导体穿过所述第二电介质的至少一部分生长。
27.如权利要求21所述的方法，还包括 掩敝所述第二电介质以界定所述栅极接触区。
28.如权利要求27所述的方法，其中，掩敝还界定场板区域。
29.如权利要求21所述的方法，其中，蚀刻所述第二电介质还界定集成的场板区域的 横向延伸部分。
30.如权利要求21所述的方法，还包括使外延P型III-V族半导体生长以实质上填充所蚀刻的第一电介质区域并覆盖所述第 二电介质的至少一部分。
31.如权利要求21所述的方法，还包括使欧姆源极接触部分在所述源极接触区上形成；使欧姆漏极接触部分在所述漏极接触区上形成；以及使肖特基金属在所述外延P型III-V族半导体的至少一部分上形成。
32.如权利要求31所述的方法，其中，所形成的欧姆源极接触部分还形成场板。
33.如权利要求31所述的方法，其中，所形成的肖特基金属还形成场板。
34.如权利要求21所述的方法，其中，蚀刻所述第二电介质以暴露所述栅极接触区还 包括凹槽蚀刻所述栅极接触区的至少一部分而穿过所述III-V族半导体层的至少一部分。
35.如权利要求21所述的方法，其中，所述衬底选自硅、蓝宝石、碳化硅、金刚石、金刚 石上硅和金刚石上蓝宝石。
36.如权利要21所述的方法，还包括使AlGaN层在所述衬底的所述表面和所述GaN层之间形成。
37.如权利要求21所述的方法，其中，所述III-V族半导体层包括AlGaN、GaN和InAlN 的至少一种。
38.如权利要求21所述的方法，其中，所述第一电介质包括电介质层的堆栈。
39.如权利要求21所述的方法，其中，形成所述第二电介质还包括 形成等离子氮化物作为所述第二电介质层。
40.如权利要求21所述的方法，还包括使盖层在所述第一电介质层和所述III-V族半导体层之间形成，其中所述盖层包括GaN 层。
41.如权利要求40所述的方法，还包括使AlGaN层在所述衬底和所述GaN层之间形成。
42.如权利要求21所述的方法，其中，形成所述第一电介质还包括 形成多个电介质层。
43.一种制造增强型(e_型)高电子迁移率晶体管(HEMT)的方法，包括 使第一化合物半导体层在衬底的表面上形成；使第二化合物半导体层在所述第一化合物半导体层的与所述衬底表面相对的表面上 形成；使第三化合物半导体层在所述第二化合物半导体层和第一电介质之间形成； 使所述第一电介质在所述第三化合物半导体层的与所述第二化合物半导体层的所述 表面相对的表面上形成；通过所述第一电介质使用一个掩模层来界定源极接触区、漏极接触区和栅极接触区， 以暴露AlN半导体层；使第二电介质共形地在所述第一电介质和所述第三化合物半导体层的被暴露部分上 形成；蚀刻所述第二电介质和所述第一电介质的一部分以暴露在所界定的栅极接触区中的 所述第三化合物半导体；以及使外延P型第二化合物半导体在所暴露的栅极接触区上生长以实质上填充所蚀刻的 栅极接触区并覆盖所蚀刻的第一电介质区域的至少一部分。
44. 一种制造增强型(e_型)高电子迁移率晶体管(HEMT)的方法，包括 使GaN层在衬底的表面上形成；使III-V族半导体层在所述GaN层的与所述衬底表面相对的表面上形成； 使AlN半导体层在所述III-V族半导体层和第一电介质之间形成； 使所述第一电介质在所述AlN半导体层的与所述III-V族半导体层的所述表面相对的 表面上形成；通过所述第一电介质使用一个掩模层来界定源极接触区、漏极接触区和栅极接触区， 以暴露所述AlN半导体层；使第二电介质共形地在所述第一电介质和所述AlN半导体层的被暴露部分上形成； 蚀刻所述第二电介质和所述第一电介质的一部分以暴露所界定的栅极接触区中的所 述AlN;以及使外延P型III-V族半导体在所暴露的栅极接触区上生长以实质上填充所蚀刻的栅极 接触区并覆盖所蚀刻的第一电介质区域的至少一部分。
全文摘要
本公开的各种实施方式包括增强型(e-型)栅极注入高电子迁移率晶体管(HEMT)的形成。实施方式可包括GaN、AlGaN和InAlN基HEMT。实施方式还可包括自对准的P型栅极和场板结构。栅极可与源极和漏极自对准，这可允许对栅极-源极和栅极-漏极间距的精确控制。另外的实施方式包括添加GaN盖结构、AlGaN缓冲层、AlN、凹槽蚀刻和/或使用薄氧化AlN层。在根据本教导制造HEMT时，选择性的外延生长(SEG)和外延横向过生长(ELO)都可被使用以形成栅极。
文档编号H01L21/335GK102148157SQ201010621068
公开日2011年8月10日 申请日期2010年12月23日 优先权日2009年12月23日
发明者F·希伯特 申请人:英特赛尔美国股份有限公司