专利名称：电容的形成方法及其电容结构的制作方法
技术领域：
本发明涉及半导体制造领域，尤其涉及一种电容的形成方法及其电容结构。
背景技术：
硅通孔技术(TSV，Through-Silicon-Via)是通过在芯片和芯片之间制作垂直导通，实现芯片之间互连的最新技术。与以往的IC封装键合和使用凸点的叠加技术不同，TSV 技术能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，并且大大改善芯片速度和低功耗的性能。公开号为CN 101840912A的中国专利申请提供形成所述硅通孔(TSV)的方法，包括一种为先通孔(via first)工艺，在形成半导体芯片的金属化层之前，需要先形成硅通孔(TSV)穿越半导体芯片的基底，并且所述硅通孔还电连接至靠近所述半导体芯片的基底的一层金属化层。然后，为维持一低电阻的路径至所述基板上的有源元件，需要增加馈孔 (feedthrough)连接，即提供电力至另一半导体芯片，则必须形成多个金属化层的电阻，通过这些金属化层电力传至所述半导体芯片的另一侧。同时为了降低所述馈孔电阻，上述中国专利申请中还提供另一方法，即后通孔 (via last)工艺。在此方法中，上述金属化层先形成于半导体芯片的基底上，然后形成硅通孔(TSV)穿透该基板和上述多个金属化层。此方法允许一直线路径穿透该半导体芯片，无需增加额外的金属层。但是现有技术无论是先通孔(via first)工艺，还是后通孔(via last)工艺形成所述硅通孔(TSV)，均需要在所述基底内形成对应的互连电容，一般地，所述互连电容为平行板电容器，具体地包括在所述基板上依次形成金属层-绝缘层-金属层，以形成用于芯片之间垂直导通的互连电容。但是现有技术中，所述互连电容的电容值范围较小。
发明内容
本发明解决的问题是提供一种电容的形成方法及其电容结构，提高用于芯片之间的垂直导通的互连电容的电容值范围。为解决上述问题，本发明提供一种电容的形成方法，包括提供基底，在所述基底内形成互连通孔，及位于所述基底内的若干电容通孔组，所述电容通孔组包含第一电容通孔和第二电容通孔；通过氧化工艺形成氧化层，所述氧化层覆盖所述互连通孔的侧面和底部、所述电容通孔的侧面和底部及基底表面，其中第一电容通孔和第二电容通孔间的基底被全部氧化实现电容通孔间绝缘；在所述形成有氧化层的互连通孔内填充金属形成互连金属插塞，在形成有氧化层的电容通孔内填充金属形成极板，相邻两个极板及位于所述相邻极板间的氧化层构成电容。
可选的，所述互连通孔和电容通孔组通过一次刻蚀形成。可选的，所述互连通孔的深度范围为200微米 300微米。可选的，所述基底的深度范围为200微米 800微米。可选的，所述电容通孔的深度范围为200微米 800微米。可选的，所述氧化层的形成方法为热氧化形成方法。可选的，所述极板的面积范围为10微米X200微米 30微米X800微米。可选的，填充于所述互连通孔和电容通孔内的金属为铜或者铝。可选的，形成所述互连金属插塞及电容后，还包括对基底未形成有所述互连金属插塞及电容的一侧进行研磨，以暴露出所述互连金属插塞及电容的底部。可选的，所述金属填充的方法为电镀法。 本发明还提供一种电容结构，包括基底，位于所述基底内的电容通孔组，所述电容通孔组包含第一电容通孔和第二电容通孔，所述电容还包括填充金属于所述电容通孔组内形成的极板，所述极板的深度范围为200微米 800微米，所述相邻极板间形成有氧化层，所述相邻极板及位于所述相邻极板间的氧化层构成电容结构。可选的，所述基底的深度范围为200微米 800微米。可选的，所述极板的面积范围为10微米X200微米 30微米X800微米。可选的，所述基底还形成有互连通孔，及填充金属于所述互连通孔形成的互连金属插塞。与现有技术相比，本发明具有以下优点通过在基底内部形成电容通孔并对所述电容通孔填充金属，以形成用于基芯片间垂直导通的互连电容，所述电容通孔的深度范围最大可达到所述基底的最大深度，使得所述电容相向设置的极板的面积得到大范围的提高，以提高所述电容的电容量；进一步地，所述电容通孔组和互连通孔通过一次刻蚀形成，只需要在原形成互连通孔的同时形成所述电容通孔组，并未增加工艺的复杂性；最后，所述电容的形成工艺和互连金属插塞的形成工艺一致，可以在形成所述互连金属插塞的同时形成所述电容，进一步简化工艺流程，降低工艺制造成本。
图1是平行板电容器的结构示意图。图2图6为本发明一个实施例的电容的形成方法结构示意图。
具体实施例方式现有技术无论是先通孔(via first)工艺，还是后通孔(via last)工艺形成所述硅通孔(TSV)，均还需要在所述基底内形成对应的互连电容，一般地，所述互连电容为平行板电容器，具体地包括在所述基板上依次形成金属层-绝缘层-金属层，以形成用于芯片之间垂直导通的互连电容。如图1所示，所述平行板电容器包括第一极板001和与其相向设置的第二极板 002，所述第一极板001和第二极板002之间形成有介质层003。为增加所述平行板电容器的电容量，需要通过增加所述第一极板和第二极板的面积，但是对于有限的半导体芯片基底的面积，并不是一个较佳的方法，一般地，所述极板的面积范围为10微米X 10微米 20微米X 20微米。为提高用于芯片间垂直导通的互连电容的电容量，本发明提供一种电容的形成方法，包括提供基底，在所述基底内形成互连通孔，及位于所述基底内的若干电容通孔组，所述电容通孔组包含第一电容通孔和第二电容通孔；通过氧化工艺形成氧化层，所述氧化层覆盖所述互连通孔的侧面和底部、所述电容通孔的侧面和底部及基底表面，其中第一电容通孔和第二电容通孔间的基底被全部氧化实现电容通孔间绝缘；在所述形成有氧化层的互连通孔内填充金属形成互连金属插塞，在形成有氧化层的电容通孔内填充金属形成极板，相邻两个极板及位于所述相邻极板间的氧化层构成电容。本发明通过在基底内部形成电容通孔并对所述电容通孔填充金属，以形成用于芯片之间垂直导通的互连电容，所述电容通孔的深度范围最大可达到所述基底的最大深度， 使得所述互连电容相向设置的极板的面积得到大范围的提高，以提高所述互连电容的电容量。为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。图2图6为本发明一个实施例的电容的形成方法结构示意图。如图2所示，首先提供基底110，所述基底具有两个表面，第一表面IlOa和与其相对的第二表面110b，其中，所述第一表面IlOa形成有有源器件和金属层(未示出)，所述第二表面IlOb未形成有有源器件或金属层。所述基底110的材料为硅或硅锗，也可以是绝缘体上硅(SOI)，或者还可以包括其它的材料，例如砷化镓等III-V族化合物。本实施例中，所述基底Iio为硅。所述基底110的厚度范围为200微米 800微米。如图3所示，对所述基底110进行图案化刻蚀，在所述基底110内形成互连通孔 120及若干数目的电容通孔组。所述电容通孔组包含第一电容通孔和第二电容通孔。本图仅示出了其中的一个电容通孔组130，包括第一电容通孔130a和第二电容通孔130b。所述互连通孔120的深度范围为200微米 300微米，所述电容通孔组130的深度范围为200微米 800微米。本实施例中，所述电容通孔组130和互连通孔120的深度是一致的，作为其他实施例，所述电容通孔组130和互连通孔120的深度可以不一致，如所述电容通孔组130的深度大于或小于所述互连通孔120的深度，具体地可以通过控制刻蚀参数控制所述电容通孔组 130的深度和互连通孔120的深度。其中，所述互连通孔120和电容通孔组130通过一次刻蚀形成。作为一个实施例， 对所述基底110进行图案化如下首先提供光罩，所述光罩上形成有互连通孔120的图案； 在所述光罩上形成电容通孔图案；以所述形成有互连通孔120图案和电容通孔组130图案的光罩为掩膜，对所述基底110进行图案化。作为其他实施例，对所述基底110进行图案化还可以为首先提供一形成有互连通孔图案的光罩，形成所述互连通孔；然后再提供一形成有电容通孔图案的光罩，形成所述电容通孔。或者对所述基底110进行图案化还可以为首先提供一形成有电容通孔图案的光罩，形成所述电容通孔；然后再提供一形成有互连通孔图案的光罩，形成所述互连通孔。较佳地，为在同一个光罩上同时形成互连通孔和电容通孔，所述电容通孔仅需要在原有的互连通孔的光罩上增加电容通孔的图案，没有额外使用光罩，简化工艺流程，降低工艺制造成本。如图4所示，在所述互连通孔120表面、第一电容通孔130a和第二电容通孔130b 表面及基底110表面上形成氧化层140，所述氧化层140覆盖有所述互连通孔120的侧壁和底部，所述第一电容通孔130a和第二电容通孔130b的侧壁和底部，所述氧化层140还覆盖有所述基底110暴露的表面。具体地，形成所述氧化层140的方法为热氧化法。继续参考图4，位于所述第一电容通孔130a和第二电容通孔130b间的硅材料因为两侧的硅同时被氧化，则导致第一电容通孔130a和第二电容通孔130b间的硅被完全氧化， 形成氧化硅材料。即所述第一电容通孔130a和第二电容通孔130b通过氧化层进行电学绝缘。如图5所示，对所述形成有氧化层140的互连通孔120填充金属，形成互连金属插塞160，对形成有氧化层140的第一电容通孔130a和第二电容通孔130b填充金属，以对应形成第一极板151和第二极板152。所述两个相向设置的第一极板151和第二极板152及位于所述极板间的氧化层140构成电容。其中，因为所述电容通孔组130的深度范围为200微米 800微米，则形成的极板相对面的一条边的长度与电容通孔组130的深度对应相等，所述长度范围为200微米 800 微米，另一条边的长度则与基底的第一表面IlOa的大小尺寸有关。一般地，所述另一条边的长度范围为10微米 30微米。即所述相对甚至的极板的面积范围为10微米X200微米 30微米X 800微米，所述数值范围远远大于所述现有技术形成的平行电容器中的极板面积。如图6所示，沿所述基底110的第二表面110b，对所述基底110 —侧进行研磨，暴露出所述互连金属插塞160及电容的底部，用于后续的芯片之间的垂直导通。继续参考图6，本实施例中，所述电容和互连金属插塞的深度是一致的，作为其他实施例，所述电容和互连金属插塞的深度可以不一致，如所述电容的深度大于所述互连金属插塞的深度，则对所述电容部分和互连金属插塞部分分别进行研磨，至暴露出所述电容的底部和互连金属插塞的底部。基于上述的电容的形成方法，本发明还提供一种电容结构，包括基底，位于所述基底内的电容通孔组，所述电容通孔组包含第一电容通孔和第二电容通孔，所述电容还包括填充金属于所述电容通孔组内形成的极板，所述极板的深度范围为200微米 800微米，所述相邻极板间形成有氧化层，所述相邻极板及位于所述相邻极板间的氧化层构成电容结构。其中，所述基底的深度范围为200微米 800微米。所述极板的面积范围为10微米X 200微米 30微米X800微米。
进一步地，所述基底还形成有互连通孔，及填充金属于所述互连通孔形成的互连
金属插塞。与现有技术相比，本发明具有以下优点通过在基底110内部形成电容通孔组130并对所述电容通孔组130填充金属，以形成用于芯片之间垂直导通的互连电容，所述电容通孔组130的深度范围最大可达到所述基底110的厚度，使得所述电容相向设置的极板面积得到大范围的提高，以提高所述互连电容的电容量；进一步地，所述电容通孔组130和互连通孔120通过一次刻蚀形成，只需要在原形成互连通孔120的同时形成所述电容通孔组130，并未增加工艺的复杂性；进一步地，所述电容通孔组130仅需要在原有的互连通孔120的光罩上增加电容通孔组130的图案，没有额外使用光罩，简化工艺流程，降低工艺制造成本；最后，所述互连电容的形成工艺和互连金属插塞的形成工艺一致，可以在形成所述互连金属插塞的同时形成所述电容，进一步简化工艺流程，降低工艺制造成本。虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
权利要求
1.一种电容的形成方法，其特征在于，包括提供基底，在所述基底内形成互连通孔，及位于所述基底内的若干电容通孔组，所述电容通孔组包含第一电容通孔和第二电容通孔；通过氧化工艺形成氧化层，所述氧化层覆盖所述互连通孔的侧面和底部、所述电容通孔的侧面和底部及基底表面，其中第一电容通孔和第二电容通孔间的基底被全部氧化实现电容通孔间绝缘；在所述形成有氧化层的互连通孔内填充金属形成互连金属插塞，在形成有氧化层的电容通孔内填充金属形成极板，相邻两个极板及位于所述相邻极板间的氧化层构成电容。
2.如权利要求1所述电容的形成方法，其特征在于，所述互连通孔和电容通孔组通过一次刻蚀形成。
3.如权利要求1所述电容的形成方法，其特征在于，所述互连通孔的深度范围为200微米 300微米。
4.如权利要求1所述电容的形成方法，其特征在于，所述基底的深度范围为200微米 800微米。
5.如权利要求1所述电容的形成方法，其特征在于，所述电容通孔的深度范围为200微米 800微米。
6.如权利要求1所述电容的形成方法，其特征在于，所述氧化层的形成方法为热氧化形成方法。
7.如权利要求1所述电容的形成方法，其特征在于，所述极板的面积范围为10微米X 200微米 30微米X800微米。
8.如权利要求1所述电容的形成方法，其特征在于，填充于所述互连通孔和电容通孔内的金属为铜或者铝。
9.如权利要求1所述电容的形成方法，其特征在于，形成所述互连金属插塞及电容后， 还包括对基底未形成有所述互连金属插塞及电容的一侧进行研磨，以暴露出所述互连金属插塞的底部及电容的底部。
10.如权利要求1所述电容的形成方法，其特征在于，所述金属填充的方法为电镀法。
11.一种电容结构，其特征在于，包括基底，位于所述基底内的电容通孔组，所述电容通孔组包含第一电容通孔和第二电容通孔，所述电容还包括填充金属于所述电容通孔组内形成的极板，所述极板的深度范围为 200微米 800微米，所述相邻极板间形成有氧化层，所述相邻极板及位于所述相邻极板间的氧化层构成电容结构。
12.如权利要求11所述电容结构，其特征在于，所述基底的深度范围为200微米 800 微米。
13.如权利要求12所述电容结构，其特征在于，所述极板的面积范围为10微米X200 微米 30微米X800微米。
14.如权利要求11所述电容结构，其特征在于，所述基底还形成有互连通孔，及填充金属于所述互连通孔形成的互连金属插塞。
全文摘要
本发明提供一种电容的形成方法，包括提供基底，在所述基底内形成互连通孔及若干电容通孔组，所述电容通孔组包含第一电容通孔和第二电容通孔；通过氧化工艺形成氧化层，所述氧化层覆盖所述互连通孔的侧面和底部、所述电容通孔的侧面和底部及基底表面，其中第一电容通孔和第二电容通孔间的基底被全部氧化实现电容通孔间绝缘；在所述形成有氧化层的互连通孔内填充金属形成互连金属插塞，在形成有氧化层的电容通孔内填充金属形成极板，相邻两个极板及位于所述相邻极板间的氧化层构成电容。本发明还提供一种所述电容形成方法形成的电容结构。本发明提供的电容的形成方法及电容结构，可以提高用于芯片之间的垂直导通的互连电容的电容值范围。
文档编号H01L21/768GK102543729SQ20101062099
公开日2012年7月4日 申请日期2010年12月31日 优先权日2010年12月31日
发明者朱也方, 郭亮良, 黄河 申请人:中芯国际集成电路制造(上海)有限公司