专利名称：铜钯合金单晶键合丝及其制造方法
技术领域：
本发明涉及微电子后道封装工序用金属键合丝及其制造方法，尤其涉及一种铜钯合金单晶键合丝及其制造方法。
背景技术：
微电子器件芯片的键合工序，是指在一定温度下采用超声加压的方法将键合丝两端分别焊接在芯片焊盘和引线框架引脚上，实现芯片内部电路与外部电路的连接。早期的键合丝多由纯金制成，但随着黄金资源的日益稀缺、价格持续攀升，微电子封装成本大幅上升，为此业内人士研发成功了以铜丝产品来替代昂贵的金丝产品。这些键合铜丝价格低廉， 且在拉伸、剪切强度和延展等方面的性能优于金丝，已经成功应用于如DIP、SOP和功率器件等产品的封装生产。但是，随着微电子器件芯片行业日益、快速向小型化、多引脚高密度方向发展，对于键合铜丝的性能要求也越来越苛刻，特别是在键合工艺中，不仅要求键合铜丝具备良好的耐高温氧化、耐热稳定性和很高的机械强度，还要具有较好的接合性及焊接性且不能有拉拔断线问题；另外由于封装密度加大、打线数量增多，除了进一步缩减键合铜丝的线径外，还有必要在铜丝表面覆盖绝缘层，以减少短路现象发生。现在，行业中已经有人用电镀钯层替代电镀金层的键合铜丝制造工艺，因为钯的成本要比金便宜得多，钯在高温、高湿或硫化物含量高的空气中性能稳定，能耐酸的侵蚀；钯有良好的延展性和可塑性， 但又比金硬，能承受弯曲和摩擦，可长期保持良好的外观和光泽。但由于镀钯键合铜丝一直无法解决镀钯键合铜丝的低成品率和拉拔断线问题。
发明内容
本发明的目的是提供一种铜钯合金单晶键合丝及其制造方法，它克服现有合金类键合铜丝表面易氧化、高温稳定性差和拉拔断线问题，以及镀金类键合铜丝生产成本高、电镀层硬度低不耐摩擦的缺陷和不足，向社会提供一种以以高纯铜丝为基体在内部加高纯钯、钙、稀土等元素，以镀钯层替代镀金层的低成本、高性能键合铜丝产品及其制造方法，满足微电子器件芯片向小型化、多引脚高密度方向发展的需求。本发明的目的是这样来实现的，铜钯单晶键合丝的基体材料由下列重量百分比数的原料组成钯 ι. 35%-10. 18%, Ca 0. 0001—0. 0003%、Re 0. 0002—0. 0008%、其余为铜， 之和等于100%。然后对铜钯合金丝电镀纯钯保护层，表面镀钯层控制在2μπι-7μπι ；所述镀铜钯合金单晶键合丝直径为18 μ m-50 μ m ；铜的纯度大于99. 9995%，钯的纯度大于 99. 999%、Ca 99. 一 99. 5%、Re 为混合型稀土。铜钯合金单晶键合丝的制造方法包括以下步骤
①提取高纯铜以国家标准1号纯铜为原料，提取纯度大于99.9995%的高纯铜，清洗、 烘干备用；
②制备单晶铜钯合金棒将高纯铜内部加高纯钯、钙、稀土置于金属单晶连铸室，连铸得到Φ3πιπι、纵向和横向晶粒数均为1个的高纯铜钯合金棒；内部各元素比例为钯为1. 35%-10. 18%, CaO. 0001—0. 0003%、ReO. 0002—0. 0008%、其余为铜，之和等于 100%。③粗拔将φ 3mm单晶铜钯合金棒拉拔成直径小于Imm的铜钯合金丝；
④热处理将直径小于Imm的单晶铜钯合金丝退火；
⑤表面镀钯对铜钯合金丝电镀纯钯保护层，电镀用钯的纯度要求大于99.999%，表面镀钯层控制在2 μ m-7 μ m的厚度，单晶铜钯合金内部钯和表层镀纯钯的重量之和占总重量的百分比控制在1. 35%-10· 18%;其余为铜；
⑥精拔将前述纯钯保护层的铜钯单晶合金键合丝，精密拉拔成Φ18 μ m-50 μ m的铜钯合金单晶键合丝；
⑦热处理将铜钯合金单晶键合丝连续退火；
⑧表面清洗先用酸液酸洗，然后经超声波清洗，再由高纯水清洗、洪干；
⑨分卷单卷定尺。在所述③粗拔步骤，是将Φ 3mm单晶铜钯合金棒拉拔成Φ 0. 2mm的铜钯合金丝。在所述⑤表面镀钯步骤对退火后的铜钯合金丝电镀纯钯保护层，表面镀钯层控制在2μπι-7μπι ；单晶铜钯合金内部钯和表层镀纯钯的重量之和占总重量的百分比控制在 1. 35%-10. 18%;
在所述⑥精拔步骤，将电镀有纯钯保护层的铜钯合金丝精密拉拔成Φ 23 μ m的键合铜钯合金丝。本发明的优点是摒弃了传统工艺通常采用的——先拉拔、后电镀即直接应用的落后工艺；而是先将高纯铜在内部加入钙、稀土等元素置于金属单晶连铸机制成高纯铜钯合金棒，然后电镀一定厚度的纯钯保护层，镀钯层厚度主要根据铜钯合金单晶键合丝成品线径确定，成品线径越小，拉拔率越大，则所需镀层越厚；反之所需镀层越薄；一般情况下，镀层厚度控制在2 μ m-7 μ m，单晶铜钯合金内部钯和表层镀纯钯的重量之和占总重量的百分比控制在1. 35%-10. 18%;其余为铜；电镀后的半成品再经多道次工序精密拉拔成 Φ 18 μ m-50 μ m等不同规格的铜钯合金及镀钯单晶键合丝成品。在将电镀有纯钯保护层的 Φ0. 2mm铜钯合金丝精密拉拔成铜钯合金及镀钯单晶键合丝成品过程中，镀钯保护层的材质更加致密、均勻，表面光滑、线型一致，基体表面镀钯层和内部钯、钙、稀土等元素和铜分子互相交融、渗透，镀钯层结合强度大幅提高，确保成品外观保持银白色金属光泽，大大延长键合铜丝产品拆封后的保持期；内部加入钯、钙、稀土等元素使得合金的成品比其它方式的生产的材料的机械强度更高、抗氧化性能更好，有利于进一步缩小键合丝的线径，缩短焊接间距，更加适用于高密度、多引脚集成电路封装。消除了 30度以下拉拔断线问题。有利于进一步缩小键合铜钯合金丝的线径，缩短焊接间距，更加适用于高密度、多引脚集成电路封装。本发明专利制造方法具有构思新颖、工序简单、受益显著的优点，可以广泛用于各类复合型结构的金属键合丝产品制造领域。
具体实施例方式实施例一
①提取高纯铜将硝酸铜溶液按1 :4比例加高纯水进行稀释，配制成电解液；以国家标准1号纯铜作为阳极浸入电解液，并确保有95%体积比的纯铜浸入电解液中；以高纯铜箔作为阴极浸入电解液中，同样确保有955体积比的高纯铜箔浸入电解液中；在阳极、阴极之间
4输入7-9V、2. 5-3. 5A的直流电，以补充新鲜电解液方式维持电解液温度不超过60°C ；待阴极积聚纯度大于99. 9995%的高纯铜，及时更换高纯铜箔，再以清洗、烘干备用。②铜钯合金棒在一个有氮气保护的水平连铸金属单晶的连铸室，加入提纯所得的纯度大于99. 9995%的高纯铜，同时加入0. 03-0. 08%纯度大于99. 999%的钯和纯度大于99. 5%的Ca 0. 0001—0. 0003%和混合型稀土 Re 0. 0002—0. 0008% ；应用中频感应加热至1150-1220°C，待完全熔化、精炼和除气后，将熔液注入连铸室中间的储液池保温，在维持 2-5L/min净化氮气流量的连铸室中，完成对铜钯合金熔液的水平单晶连铸，得到Φ3πιπι、纵向和横向晶粒数均为1个的高纯铜钯合金棒；单晶铜钯合金棒可有效降低铜丝的电阻率、 提高导电率，增强其搞氧化性能和机械强度。本工序更为详细的方法及其所应用设备，可参阅国家知识产权局于2008年4月30日授权公告的ZL200510023514. X名称为“金属单晶连铸工艺的控制方法及装备”发明专利技术，应属于公知技术范畴。③粗拔应用常规拉拔设备和工艺，将Φ 3mm单晶铜钯合金棒经多道次工序，拉拔成Φ 0. 2mm的铜钯合金丝。④热处理将Φ0. 2mm的铜钯合金丝置于退火炉中，在420_460°C温度下保温 25min，保温期间通以氮气保护，然后随炉冷却。⑤表面镀钯应用常规电镀设备和工艺，对退火后的Φ0. 2mm铜钯合金丝电镀纯钯防氧化保护层，电镀用钯的纯度要求大于99. 999% ；电流密度1-1. 2A/dm2’，铜丝速度为 4-5m/min,镀层厚度控制在2 μ m_7 μ m ；镀钯后的铜钯合金丝产品，单晶铜钯合金内部钯和表层镀纯钯的重量之和占总重量的百分比控制在1. 35%-10. 18%;其余为铜。⑥精拔应用常规精密拉拔设备和工艺，将前述电镀有纯钯防氧化保护层的 Φ 0. 2mm铜钯合金丝经多道次工序，精密拉拔成Φ 23 μ m，引厚度镀钯层可以有效隔离铜丝表面与空气的接触，大大增强成品抗氧化性能，确保外观保持银白色金属光泽，有效延长键合铜钯合金丝产品拆封后的保持期。⑦热处理“将Φ 23 μ m镀钯键合铜钯合金丝由退火炉在350°C温度下连续退火，键合铜钯合金丝线速度为65m/min。⑧表面清洗先用浓度为1-2%的酸液进行酸洗，然后经超声波清洗，再由高纯水清洗两次后烘干。⑨分卷以500m为单卷定尺，控制绕丝张力为8g，绕丝速度为60"65m/min，线间距4ππ · 实施例二
步骤①至步骤④同实施例一。⑤表面镀钯应用常规电镀设备和工艺，对退火后的Φ0. 2mm铜钯合金丝电镀纯钯防氧化保护层，电镀用钯的纯度要求大于99. 999% ；电流密度4-4. 5A/dm2,铜丝速度为 4-5m/min，镀层厚度控制在2 μ m-7 μ m ；镀钯后的铜钯合金丝产品，单晶铜钯合金内部钯和表层镀纯钯的重量之和占总重量的百分比控制在1. 35%-10. 18%;其余为铜，其余为铜。⑥精拔应用常规拉拔设备和工艺，将前述电镀有纯钯防氧化保护层的Φ0. 2mm 铜钯合金丝经多道次工序，精密拉拔成Φ 23 μ m的镀钯键合铜钯合金丝；对于此Φ 23 μ m的镀钯键合铜钯合金丝，按照金属压延加工中体积不变定律，即在任一截面上，钯面积与铜钯合金面积之比始终是相同的，所以纯钯防氧化保护层的厚度为0. 23-0. 805 μ m，此厚度镀钯层完全足以有效隔离铜丝表面与空气的接触，大大增强成品抗氧化性能，确保外观保持银白色金属光泽，有效延长键合铜钯合金丝产品招拆封后保持期。
其余步骤⑦至步骤⑨同实施例一。本发明一种新型铜钯单晶材料加工键合丝及其制造方法，如实施例一和实施例二所述，摒弃了传统工艺采用的一先拉拔、后电镀即直接应用的落后工艺；而是先制成 Φ0. 2mm的铜钯合金丝后，电镀一定厚度的纯钯保护层，镀钯层的厚度主要根据键合铜钯合金丝成品线径确定，即成品线径越小，拉拔率越大，则所需镀层越厚；反之成品线径越大，拉拔率越小，所需镀层越薄；一般情况下镀层厚度控制在2 μ m-7 μ m，单晶铜钯合金内部钯和表层镀纯钯的重量之和占总重量的百分比控制在1. 35%-10. 18%;其余为铜；电镀后的半成品再精密拉拔成Φ18μπι-50μπι等不同规格的铜钯合金及镀钯单晶键合丝成品。在精密拉拔过程中，镀钯层材质更加致密、均勻，表面光滑、线型一致，基体表面镀钯层和内部钯、钙、 稀土等元素和铜分子互相交融、渗透，镀钯层结合强度大幅提高，确保外观保持良好的金属光泽，大大延长键合铜丝产品拆封后的保持期。内部加入钯、钙、稀土等元素使得合金的成品比其它方式的生产的材料的机械强度更高、抗氧化性能更好，有利于进一步缩小键合丝的线径，缩短焊接间距，更加适用于高密度、多引脚集成电路封装。将按照实施例一和实施例二方法制造的两种Φ 23 μ m镀钯键合铜钯合金丝成品应用于封装工序时，其测试结果与纯铜键合丝的对比结果如下
权利要求
1.一种铜钯合金单晶键合丝，其特征是铜钯单晶键合丝的基体材料由下列重量百分比数的原料组成钯 1. 35%-10. 18%, Ca 0. 0001—0. 0003%、Re 0. 0002—0. 0008%、其余为铜，之和等于100%，然后对铜钯合金丝电镀纯钯保护层，表面镀钯层控制在2 μ m-7 μ m ； 所述镀铜钯合金单晶键合丝直径为18μπι-50μπι ；铜的纯度大于99. 9995%，钯的纯度大于 99. 999%、Ca 99. 一 99. 5%、Re 为混合型稀土。
2.—种权利要求1所述铜钯合金单晶键合丝的制造方法，其特征是方法步骤如下①提取高纯铜以国家标准1号纯铜为原料，提取纯度大于99.9995%的高纯铜，清洗、 烘干备用；②制备单晶铜钯合金棒将高纯铜内部加高纯钯、钙、稀土置于金属单晶连铸室，连铸得到Φ3πιπι、纵向和横向晶粒数均为1个的高纯铜钯合金棒；内部各元素比例为钯为 1. 35%-10. 18%, CaO. 0001—0. 0003%、ReO. 0002—0. 0008%、其余为铜，之和等于 100% ；③粗拔将Φ3mm单晶铜钯合金棒拉拔成直径小于Imm的铜钯合金丝；④热处理将直径小于Imm的单晶铜钯合金丝退火；⑤表面镀钯对铜钯合金丝电镀纯钯保护层，电镀用钯的纯度要求大于99.999%，表面镀钯层控制在2 μ m-7 μ m的厚度，单晶铜钯合金内部钯和表层镀纯钯的重量之和占总重量的百分比控制在1. 35%-10· 18%;其余为铜；⑥精拔将前述纯钯保护层的铜钯单晶合金键合丝，精密拉拔成Φ18 μ m-50 μ m的铜钯合金单晶键合丝；⑦热处理将铜钯合金单晶键合丝连续退火；⑧表面清洗先用酸液酸洗，然后经超声波清洗，再由高纯水清洗、洪干；⑨分卷单卷定尺。
全文摘要
一种铜钯合金单晶键合丝及其制造方法，铜钯单晶键合丝的基体材料由下列重量百分比数的原料组成钯1.35%-10.18%，Ca0.0001—0.0003%、Re0.0002—0.0008%、其余为铜，其制造方法包括提取高纯铜和高纯钯、制备单晶铜钯合金棒、然后在其表面镀钯、粗精拔、热处理、表面清洗和分卷步骤。本发明摒弃了传统工艺先拉拔、后电镀工艺，先制成线径小于3mm的单晶铜钯合金丝，然后电镀钯层，最后拉拔成钯铜合金键合丝成品。本产品可以有效提升键合铜丝的抗氧化性能，使其抗氧化性与键合金丝相当；大大延长键合铜丝产品拆封后的保质期；内部加入钯、钙、稀土等元素使得合金的成品比其它方式的生产的材料的机械强度更高，有利于进一步缩小键合丝的线径，缩短焊接间距，更加适用于高密度、多引脚集成电路封装。
文档编号H01L23/49GK102226991SQ20111015601
公开日2011年10月26日 申请日期2011年6月12日 优先权日2011年6月12日
发明者彭庶瑶, 徐云管 申请人:徐云管