专利名称：一种直接在led芯片上制造esd保护电路的方法
技术领域：
本发明属于LED芯片保护电路技术领域，具体涉及一种直接在LED芯片上制造ESD 保护电路的方法。
背景技术：
LED防静电差是导致芯片容易击穿的主要原因，目前，主要通过在基板上集成一个抗静电保护双向稳压二极管装置来提高其防静电、抗静电冲击的能力，从而有效提高LED 的寿命和使用效率，然而这种方法制作成本高、微操作性差，容易造成芯片局部损坏，而且还需要有足够的空间来安装抗静电保护双向稳压二极管装置。
发明内容
为了克服上述现有技术的缺点，本发明的目的在于提供一种直接在LED芯片上制造ESD保护电路的方法，具有微操作性好且不会造成芯片损坏的优点，该方法是针对特定的外延层结构，制造出的ESD保护电路具有更好的工艺保密性，由于保护电路没有受到η GaN层的影响，因此不必考虑发光区对保护电路的内电导效应。为了实现上述目的，本发明采用的技术方案是一种直接在LED芯片上制造ESD保护电路的方法，首先在单个芯片上隔离出ESD 保护电路所占的外延片部分，然后使用平面工艺刻蚀掉该隔离出的外延片n-GaN层以上且不包括该层的部分，随后在n-GaN层做肖特基接触，最后将芯片上主发光区的P++GaN电极和保护区的n-GaN电极连接。所述的肖特基接触是由光刻、平面工艺、蒸镀工艺和清洗工艺处理外延片上用于制造ESD保护电路保护区n-GaN电极。所述的平面工艺为感应耦合等离子体刻蚀工艺。所述的感应耦合等离子体刻蚀工艺的反应室反应腔压力为0. 3-0. 5Pa,反应室上电极功率为140W，下电极功率为20W，采用氦气作冷却气体，冷却压强为500-600Pa，氯气流量为30sccm，刻蚀温度为20-30°C，刻蚀速率为1. 2nm/s，刻蚀时间为800_1200s。所述蒸镀工艺的条件为镀率10-15nm/min ；功率1548KW ；氧气流量 0. 5-0. 7sccm ；温度 250-280°C ；电子束电流 50_70mA。所述清洗工艺为首先将外延片用硫酸双氧水水的体积比为5:1:1的混合溶液，在50-80°C下浸泡5-lOmin，然后用去离子水冲洗并甩干，随后用HCl H20的体积比为1 5的酸溶液浸泡5-lOmin，再用去离子水冲洗并甩干。与现有技术相比，本发明的具有如下优点1、由于该方法是利用外延片的垂直结构的特点，直接在LED芯片上制造ESD保护电路，具有微操作性好且不容易造成芯片局部损坏的优点；2、由于本发明制造方法是针对特定的外延层结构，在低掺Si的η型GaN即n-GaN 层做肖特基接触，因此制造出的ESD保护电路有更好的工艺保密性；
3、由于保护电路没有受到η GaN层的影响，因此不必考虑发光区对保护电路的内电导效应。
附图是本发明特定的LED外延层结构图。
具体实施例方式下面结合附图和实施例对本发明作进一步详细说明。实施例一如附图所示，本实施例一种直接在LED芯片上制造ESD保护电路的方法，首先在单个芯片上隔离出ESD保护电路所占的外延片部分，然后使用平面工艺刻蚀掉该隔离出的外延片n-GaN层以上且不包括该层的部分，即从上至下依次刻蚀掉p++GaN层、p+GaN层、pAl GaN层、MQWs层、η GaN层、n+GaN层、n++GaN层以及n+GaN层，随后在n_GaN层做肖特基接触，最后将芯片上主发光区的P++GaN电极和保护区的n-GaN电极连接。利用金属与低掺 n-GaN之间的肖特基势垒进行整流，构造出ESD保护电路。选用n++GaN下的n-GaN做肖特基接触主要是为了在厚度不均勻时有更大概率刻中该层。所述的肖特基接触是由光刻、平面工艺、蒸镀工艺和清洗工艺处理外延片上用于制造ESD保护电路保护区的n-GaN电极。所述的平面工艺为感应耦合等离子体刻蚀工艺。所述的感应耦合等离子体刻蚀工艺的反应室反应腔压力为0.3Pa，反应室上电极功率为140W，下电极功率为20W，采用氦气作冷却气体，冷却压强为500Pa，氯气流量为 30sccm，刻蚀温度为20°C，刻蚀速率为1. 2nm/s，刻蚀时间为1200s。所述蒸镀工艺的条件为镀率dOnm/min ；功率15KW ；氧气流量0. 5sccm ；温度 250 0C ；电子束电流50mA。所述清洗工艺为首先将外延片用硫酸双氧水水的体积比为5:1:1的混合溶液，在50°C下浸泡lOmin，然后用去离子水冲洗并甩干，随后用HCl H2O的体积比为 1 5的酸溶液浸泡lOmin，再用去离子水冲洗并甩干。实施例二如附图所示，本实施例一种直接在LED芯片上制造ESD保护电路的方法，首先在单个芯片上隔离出ESD保护电路所占的外延片部分，然后使用平面工艺刻蚀掉该隔离出的外延片n-GaN层以上且不包括该层的部分，即从上至下依次刻蚀掉p++GaN层、p+GaN层、pAl GaN层、MQWs层、η GaN层、n+GaN层、n++GaN层以及n+GaN层，随后在n_GaN层做肖特基接触，最后将芯片上主发光区的P++GaN电极和保护区的n-GaN电极连接。利用金属与低掺 n-GaN之间的肖特基势垒进行整流，构造出ESD保护电路。选用n++GaN下的n-GaN做肖特基接触主要是为了在厚度不均勻时有更大概率刻中该层。所述的肖特基接触是由光刻、平面工艺、蒸镀工艺和清洗工艺处理外延片上用于制造ESD保护电路的保护区的n-GaN电极。所述的平面工艺为感应耦合等离子体刻蚀工艺。所述的感应耦合等离子体刻蚀工艺的反应室反应腔压力为0.4Pa，反应室上电极功率为140W，下电极功率为20W，采用氦气作冷却气体，冷却压强为550Pa，氯气流量为 30sccm，刻蚀温度为25°C，刻蚀速率为1. 2nm/s，刻蚀时间为1000s。所述蒸镀工艺的条件为镀率12nm/min ；功率22KW ；氧气流量0. 6sccm ；温度 265 0C ；电子束电流60mA。所述清洗工艺为首先将外延片用硫酸双氧水水的体积比为5:1:1的混合溶液，在65°C下浸泡8min，然后用去离子水冲洗并甩干，随后用HCl H2O的体积比为 1 5的酸溶液浸泡8min，再用去离子水冲洗并甩干。实施例三如附图所示，本实施例一种直接在LED芯片上制造ESD保护电路的方法，首先在单个芯片上隔离出ESD保护电路所占的外延片部分，然后使用平面工艺刻蚀掉该隔离出的外延片n-GaN层以上且不包括该层的部分，即从上至下依次刻蚀掉p++GaN层、p+GaN层、pAl GaN层、MQWs层、η GaN层、n+GaN层、n++GaN层以及n+GaN层，随后在n_GaN层做肖特基接触，最后将芯片上主发光区的P++GaN电极和保护区的n-GaN电极连接。利用金属与低掺 n-GaN之间的肖特基势垒进行整流，构造出ESD保护电路。选用n++GaN下的n-GaN做肖特基接触主要是为了在厚度不均勻时有更大概率刻中该层。所述的肖特基接触是由光刻、平面工艺、蒸镀工艺和清洗工艺处理外延片上用于制造ESD保护电路的保护区的n-GaN电极。所述的平面工艺为感应耦合等离子体刻蚀工艺。所述的感应耦合等离子体刻蚀工艺的反应室反应腔压力为0.5Pa，反应室上电极功率为140W，下电极功率为20W，采用氦气作冷却气体，冷却压强为600Pa，氯气流量为 30sccm，刻蚀温度为30°C，刻蚀速率为1. 2nm/s，刻蚀时间为800s。所述蒸镀工艺的条件为镀率15nm/min ；功率28KW ；氧气流量0. 7sccm ；温度 280 0C ；电子束电流70mA。所述清洗工艺为首先将外延片用硫酸双氧水水的体积比为5:1:1的混合溶液，在80°C下浸泡5min，然后用去离子水冲洗并甩干，随后用HCl H2O的体积比为 1 5的酸溶液浸泡5min，再用去离子水冲洗并甩干。附图中，从下到上各层的名称如下衬底蓝宝石，Si等；GaN 缓冲层；u GaN 成核层；η-GaN 低惨Si的GaN层； n+GaN 惨Si较多的GaN层；n++GaN 高惨Si的GaN层；n+GaN 惨Si较多GaN层；nGaN 惨 Si的GaN层；MQWs 发光层；PAl GaN 惨Al和Mg的GaN层；P+GaN 惨Mg较多的GaN层； P++GaN 高惨 Mg 的 GaN 层。
权利要求
1.一种直接在LED芯片上制造ESD保护电路的方法，其特征在于首先在单个芯片上隔离出ESD保护电路所占的外延片部分，然后使用平面工艺刻蚀掉该隔离出的外延片 n-GaN层以上且不包括该层的部分，随后在n-GaN层做肖特基接触，最后将芯片上主发光区的P++GaN电极和保护区的n-GaN电极连接。
2.根据权利要求1所述的方法，其特征在于所述的肖特基接触是由光刻工艺、平面工艺、蒸镀工艺和清洗工艺处理外延片上用于制造ESD保护电路保护区n-GaN电极。
3.根据权利要求1或2所述的方法，其特征在于所述的平面工艺为感应耦合等离子体刻蚀工艺。
4.根据权利要求3所述的方法，其特征在于所述的感应耦合等离子体刻蚀工艺的反应室反应腔压力为0. 3-0. 5Pa，反应室上电极功率为140W，下电极功率为20W，采用氦气作冷却气体，冷却压强为500-600Pa，氯气流量为30sCCm，刻蚀温度为20_30°C，刻蚀速率为 1. 2nm/s，刻蚀时间为 800_1200s。
5.根据权利要求2所述的方法，其特征在于所述蒸镀工艺的条件为镀率10-15nm/ min ；功率:15-28Kff ；氧气流量0. 5-0. 7sccm ；温度 250-280°C ；电子束电流 50_70mA。
6.根据权利要求2所述的方法，其特征在于所述清洗工艺为首先将外延片用硫酸 双氧水水的体积比为5 1 1的混合溶液，在50-80°C下浸泡5-lOmin，然后用去离子水冲洗并甩干，随后用HCl H20的体积比为1 5的酸溶液浸泡5-lOmin，再用去离子水冲洗并甩干。
全文摘要
一种直接在LED芯片上制造ESD保护电路的方法，首先在单个芯片上隔离出ESD保护电路所占的外延片部分，然后使用平面工艺刻蚀掉该隔离出的外延片n-GaN层以上且不包括该层的部分，随后在n-GaN层做肖特基接触，最后将芯片上主发光区的P++GaN电极和保护区的n-GaN电极连接；具有微操作性好且不容易造成芯片局部损坏的优点，该方法是针对特定的外延层结构，制造出的ESD保护电路具有更好的工艺保密性，由于ESD保护电路没有受到n GaN层的影响，因此不必考虑发光区对保护电路的内电导效应。
文档编号H01L33/00GK102299141SQ201110273780
公开日2011年12月28日 申请日期2011年9月15日 优先权日2011年9月15日
发明者刘波波, 孟锡俊, 李培咸, 王旭明, 王晓波, 白俊春, 郭迟 申请人:西安中为光电科技有限公司