专利名称：齐纳二极管结构及其制造方法
齐纳二极管结构及其制造方法技术领域
本发明有关于一种半导体元件结构及其制造方法，且特别是关于一种齐纳二极管结构及其制造方法。
背景技术：
齐纳二极管(Zener Diode)因其运作于逆向崩溃电压时可稳定提供逆向崩溃电压，因而具有稳定电压的功能。齐纳二极管已广泛运用于整流器、电源稳压电路或过电压保护电路等用途。另外，齐纳二极管通常可通过焊接方式于其他电子元件连接于电路板上或是利用导电胶粘合方式与积体电路崁入封装于芯片或印刷电路板上。
请参照图1，图1为传统齐纳二极管结构示意图。目前市面上的齐纳二极管结构如图1所示，齐纳二极管结构10包括第一型半导体层103 (例如N型半导体层)、第二型半导体层105 (例如P型半导体层)、钝化层107 (passivation layer)、金属垫(metal pad) 101、109。其中，金属垫101、109为相反极性的金属垫，例如阳极与阴极，且电性绝缘。此外，第二型半导体层105位于第一型半导体层103内的一预定区域。第一型半导体层103及第二型半导体层105另通过布设一层钝化层107与金属垫109相结合。金属垫101设置于第一型半导体层103的底部，而金属垫109设置于第一、第二型半导体层103、105的上方。此外，金属垫101 —般会封装于电路板或芯片中，而金属垫109则可通过打线方式与其他崁入式电子元件相连接。
然当具上述结构的齐纳二极管通过导电胶111的粘着方式封装于电路板113上时，如图1所示，导电胶111通常会因封装时的压挤而溢胶，造成金属垫109以及金属垫101因导电胶111延伸爬胶而相连接，而形成短路，从而降低工艺良率。发明内容
本发明的目的在于提供一种齐纳二极管结构，通过设置隔离层于齐纳二极管结构上方的电极的周围，有效地降低齐纳二极管封装于电路板时，因导电胶溢出所造成的短路的机率。
本发明实施例提供一种齐纳二极管结构，此齐纳二极管结构包括第一型半导体层、第二型半导体层、第一电极、第二电极以及隔离层。其中，第二型半导体层位于第一型半导体层内的一预定区域中。第一电极位于第一型半导体层的底部。第二电极位于第一型半导体层与第二型半导体层上，且对应于第二型半导体层。隔离层位于第一型半导体层及第二型半导体层之上，并围绕着第二电极。
在本发明其中一个实施例中，上述第一型半导体层可以是N型半导体层，而上述第二型半导体层可以是P型半导体层。
在本发明其中一个实施例中，上述第一型半导体层可以是P型半导体层，而上述第二型半导体层可以是N型半导体层。
在本发明其中一个实施例中，上述第一电极为阴极，而上述第二电极为阳极。
在本发明其中一个实施例中，上述隔离层为金属氧化物。
在本发明其中一个实施例中，上述隔离层是由绝缘材料所构成。
本发明实施例提供一种齐纳二极管结构的制造方法，包括:首先，提供第一电极；其次，形成第一型半导体层于第一电极上；其后，在第一型半导体层内的一预定区域内形成第二型半导体层；接着，形成第二电极于第一、第二型半导体层之上；而后，形成隔离层于第二电极的周围，并且完全覆盖第二电极的侧壁。
综上所述，本发明实施例提供一种齐纳二极管结构，通过布设围绕于齐纳二极管结构中第二电极侧壁的隔离层，例如对第二电极的外围区域施以氧化处理形成绝缘隔离层，以防止齐纳二极管于封装时，因溢胶导致的短路现象发生，从而提升工艺良率。
为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，但是此等说明与所附图式仅是用来说明本发明，而非对本发明的权利范围作任何的限制。
图1是传统齐纳二极管结构的示意图。
图2是本发明第一实施例的齐纳二极管结构的示意图。
图3是本发明第二实施例的齐纳二极管结构的示意图。
图4是本发明第三实施例的齐纳二极管结构的示意图。
图5是本发明第四实施例的齐纳二极管的制作方法的流程图。
图6A 6E是根据本发明第四实施例的齐纳二极管结构工艺示意图。
其中，附图标记说明如下:
10、20、30、40、50:齐纳二极管结构
101、109:金属垫
107:钝化层
111:导电胶
113:电路板
201,501:第一电极
103,203,503:第一型半导体层
105,205,505:第二型半导体层
207、507:第二电极
209、20如、20%、509:隔离层具体实施方式
〔第一实施例〕
请参照图2，图2是本发明第一实施例提供的齐纳二极管结构示意图。齐纳二极管结构20包括第一电极201、第一型半导体层203、第二型半导体层205、第二电极207以及隔离层209。
第一型半导体层203为掺杂第一型杂质的半导体层，其中第一型杂质可例如为N型杂质。第二型半导体层205为掺杂第二型杂质的半导体层，其中第二型杂质可为P型杂质。但实务上，第一型杂质亦可为P型杂质而第二型杂质可为N型杂质，本实施例并不限制第一型杂质与第二型杂质的实际类型。第一电极201与第二电极207为具相反极性的金属电极，本实施例以第一电极201为阳极与第二电极207为阴极为例，但本实施例并不限制。隔离层209可例如为金属氧化物(metal oxide)或是绝缘材料例如氧化硅(silicondioxide)或氮化娃(silicon nitride)等,但本实施例并不限制。
值得注意的是，第一电极201与第二电极207可以如上述是由金属材料所构成，但实务上，第一电极201与第二电极207亦可由其他导电材料，例如硅、石墨或硼等材料所构成，因此本实施例并不限定第一电极201与第二电极207的实际实施方式。另外，第一型半导体层203以N型半导体层为例,可为娃掺杂磷、娃掺杂砷或娃掺杂铺离子等方式构成；第二型半导体层205以P型半导体层为例，可为硅掺杂硼离子构成，但本实施例并不限制。掺杂三价、五价元素离子的方式例如是离子注入(ion implantation),但本实施例并不限制。
进一步来说，第一电极201位于第一型半导体层203的底部，且电性连接第一型半导体层203。第一电极201覆盖于第一型半导体层203的底部。第二型半导体层205则位于第一型半导体层203内的一预定区域中。其中，第二型半导体层205可通过于第一型半导体层203的该预定区域内掺杂第二型杂质来形成。所形成的第二型半导体层205与第一型半导体层203的上层表面高度相同，且具有平整的表面。第二电极207是例如利用金属薄膜沉积、溅镀方式，长于第一型半导体层203与第二型半导体层205的上方，并与第二型半导体层205电性相连。更具体地说，第二电极207位于第二型半导体层205的中央区域，且与第一型半导体层203电性绝缘。
齐纳二极管结构20另设置隔离层209于第一型半导体层203及第二型半导体层205的上方，并围绕于第二电极207的周围。详细地说，隔离层209为绝缘材料，其分别与第一型半导体层203及第二型半导体层205部分重叠，并延伸至第二电极207的侧壁并分别与第一电极201、第一型半导体层203、第二型半导体层205以及第二电极207电性绝缘。详细地说，隔离层209的高度可围绕并覆盖于第二电极207的侧壁，且如图2所示，隔离层209的高度可等于第二电极207的高度。在其他实施例中，隔离层209的高度可高于或低于第二电极207的高度。隔离层209于本实施中以金属材料为例，因此隔离层209可由第二电极207的外缘电极区域经氧化所形成的。
据此，所述齐纳二极管结构20通过设置于第二电极207的周围的隔离层209，有效地抑制银胶或导电胶因溢胶而与第一电极201相连的可能性，从而达到防止第一电极201与第二电极207因延伸爬胶形成电性相连，导致短路的现象发生。
〔第二实施例〕
上述隔离层209可以有不同的结构，请参照图3，图3是本发明第二实施例的齐纳二极管结构的示意图。图2所述的齐纳二极管结构20与图3所述的齐纳二极管结构30的差异在于，所述的齐纳二极管结构30中的隔离层209a的高度高于第二电极207的高度。
具体地说，于本实施例中，隔离层209a可覆盖于第一、第二型半导体层203、205的上方，且可为由氮化硅或二氧化硅等绝缘材料所构成的绝缘层。隔离层209a与第一、第二型半导体层203、205电性绝缘。第二电极207由此可与第二型半导体层205电性相连并与第一型半导体层203电性绝缘。
另外，齐纳二极管结构30的其他结构类似于图2的齐纳二极管结构20，因此，本发明技术领域技术人员，应可由上述实施例推知齐纳二极管结构30的实体结构与建构方式，故在此不再赘述。
值得一提是，本实施例中所述的隔离层209a高于第二电极207，但隔离层209a的实际高度可依发计需求而建置，本实施例并不限制。此外，本实施例所述的隔离层209a的结构与第一实施例中的隔离层209相较为较佳实施方式，因隔离层209a高于第二电极207，据此可有效地防止封装时，银胶或导电胶延伸爬胶越过隔离层209a与第二电极207电形相连，造成第一电极201与第二电极207电性相连，形成短路。
〔第三实施例〕
上述隔离层209还可以不同的结构实现，请参照图4，图4为本发明第三实施例的齐纳二极管结构的示意图。图4所述的齐纳二极管结构40与图2所述的齐纳二极管结构20的差异在于，齐纳二极管结构40中的隔离层209b设置于第一型半导体层203与第二型半导体层205的上方，但隔离层209b的高度低于第二电极207的高度，例如为第二电极207高度的一半，但本实施例并不限制隔离层209b的实际高度。
齐纳二极管结构40的其他结构类似于图2的齐纳二极管结构20，因此，本发明技术领域技术人员，应可由上述实施例推知齐纳二极管结构40的实体结构与建构方式，故在此不再赘述。
〔第四实施例〕
接下来，请参照图5并同时参照图6A 图6E。图5为本发明第四实施例所述的齐纳二极管的制作方法的流程图。图6A 图6E分别对应本发明第四实施例所述的齐纳二极管的结构工艺示意图。
首先，于步骤SlO (如图6A所示)，提供第一电极501。其中，于本实施例中，第一电极501为金属材料,且设为阴极。
其次，如图6B所示，于第一电极501之上，形成具有第一型杂质的第一型半导体层503 (步骤S20)。其中，第一型杂质于此实施例中为N型杂质，且可为硅掺杂磷、硅掺杂砷或硅掺杂锑离子等方式构成，但本实施例并不限制。
其后，如图6C所示，于第一型半导体层503中的一预定区域内，通过掺杂第二型杂质，形成具第二型杂质的第二型半导体层505 (步骤S30)。其中，第二型杂质于此实施例中为P型杂质，且可由硅掺杂硼离子构成，但本实施例并不限制。
附带一提的是，实务上，第一型杂质亦可为P型杂质而第二型杂质可为N型杂质，本实施例并不限制第一型杂质与第二型杂质的实际类型。另外，第一型半导体层503以及第二型半导体层505可利用化学气相沉积法(Chemical vapor deposition, CVD)来制作。
接着，于步骤S40中，如图6D所示，于第一型半导体层503及第二型半导体层505的上方，可利用金属薄膜沉积、溅镀方式形成具有一预设高度且覆盖于第一型半导体层503及第二型半导体层505上方的第二电极507。其中，于本实施例中，第二电极507同样为金属材料，并设为阳极。
随后，于步骤S50中，通过曝光(exposure)及显影(developing)工艺制作一掩模(未绘示)，遮蔽第二电极507对应于第二型半导体层505的中央区域，进而形成一遮蔽区域(亦即导电区域)与一裸露区域。对第二电极507的裸露区域施以氧化处理(oxidation)以及热处理(thermal process)程序，使未被所述掩模覆盖的区域(亦即裸露区域)，因产生氧化反应，而氧化形成与第二电极507电性绝缘的氧化绝缘层，亦即隔离层509，并围绕于该遮蔽区域的周围(步骤S60)。
此外，隔离层509另与第一型半导体层503以及第二型半导体层505部分区域重叠。其中，氧化处理可例如为热氧化法、弱碱性或弱酸性等氧化处理方式，可依实际工艺需求而实施，本实施例并不限制。
而后，于步骤S70中，利用蚀刻或剥膜(stripping)工艺移除掩模，形成如6E所示的第二电极507与隔离层509，构成齐纳二极管结构50。
附带一提的是，掩模的材料可例如为二氧化硅。此外如上述可利用黄光显影技术来图案化掩模以形成使遮蔽区域以特定形状覆盖于第二电极507的表面，而特定形状的图案可依据实际需求设计，例如为方型、矩形、椭圆形、菱型、多边型或其他几何型的形状，本实施利并不限制。
值得注意的是，图5所述的齐纳二极管结构的制作方法，其中隔离层509为金属氧化物，且具有与第二电极507相同的高度。然而，实际操作中也可利用掩模覆盖并经由蚀亥IJ、剥膜等工艺，依工艺需求形成所需隔离层509与第二电极507的高度比例。举例来说，可利用掩模覆盖隔离层509，而后通过蚀刻工艺减少第二电极507的高度使隔离层509高于第二电极507。又举例来说，可利用掩模覆盖第二电极507，而后通过蚀刻工艺减少隔离层509的高度使隔离层509的高度低于第二电极507。
承如上述实施例所述，隔离层509也可由绝缘材料实现。详细地说，可于步骤S30后，于第一、第二型半导体层503、505的上方形成氮化娃或二氧化娃的隔离层509。而后，利用蚀刻工艺去除隔离层509对应于第二型半导体层505中央区域的部分。接着，于所去除的中央区域，以金属薄膜沉积、溅镀方式形成与第二型半导体层505电性相连的第二电极507。此外，可通过化学气相沉积法(CVD)形成所需隔离层509与第二电极507的高度比例。本技术领域具有通常知识者，应可由上述推知隔离层509的制作方式，以及所需的隔离层509与第二电极507的高度比例，故在此不再赘述。要说明的是，图6A 图6E仅为对应第四实施例所述齐纳二极管的结构工艺示意图，并非用以限定本发明。
综上所述，本发明实施例提供一种齐纳二极管结构，通过布设围绕于齐纳二极管结构中第二电极侧壁的隔离层，其中隔离层与第二电极高度比例可依据需求设置。隔离层的制作方式可例如为对第二电极的外围区域施以氧化处理形成绝缘隔离层。据此，此齐纳二极管结构可有效地降低或防止齐纳二极管于封装时，银胶或导电胶因溢胶产生沿伸爬胶造成短路的现象发生，进而提升工艺良率。
以上所述仅为本发明的实施例，其并非用以局限本发明的专利范围。
权利要求
1.一种齐纳二极管结构，其特征在于包括: 一第一型半导体层； 一第二型半导体层，位于该第一型半导体层内的一预定区域中； 一第一电极，位于该第一型半导体层底部； 一第二电极，位于该第一、第二型半导体层上；以及 一隔离层，位于该第一、第二型半导体层上且围绕该第二电极。
2.如权利要求1所述的齐纳二极管结构，其特征在于该第一型为N型，该第二型为P型。
3.如权利要求2所述的齐纳二极管结构，其特征在于该第一电极是阴极，该第二电极是阳极。
4.如权利要求1所述的齐纳二极管结构，其特征在于该第一型为P型，该第二型为N型。
5.如权利要求4所述的齐纳二极管结构，其特征在于该第一电极是阳极，该第二电极是阴极。
6.如权利要求1 5中任一项所述的齐纳二极管结构，其特征在于该隔离层的高度大于或等于该第二电极的高度。
7.如权利要求1 5中任一项所述的齐纳二极管结构，其特征在于该隔离层是由该第二电极的外缘经氧化形成的。
8.如权利要求7所述的齐纳二极管结构，其特征在于该第二电极是金属材料所构成。
9.如权利要求8所述的齐纳二极管结构，其特征在于该隔离层是金属氧化物。
10.如权利要求1所述的齐纳二极管结构，其特征在于该隔离层是由绝缘材料所构成。
11.如权利要求1所述的齐纳二极管结构，其特征在于该隔离层分别与该第一型、第二型半导体层部分重叠。
12.—种齐纳二极管结构的制造方法，其特征在于包括: 提供一第一电极； 形成一第一型半导体层于该第一电极上； 在该第一型半导体层内的一预定区域内形成一第二型半导体层； 形成一第二电极于该第一、第二型半导体层上； 形成一隔离层于该第二电极的周围，并且完全覆盖该第二电极的侧壁。
13.如权利要求12所述的方法，其特征在于该第一型为N型，该第二型为P型。
14.如权利要求13所述的方法，其特征在于该第一电极是阴极，该第二电极是阳极。
15.如权利要求12所述的方法，其特征在于该第一型为P型，该第二型为N型。
16.如权利要求15所述的方法，其特征在于该第一电极是阳极，该第二电极是阴极。
17.如权利要求12 16中任一项所述的方法，其特征在于该隔离层的高度大于或等于该第二电极的高度。
18.如权利要求12 16中任一项所述的方法,其特征在于该第二电极是金属材料。
19.如权利要求18所述的方法，其特征在于形成该隔离层的步骤更包括: 提供一掩模，遮蔽该第 二电极对应于该第二型半导体层的中央区域； 施以一氧化处理，使得该第二电极未被该掩模遮蔽的区域被氧化而形成一金属氧化物构成的隔离层；以及移除该掩模。
20.如权利要求18所述的方法 ，其特征在于在形成该第二型半导体层的步骤更包括: 在该第一型半导层的该预定区域中掺杂第二型杂质以形成该第二型半导体层。
全文摘要
本发明实施例提供一种齐纳二极管结构及其制造方法，该齐纳二极管包括第一型半导体层、第二型半导体层、第一电极、第二电极以及隔离层。其中，第二型半导体层位于第一型半导体层内的一预定区域中。第一电极位于第一型半导体层的底部。第二电极位于第一型半导体层与第二型半导体层上，且对应于第二型半导体层。隔离层位于第一型半导体层及第二型半导体层之上，并围绕着第二电极。据此，此齐纳二极管结构可利用设置隔离层防止齐纳二极管封装于电路板上时，因延伸爬胶造成短路的现象发生。
文档编号H01L29/866GK103199118SQ201210085468
公开日2013年7月10日 申请日期2012年3月23日 优先权日2012年1月9日
发明者陈富鑫 申请人:隆达电子股份有限公司