专利名称：浮置二极管及其制作方法
技术领域：
本发明涉及半导体制作领域，尤其涉及一种浮置二极管及其制作方法。
背景技术：
浮置二极管能够利用CMOS工艺实现，故得到广泛的应用。如图1所示，为一种现有结构的浮置二极管。其包括P型半导体衬底100，其上具有η型掺杂区20构成N阱。还具有两个对称的位于所述N阱20两端的η+型掺杂区22和位于两个η+型掺杂区22中间的P+型掺杂区21。在N阱20外一侧的半导体衬底100的表面具有ρ+型掺杂区。其中，位于所述N阱20内的两η+型掺杂区22互相电连接，并作为所述浮置二极管的阴极Vk，所述N阱20内的ρ+型掺杂区21电连接引出所述浮置二极管的阳极Va，在所述N阱20外一侧的半导体衬底100的ρ+型掺杂区接地GND。在所述半导体衬底100的表面具有多个浅沟槽隔离结构101限定出ρ+型掺杂区21和η+型掺杂区22的位置并使得其互相隔离。这样结构或者类似这样结构的二极管在Vk彡OV这样的条件下，满足Va>Vk>0、Vk>Va>0或Va〈0〈Vk这三种条件中的一种可以实现正常工作。如果Vk小于GND (Vk〈0)，Vk和GND之间的PN结就会导通，图示浮置二极管中会产生从η型掺杂区流向衬底的电流。
发明内容
本发明利用高压工艺中现有的掺杂，解决了浮置二极管得受限于Vk小于GND的条件。为解决上述问题，本发明提供了一种浮置二极管，包括处于半导体衬底中的第一掺杂区，处于第一掺杂区内的第二掺杂区，处于第二掺杂区内的第三掺杂区；第一掺杂区边界外的半导体衬底表面具有一第一重掺杂区，所述第一掺杂区的边界和第二掺杂区的边界之间的半导体衬底表面具有一第二重掺杂区；所述第三掺杂区内的半导体衬底表面具有一第一重掺杂区和两个第二重掺杂区；其中，所述第一掺杂区、第三掺杂区和第二重掺杂区的掺杂类型相同，第二掺杂区、半导体衬底和第一重掺杂区的掺杂类型相同，第一掺杂区和所述第二掺杂区的掺杂类型相反。可选的，所述第一重掺杂区和第二重掺杂区引出电极。可选的，所述第一掺杂区、第三掺杂区和第二重掺杂区的掺杂类型为N型；所述第二掺杂区、半导体衬底和第一重掺杂区的掺杂类型为P型。可选的，所述第三掺杂区中的两第二重掺杂区互相电连接并引出所述浮置二极管的阴极，所述第三掺杂区中的第一重掺杂区引出所述浮置二极管的阳极，所述第一掺杂区中的第二重掺杂区和第一掺杂区边界外的半导体衬底中的第一重掺杂区互相电连接并接地。可选的，所述第一掺杂区、第三掺杂区和第二重掺杂区的掺杂类型为P型；所述第二掺杂区、半导体衬底和第一重掺杂区的掺杂类型为N型。可选的，所述第三掺杂区中的两第二重掺杂区互相电连接并引出所述浮置二极管的阴极，所述第三掺杂区中的第一重掺杂区引出所述浮置二极管的阳极，所述第一掺杂区中的第二重掺杂区和第一掺杂区边界外的半导体衬底中的第一重掺杂区互相电连接并接地。可选的，所述第一重掺杂区和第二重掺杂区的掺杂浓度大于第三掺杂区的掺杂浓度，所述第三掺杂区的掺杂浓度大于所述第二掺杂区的掺杂浓度，所述第二掺杂区的掺杂浓度大于第一掺杂区的掺杂浓度，所述第一掺杂区的掺杂浓度大于半导体衬底的掺杂浓度。可选的，所述半导体衬底上包括浅沟槽隔离结构或者硅化物掩蔽层，所述第一重掺杂区和第二重掺杂区之间具有所述浅沟槽隔离结构或者硅化物掩蔽层作为隔离。可选的，所述第三掺杂区中的第一重掺杂区位于所述第三掺杂区的中间，两第二重掺杂区位于所述第三掺杂区的两端，关于所述第一重掺杂区对称。还提供了一种如上所述的浮置二极管的制作方法，包括提供半导体衬底，所述半导体衬底具有第一掺杂类型；在所述半导体衬底的表面形成隔离结构，定义出第一重掺杂区和第二重掺杂区；然后进行形成离子注入，包括进行第一离子注入形成第一重掺杂区；进行第二离子注入形成第二重掺杂区；进行第三离子注入形成第三掺杂区；进行第四离子注入形成第二掺杂区；进行第五离子注入型形成第一掺杂区；其中，第一离子注入或第二离子注入的剂量大于第三离子注入的剂量；第三离子注入的剂量大于第四离子注入的剂量；第四离子注入的剂量大于第五离子注入的剂量；且所述第一离子注入和第二离子注入的杂质类型相反；所述第二离子注入、第三离子注入和第五离子注入的杂质类型与所述半导体衬底的掺杂类型相反；所述第一离子注入和第四离子注入的杂质类型与所述半导体衬底的掺杂类型相同。与现有技术相比，本发明的技术方案中将CMOS工艺中现有浮置二极管置于一个隔离的P阱内，这样解决了现有工艺中浮置二极管在使用时Vk必须大于O这个前提条件，同时防止了少数载流子注入到衬底中。
图1是现有的一种浮置二极管的结构的示意图；图2是本发明的实施例中提供的一种浮置二极管的结构的示意图。
具体实施例方式如背景技术中所述，在图1中的浮置二极管中Vk和GND之间的掺杂区域为n+-n-p-p+,正好构成一个PN结。当Vk < 0，即Vk < GND时，Vk和GND之间的pn结满足正向导通的条件，使得Vk和GND之间导通，产生衬底漏电。为了解决这个问题，发明人提出了在半导体衬底和阱区之间加入两互相相反的掺杂区，以构成背对背的PN结，使得阱区和半导体衬底之间不管是怎样的电压关系都不会被导通，这样不会出现阱区流向半导体衬底的电流。为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。实施例一 本实施例中以背景技术中图1所示的浮置二极管为基础，介绍本发明的技术方案将其改进的浮置二极管的具体细节。如图2中所示,在P型半导体衬底100上具有大小渐缩、掺杂浓度渐增的三个掺杂区域第一 η型掺杂区201，第二 ρ型掺杂区202，第三η型掺杂区203。其中，所述第三η型掺杂区203等同于图1中的N阱20。具体的，所述第三η型掺杂区203处于第二 ρ型掺杂区202内，第二 P型掺杂区202处于第一 η型掺杂区201内。这样，在每个掺杂区和相邻掺杂区的交界处构成PN结，包括第一 η型掺杂区201和第二 ρ型掺杂区202的交界处构成ηρ结构，在第二 ρ型掺杂区202和第三η型掺杂区203的交界处构成pn结构,在第一 η型掺杂区201和ρ型半导体衬底100的交界处构成ηρ结构。这样，从N阱(第三η型掺杂区203)到半导体衬底之间构成ηρ-ρη-ηρ结构，无论从N阱的电压处于什么状态，N阱和半导体衬底之间至少会有一个PN结处于截止状态，使得N阱到半导体衬底之间在任何电压关系下都不会导通。其中，由于现有掺杂工艺的限制，不管是离子注入掺杂还是表面热扩散的掺杂方式，均只能从半导体衬底表面朝向半导体衬底内部进行掺杂。三个依次环绕的掺杂区只能够通过被环绕的掺杂区与环绕的掺杂区重叠的方式实现。故需要在掺杂工艺的时候，控制掺杂浓度，使得被环绕的掺杂区(即重叠区域)中多子的浓度大于环绕其的掺杂区中多子的浓度，这样，才能够使重叠区域反型。具体的，所述第三η型掺杂区203中的多子浓度大于第二 P型掺杂区202中多子的浓度，所述第二 ρ型掺杂区202中的多子浓度大于所述第一 η型掺杂区201中多子的浓度，所述第一 η型掺杂区201中多子的浓度大于所述半导体衬底100中多子的浓度。在所述第三η型掺杂区203的表面具有两个对称的位于所述第三η型掺杂区203两端的η+型掺杂区22和位于η+型掺杂区22中间的ρ+型掺杂区21。在第二 ρ型掺杂区202的边界和第一 η型掺杂区201的边界之间的半导体衬底100的表面具有η+型掺杂区23。在第一 η型掺杂区201的边界外的所述P型半导体衬底100的表面具有ρ+型掺杂区21。
与图1所示的浮置二极管相比较，图2中所示的本发明的技术方案提供的浮置二极管除了增加两个掺杂类型相反的掺杂区(第二 P型掺杂区202和第一 η型掺杂区201 )，还增加了处于这两个掺杂区的边界之间的η+掺杂区23。其中，位于所述第三η型掺杂区203 (N阱)内的两η+型掺杂区22互相电连接，并作为所述浮置二极管的阴极Vk，所述第三η型掺杂区203内的ρ+型掺杂区21电连接引出所述浮置二极管的阳极Va，在所述第二 ρ型掺杂区202的和第一 η型掺杂区201边界之间的η+掺杂区23与第一 η型掺杂区201外一侧的半导体衬底100的ρ+型掺杂区21互相电连接引出接地GND。其中，重掺杂区η+23和重掺杂区ρ+21是为了减小接触电阻。在所述半导体衬底100的表面具有浅沟槽隔离结构101限定出ρ+型掺杂区21和η+型掺杂区22、23的位置并使得其互相隔离。在其它实施例中，也可以由SAB (SalicideBlock，硅化物掩蔽层)实现类似浅沟槽隔离结构的隔离功能。与图1所示的浮置二极管相比较，图2中所示的本发明的技术方案提供的浮置二极管除了增加两个掺杂类型相反的掺杂区(第二 P型掺杂区202和第一 η型掺杂区201 )，还增加了处于这两个掺杂区的边界之间的η+掺杂区23且使之接地，使得图1中的浮置二极管置于一个隔离的P阱内，这样解决了现有工艺中浮置二极管在使用时Vk必须大于O这个前提条件，在 Va>Vk>0; Vk>Va>0; Va〈Vk〈0; Vk〈Va〈0; Vk>0>Va; Va>0>Vk 等情况中都能正常工作，同时还防止了少数载流子注入到衬底中。
·
另外，本实施例还提供了图2中所示的浮置二极管的制作方法，包括提供半导体衬底100，所述半导体衬底100为第一掺杂类型P型衬底；在所述半导体衬底100的表面形成浅沟槽隔离结构101，所述浅沟槽隔离结构101的间隙为第一重掺杂区21和第二重掺杂区22、23的位置；最先进行形成浅沟槽隔离结构101的工艺是为了避免在浅沟槽隔离结构101的形成工艺中的需要在高温环境中进行的工艺(比如热氧化层的生长或沉积工艺)影响后续离子注入的效果。然后进行形成离子注入，包括进行第一离子注入形成第一重掺杂区21，进行第二离子注入形成第二重掺杂区22和23 ;所述第一重掺杂区21的掺杂类型为P型，第二重掺杂区23的掺杂类型为N型。具体形成过程中，可以先形成光刻胶掩模将第二重掺杂区22和23的上方挡住，进行掺杂类型为P型的第一离子注入，然后去除光刻胶；再一次形成光刻胶掩模将第一重掺杂区21的上方挡住，进行掺杂类型为N型的第二离子注入，然后去除光刻胶。进行第三离子注入形成第三掺杂区203，所述第三离子注入的掺杂类型为N型，进行方式为形成具有第三掺杂区图形的光刻胶掩模，进行掺杂类型为N型的第三离子注入，然后去除光刻胶。所述第三离子注入的浓度小于第一离子注入和第二离子注入的浓度。进行第四离子注入形成第二掺杂区202，所述第四离子注入的掺杂类型为P型，进行的方式为形成具有第二掺杂区图形的光刻胶掩模，进行掺杂类型为P型的第四离子注入，然后去除光刻胶。所述第二掺杂区图形完全将所述第三掺杂区图形包括在内，且大于所述第三掺杂区图形。所述第四离子注入的浓度小于所述第三离子注入的浓度。进行第五离子注入形成第一掺杂区201，所述第五离子注入的掺杂浓度为N型，进行的方式为形成具有第一掺杂区图形的光刻胶掩模，进行掺杂类型为N型的第五离子注入，然后去除光刻胶。所述第一掺杂区图形完全将所述第二掺杂区图形包括在内，且大于所述第二掺杂区图形。所述第五离子注入的浓度小于所述第四离子注入的浓度。在本实施例中，所述浮置二极管的制作方法中，所述第一离子注入到第五离子注入的一个较优的工艺顺序为第五离子注入-第四离子注入-第三离子注入-第一/第二离子注入。以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰， 均仍属于本发明技术方案保护的范围内。
权利要求
1.一种浮置二极管，其特征在于，包括第一掺杂区边界外的半导体衬底表面具有一第一重掺杂区，所述第一掺杂区的边界和第二掺杂区的边界之间的半导体衬底表面具有一第二重掺杂区； 所述第三掺杂区内的半导体衬底表面具有一第一重掺杂区和两个第二重掺杂区； 其中，所述第一掺杂区、第三掺杂区和第二重掺杂区的掺杂类型相同，第二掺杂区、半导体衬底和第一重掺杂区的掺杂类型相同，第一掺杂区和所述第二掺杂区的掺杂类型相反。
2.如权利要求1所述的浮置二极管，其特征在于，所述第一重掺杂区和第二重掺杂区引出电极。
3.如权利要求1所述的浮置二极管，其特征在于，所述第一掺杂区、第三掺杂区和第二重掺杂区的掺杂类型为N型；所述第二掺杂区、半导体衬底和第一重掺杂区的掺杂类型为P型。
4.如权利要求3所述的浮置二极管，其特征在于，所述第三掺杂区中的两第二重掺杂区互相电连接并引出所述浮置二极管的阴极，所述第三掺杂区中的第一重掺杂区引出所述浮置二极管的阳极，所述第一掺杂区中的第二重掺杂区和第一掺杂区边界外的半导体衬底中的第一重掺杂区互相电连接并接地。
5.如权利要求1所述的浮置二极管，其特征在于，所述第一掺杂区、第三掺杂区和第二重掺杂区的掺杂类型为P型；所述第二掺杂区、半导体衬底和第一重掺杂区的掺杂类型为N型。
6.如权利要求5所述的浮置二极管，其特征在于，所述第三掺杂区中的两第二重掺杂区互相电连接并引出所述浮置二极管的阴极，所述第三掺杂区中的第一重掺杂区引出所述浮置二极管的阳极，所述第一掺杂区中的第二重掺杂区和第一掺杂区边界外的半导体衬底中的第一重掺杂区互相电连接并接地。
7.如权利要求1所述的浮置二极管，其特征在于，所述第一重掺杂区和第二重掺杂区的掺杂浓度大于第三掺杂区的掺杂浓度，所述第三掺杂区的掺杂浓度大于所述第二掺杂区的掺杂浓度，所述第二掺杂区的掺杂浓度大于第一掺杂区的掺杂浓度，所述第一掺杂区的掺杂浓度大于半导体衬底的掺杂浓度。
8.如权利要求1所述的浮置二极管，其特征在于，所述半导体衬底上包括浅沟槽隔离结构或者硅化物掩蔽层，所述第一重掺杂区和第二重掺杂区之间具有所述浅沟槽隔离结构或者硅化物掩蔽层作为隔离。
9.如权利要求1所述的浮置二极管，其特征在于，所述第三掺杂区中的第一重掺杂区位于所述第三掺杂区的中间，两第二重掺杂区位于所述第三掺杂区的两端，关于所述第一重掺杂区对称。
10.一种如权利要求1至9中任一项所述的浮置二极管的制作方法，其特征在于，包括 提供半导体衬底，所述半导体衬底具有第一掺杂类型； 在所述半导体衬底的表面形成隔离结构，定义出第一重掺杂区和第二重掺杂区； 然后进行离子注入，包括 进行第一离子注入形成第一重掺杂区；进行第二离子注入形成第二重掺杂区； 进行第三离子注入形成第三掺杂区； 进行第四离子注入形成第二掺杂区； 进行第五离子注入形成第一掺杂区； 其中， 第一离子注入或第二离子注入的剂量大于第三离子注入的剂量； 第三离子注入的剂量大于第四离子注入的剂量； 第四离子注入的剂量大于第五离子注入的剂量； 且所述第一离子注入和第二离子注入的杂质类型相反； 所述第二离子注入、 第三离子注入和第五离子注入的杂质类型与所述半导体衬底的掺杂类型相反； 所述第一离子注入和第四离子注入的杂质类型与所述半导体衬底的掺杂类型相同。
全文摘要
一种浮置二极管及其制作方法，其中浮置二极管包括处于半导体衬底中的第一掺杂区，处于第一掺杂区内的第二掺杂区，处于第二掺杂区内的第三掺杂区；第一掺杂区边界外的半导体衬底表面具有一第一重掺杂区，第一掺杂区的边界和第二掺杂区的边界之间的半导体衬底表面具有一第二重掺杂区；第三掺杂区内的半导体衬底表面具有一第一重掺杂区和两个第二重掺杂区；其中，第一掺杂区、第三掺杂区和第二重掺杂区的掺杂类型相同，第二掺杂区、半导体衬底和第一重掺杂区的掺杂类型相同，第一掺杂区和所述第二掺杂区的掺杂类型相反。本发明的技术方案解决了现有工艺中浮置二极管在使用时Vk必须大于0这个前提条件，同时防止了少数载流子注入到衬底中。
文档编号H01L21/329GK103035744SQ20121056448
公开日2013年4月10日 申请日期2012年12月21日 优先权日2012年12月21日
发明者刘正超 申请人:上海宏力半导体制造有限公司