感生热梯度的制作方法
【专利摘要】确定第一管芯上的第一热传感器与第二热传感器之间的温度差；将温度差从第一管芯传送到第二管芯上的电路。确定来自第二管芯上的热传感器的温度。在第二管芯上利用温度差和来自热传感器的温度来更改第二管芯上的一个或多个电路的操作特性。
【专利说明】感生热梯度
【技术领域】
[0001]本发明的实施例涉及半导体器件。本发明的实施例更具体地涉及用于容许半导体器件中的感生热梯度的技术。
[0002]直量
[0003]半导体器件在操作时产生热能量。由于热能量可能不是均匀的，因此可能存在热梯度。随着系统变得越小且半导体器件被更紧密地包装，这可能导致器件之间的机械耦合。这种紧机械耦合可能导致半导体器件彼此之间的非期望感生热梯度。
[0004]这些非期望热梯度可能导致操作误差。例如，在动态随机存取存储器(DRAM)中，非期望热梯度可能导致不适当的刷新频率以及甚至数据丢失。
[0005]附图简沭
[0006]本发明的各实施例在各附图中是以示例方式而非限定方式示出的，在附图中相似的附图标记指代相似的要素。
[0007]图1是具有与处理器/逻辑管芯层叠的一个或多个存储器管芯的封装的一个实施例的框图。
[0008]图2是具有单个传感器的第一管芯和具有多个传感器的第二管芯的一个实施例的框图。
[0009]图3是用于使用温度差信息来操作存储器阵列的技术的一个实施例的流程图。
[0010]图4是电子系统的一个实施例的框图。
【具体实施方式】
[0011 ] 在以下描述中，陈述了多个具体细节。然而，本发明的各个实施例在没有这些具体细节的情况下也可实践。在其他实例中，公知的电路、结构和技术未被详细示出，以免混淆对本描述的理解。
[0012]当处理器(或芯片上系统，SoC)和DRAM管芯被层叠时，可能在DRAM与逻辑芯片之间有小的热梯度。逻辑芯片典型地包含若干热传感器，这些热传感器被用来监视逻辑芯片的各个部分上的温度并且通常被放置在预期有局部化热点之处。逻辑芯片可跨与该逻辑芯片中的更多和更少活跃区相对应的管芯展现高热梯度。
[0013]DRAM芯片可展现基于温度的可变保留时间。低功率DRAM芯片可在称为“温度补偿自刷新”的特征中使用此属性。这可降低自刷新期间的刷新频率，由此降低较低温度下的待机功耗。典型地，DRAM芯片具有单个热传感器，因为DRAM芯片通常具有相对均匀的功率分布。然而，当与具有非均匀功率分布的逻辑芯片紧密耦合时，DRAM热传感器可能并不位于DRAM芯片的最热点的附近。这可能导致DRAM以不恰当的低速率进行刷新，这会导致数据丢失。
[0014]本文中描述的技术通过一种或多种策略来解决此问题。在一个实施例中，可针对层叠上的所有器件标准化热传感器的位置。位置可被指定为例如与不能用于DRAM中的存储器阵列的区域中的标准化垂直互联阵列的特定偏移量。在一个实施例中，SoC(或其他计算元件)可计算最热点与标准位置之间的温度差。在一个实施例中，模式寄存器可被SoC (或其他计算元件)用来与DRAM就标准位置与热点之间的温度差进行通信。DRAM可在随后利用此差异来相应地设置刷新速率。
[0015]在替代实施例中，技术可适于在没有标准热传感器位置的情况下起作用。在这些实施例中，SoC(或其他计算元件)可计算跨其管芯的最大温度梯度并使用此信息来编程DRAM偏移量温度。这可允许DRAM比绝对需要更频繁地刷新其内容，这可导致增大的功耗，但是可防止数据丢失。
[0016]图1是具有与处理器/逻辑管芯层叠的一个或多个存储器管芯的封装的一个实施例的框图。在图1的示例中，例示了包含存储器阵列(例如，DRAM)的若干管芯；然而，可支持任何数目的存储器管芯。
[0017]集成电路封装120可以是本领域公知的任何类型的封装，该封装具有本领域公知的任何类型的接口(例如，球栅阵列等)。在封装120内，逻辑管芯140可被电耦合至接口。一个或多个存储器模块150可被电耦合至逻辑管芯140。逻辑管芯140可以是例如处理器管芯、芯片上系统(SoC)管芯或可具有不均匀热图案的任何其他管芯。
[0018]一个或多个存储器模块150也可物理连接至逻辑管芯140，其可具有一个或多个管芯的热结果。由于逻辑管芯140可具有不均匀热梯度，所以逻辑管芯140与存储器模块150中的一个或多个之间的物理连接，存储器模块150中的一个或多个的热梯度可能并非如所预期的。典型地，存储器模块(例如，DRAM)跨管芯具有相对一致的温度，因为存储器模块上的电路利用是相对分布式的。
[0019]因此，热传感器在存储器模块管芯上的放置可能是相对不重要的。即，当存储器模块在没有任何外部热影响的情况下操作时，单个热传感器可能是足够的，并且热传感器的位置可能相对灵活。
[0020]与存储器模块相比，逻辑管芯具有被一致且频繁使用的电路，这导致这些区域中较高的操作温度。因此，逻辑管芯通常具有位于较高预期温度的位置处的热传感器，从而可监视这些热点。当逻辑管芯与另一管芯(例如，存储器管芯150)形成接触时，逻辑管芯上的热点可能造成存储器管芯上相应的热点。因而，来自存储器管芯热传感器的热信息可能是不准确的。
[0021]在一个实施例中，存储器管芯150具有在已知位置处的热传感器。即，每个传感器管芯可具有相同的热传感器位置。逻辑管芯140可在紧邻或基本上毗邻存储器管芯150的热传感器的位置处具有相对应的热传感器。逻辑管芯140也可在例如对应于一个或多个热点的其他位置处具有热传感器。
[0022]在一个实施例中，逻辑管芯可确定热点处的热传感器与同存储器模块中的热传感器相对应的热传感器之间的温度差。逻辑管芯上的热传感器之间的温度差可被存储器模块用来确定对由存储器模块上的热传感器所指示的温度的调节。可基于经调节的温度而非所测量的温度来更改存储器模块的行为。
[0023]图2是具有单个传感器的第一管芯和具有多个传感器的第二管芯的一个实施例的框图。图2的示例例示了两个管芯，这两个管芯可被层叠以使得来自一个管芯的热可传递至另一个管芯。图2的示例例示了仅两个管芯，但是所例示的概念可适用于任何数量的
层叠管芯。[0024]管芯220可包括任何类型的电路，例如，DRAM阵列，或者其他存储器结构235。管芯220包括与管理逻辑230耦合的热传感器240。在一个实施例中，当管芯220包括DRAM时，管理逻辑230可用于从热传感器240读取温度信息并且可使用该温度信息来更改存储器阵列235的行为或操作。在一个实施例中，存储器阵列235的刷新速率可通过管理逻辑230基于来自热传感器240的信息来调节。
[0025]管芯250可包括逻辑电路，例如，处理器核、图形处理器、芯片上系统(SoC)或其他逻辑275。管芯250可具有多种类型的电路，例如，处理器核、高速缓存存储器、收发器等。由于管芯250可具有带不规则热梯度的电路，因此管芯250可具有多个热传感器(例如，260，265)，这些传感器中的一个将与热传感器240对准。
[0026]在一个实施例中，热传感器240可被放置在管芯220上为管芯250的设计者和/或制造商所知的预定位置。热传感器260被定位成使得当管芯220被层叠在管芯250上时，热传感器240和260将被对准或在空间上足够靠近，这样来自热传感器260的温度信息可与来自热传感器240的温度信息一起使用。
[0027]控制电路270与热传感器260和265耦合，以收集温度信息。在一个实施例中，控制电路270确定热传感器265与热传感器260之间的温度差。控制电路270可将此差异(或指示差异范围的信息)传送到管理逻辑230。在一个实施例中，管理逻辑230中的寄存器中的位被设置成指示温度差(例如，O指示0-10度差异、I指示10+度差异)。在另一实施例中，多个位被用来提供更多粒度的范围，或者可传送实际温度差。
[0028]管理逻辑230使用来自控制电路270的温度差信息以及来自热传感器240的温度信息来管理存储器阵列235的操作。在一个实施例中，管理逻辑230控制存储器阵列235的刷新速率。管理逻辑230可组合温度差信息与来自热传感器240的温度信息，以确定用于存储器阵列235的管理的操作温度值。例如，如果温度差指示较高温度，则管理逻辑230可增大存储器阵列235的刷新速率。
[0029]图3是用于使用温度差信息来操作存储器阵列的技术的一个实施例的流程图。参照附图3描述的操作可通过跨一个或多个管散布的控制和/或管理电路来执行。
[0030]附图3的操作可适用于在物理上彼此接触以使得可发生热传递的多个管芯的配置。在一个实施例中，下管芯上的至少一个热传感器与上管芯上的至少一个传感器对准。在一个实施例中，下管芯包含逻辑电路，例如，处理器核或芯片上系统。上管芯可包含存储器结构，例如，DRAM。在替换性实施例中，逻辑电路在上管芯上，而存储器模块在下管芯上。
[0031]在逻辑管芯上收集来自两个或更多个热传感器的温度信息(310)。逻辑管芯可具有任何数目个热传感器，并且逻辑管芯上的一个或多个电路可通过利用从多个热传感器收集的温度信息来管理逻辑管芯的操作。
[0032]针对管芯上的至少一对热传感器确定温度差信息(320)。在一个实施例中，将用于确定温度差的热传感器中的至少一个与存储器模块管芯上的相对应的热传感器对准。
[0033]在逻辑管芯与存储器管芯之间传送温度差信息(330)。在一个实施例中，可通过指示温度差范围的一个或多个比特来传达温度差，或者可传送指示实际温度差的数。例如，在单比特实施例中，O可指示第一范围中的温度差(例如，0-5度、0-10度、0-12度)，而I可指示第二范围中的温度差(例如，> 5度、> 10度、> 12度)。
[0034]在两比特实施例中，可支持四个范围。例如，00可指示第一范围(例如，0-5度、0-7度、0-10度)，01可指示第二范围(例如，6-10度、8-15度、11-20度)，10可指示第三范围(例如，11-15度、16-20度、21-25度)，而11可指示第四范围(例如，> 15度、> 20度、〉25度)。可类似地支持具有不同比特数目的其他实施例。
[0035]针对存储器模块聚集温度信息(340)。在一个实施例中，存储器模块仅具有一个热传感器，该热传感器与逻辑管芯的热传感器中的一个对准。在替代实施例中，存储器模块可具有多个热传感器。存储器模块可具有管理(或其他控制)电路，其利用温度信息来管理存储器模块的操作。在一个实施例中，至少部分地基于存储器模块的操作温度来确定存储器阵列的刷新速率。
[0036]管理电路利用来自存储器模块热传感器的温度信息以及温度差信息来调节(若有必要的话)存储器模块的操作参数(350)。在一个实施例中，可基于通过温度差信息调节的所测得的温度来确定存储器模块的刷新速率。也可调节其他操作参数。
[0037]在替代实施例中，可通过利用温度差信息来作出其他调节。例如，如果两个逻辑管芯被层叠，且相应的热传感器不被对准，则可在管芯之间共享温度差信息，这将允许相应的控制电路具有更准确的信息，操作参数将基于该更准确的信息。
[0038]图4是电子系统的一个实施例的框图。图4中例不的电子系统旨在表不一系列电子系统(或者有线或者无线)，包括例如台式计算机系统、膝上型计算机系统、蜂窝电话、包括蜂窝启用PDA之类的个人数字助理(PDA)、机顶盒。替换性电子系统可包括更多、更少和/或不同组件。
[0039]图4中例示的组件中的一个或多个可在如上所描述的物理接触的管芯上。例如，处理器410中的一个或多个以及作为存储器420的部分的一个或多个DRAM模块可如以上所描述地来布置。其他组件可被类似地布置。
[0040]电子系统400包括用于传达信息的总线405或其他通信设备，以及耦合至总线405的可处理信息的处理器410。虽然电子系统400被例示为具有单个处理器，但是电子系统400可包括多个处理器和/或协处理器。电子系统400还可包括耦合至总线405的随机存取存储器(RAM)或其它动态存储设备420 (称为主存储器)，且可存储可由处理器410执行的信息和指令。主存储器420还可用于存储处理器410执行指令期间的临时变量或其它中间信息。
[0041]电子系统400还可包括耦合至总线405的只读存储器(ROM)和/或其它静态存储设备430，这些存储器和/或存储设备可存储供处理器410使用的静态信息和指令。数据存储设备440可被耦合至总线405来存储信息和指令。诸如磁盘或光盘之类的数据存储设备440以及相应驱动可被耦合至电子系统400。
[0042]电子系统400也可经由总线405耦合至显示设备450，诸如阴极射线管(CRT)或液晶显示屏(IXD)，用于向用户显示信息。包括字母数字和其他键的字母数字输入设备460可被耦合至总线405以向处理器410传达信息和命令选择。另一类型的用户输入设备是光标控件470,诸如鼠标、跟踪球或光标方向键,用于向处理器410传达方向信息和命令选择，以及用于控制显示器450上的光标移动。
[0043]电子系统400还可包括用于提供对诸如局域网之类的网络的访问的网络接口480。网络接口 480可包括例如具有天线485的无线网络接口，天线485可表示一个或多个天线。网络接口 480还可包括例如用于经由网络缆线487与远程设备通信的有线网络接口，该网络缆线可以是例如以太网缆线、同轴电缆、光纤电缆、串行缆线或并行缆线。
[0044]在一个实施例中，网络接口 480可通过遵循IEEE802.1lb和/或IEEE802.1 Ig标准提供对局域网的访问，和/或无线网络接口可通过遵循蓝牙标准提供对个域网的访问。也可支持其他无线网络接口和/或协议。
[0045]IEEE802.1lb对应于 1999年9月 16 日批准的题为“Local and Metropolitan AreaNetworks,Partll:ffireless LAN Medium Access Control(MAC)and Physical Layer(PHY)Specifications:Higher-Speed Physical Layer Extension in the2.4GHz Band(局域网和城域网，第11部分:无线LAN媒体接入控制(MAC)和物理层(PHY)规范:2.4GHz频带中的高速物理层扩展)”的IEEE Std.802.1 lb-1999以及相关文献。ffiEE802.1lg对应于2003年6月 27 日批准的题为“Local and Metropolitan Area Networks,PartlI:ffireless LANMedium Access Control(MAC)and Physical Layer(PHY)Specifications:Higher-SpeedPhysical Layer Extension in the2.4GHz Band(局域网和城域网，第 11 部分:无线 LAN媒体接入控制(MAC)和物理层(PHY)规范，修正:2.4GHz频带中的更高速率扩展)”的IEEEStd.802.llg-2003以及相关文献。在由蓝牙技术联盟公司(Bluetooth Special InterestGroup, Inc.)在 2001 年 2 月 22 日公布的 ““Specification of the Bluetooth System:Core, Versionl.1(蓝牙系统规范:内核，版本1.1) ”中描述了蓝牙协议。也可支持蓝牙标准的相关联以及先前或后继版本。
[0046]作为经由无线LAN标准的通信的补充或替代，网络接口 480可提供无线通信，该无线通信使用例如时分多址(TDMA)协议、全球移动通信系统(GSM)、码分多址(CDMA)协议和/或任何其他类型的无线通信协议。
[0047]在本说明书中，对“一个实施例”或“一实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
[0048]尽管已经依据若干实施例描述了本发明，然而本领域的技术人员将意识到本发明不限于所述实施例，而是可利用所附权利要求的精神和范围内的修改和改变来实施。如此，描述被视为说明性的，而不是限制性的。
【权利要求】
1.一种装置，包括: 具有热传感器的第一管芯； 具有第一热传感器和第二热传感器的第二管芯，所述第二管芯在物理上紧邻所述第一管芯，而所述第一管芯的所述热传感器与所述第二管芯的所述第一热传感器对准； 与所述第二管芯上的所述第一热传感器以及所述第二管芯上的所述第二热传感器耦合的控制逻辑，所述控制逻辑用于确定所述第二管芯上的所述第一热传感器与所述第二管芯上的所述第二热传感器之间的温度差； 与所述控制逻辑和所述第一管芯上的所述热传感器耦合的管理逻辑，所述管理逻辑用于接收所述温度差以及来自所述第一管芯上的所述热传感器的温度测量，以及用于基于从所述第二管芯传达的所述温度差和来自所述第一管芯上的所述热传感器的所述温度测量来管理所述第一管芯的操作特性。
2.如权利要求1所述的装置，其特征在于，所述第一管芯包括动态随机存取存储器(DRAM)阵列。
3.如权利要求2所述的装置，其特征在于，所述管理逻辑基于所述第二管芯上的所述温度梯度以及来自所述第一管芯上的所述热传感器的所述温度测量来更改所述DRAM阵列的刷新速率。
4.如权利要求2所述的装置，其特征在于，所述第二管芯包括处理器核。
5.如权利要求2所述的装置，其特征在于，所述第二管芯包括芯片上系统(SoC)。
6.一种系统, 包括: 与天线耦合的无线收发器电路； 具有热传感器的第一管芯； 具有第一热传感器和第二热传感器的第二管芯，所述第二管芯在物理上毗邻所述第一管芯，而所述第一管芯的所述热传感器与所述第二管芯的所述第一热传感器对准，所述第二管芯还与所述无线收发器电路耦合； 与所述第二管芯上的所述第一热传感器以及所述第二管芯上的所述第二热传感器耦合的控制逻辑，所述控制逻辑用于确定所述第二管芯上的所述第一热传感器与所述第二管芯上的所述第二热传感器之间的温度差； 与所述控制逻辑和所述第一管芯上的所述热传感器耦合的管理逻辑，所述管理逻辑用于接收来自所述第二管芯的所述温度差以及来自所述第一管芯上的所述热传感器的温度测量，以及用于基于所述第二管芯上的所述温度差和来自所述第一管芯上的所述热传感器的所述温度测量来管理所述第一管芯的操作特性。
7.如权利要求6所述的系统，其特征在于，所述第一管芯包括动态随机存取存储器(DRAM)阵列。
8.如权利要求7所述的系统，其特征在于，所述管理逻辑基于所述温度差以及来自所述第一管芯上的所述热传感器的所述温度测量来更改所述DRAM阵列的刷新速率。
9.如权利要求7所述的系统，其特征在于，所述第二管芯包括处理器核。
10.如权利要求7所述的系统，其特征在于，所述第二管芯包括芯片上系统(SoC)。
11.一种方法，包括: 确定第一管芯上的第一热传感器与第二热传感器之间的温度差；将所述温度差从所述第一管芯传送到第二管芯上的电路； 确定来自所述第二管芯上的热传感器的温度； 利用所述温度差和来自所述第二管芯上的所述热传感器的所述温度来更改所述第二管芯上的一个或多个电路的操作特性。
12.如权利要求11所述的方法，其特征在于，所述第二管芯包括动态随机存取存储器(DRAM)阵列。
13.如权利要求12所述的方法，其特征在于，所述电路基于来自所述第二管芯上的所述热传感器的所述温度测量来更改所述DRAM阵列的刷新速率。
14.如权利要求12所述的方法，其特征在于，所述第一管芯包括处理器核。
15.如权利要求12所 述的方法，其特征在于，所述第二管芯包括芯片上系统(SoC)。
【文档编号】H01L27/108GK103460382SQ201280016742
【公开日】2013年12月18日 申请日期:2012年2月8日 优先权日:2011年3月31日
【发明者】K·D·休梅克 申请人:英特尔公司