有源矩阵型显示装置制造方法

有源矩阵型显示装置制造方法
【专利摘要】本发明涉及一种有源矩阵型显示装置，课题是：作为液晶显示装置或者有机EL显示装置的像素TFT，使用了跟无定形硅相比电场效应迁移率更大的无定形的金属氧化物系半导体或者有机半导体时，由过充电效应的增大所引起的闪烁程度的增大和画面亮度的均匀性低下，由此导致的显示质量降低，对其进行抑制。解决方法是：重新导出闪烁和烧坏等视认性较高的中间调显示中的穿通电压和作为过充电效应指标的对置电极电位的面内差异之间的关系式，将以此为基础新导出的对置电极电位的面内差异降低至容许极限值以下，设计成满足上述条件。
【专利说明】有源矩阵型显示装置
【技术领域】
[0001]本发明涉及一种在配置了作为各像素中开关元件的晶体管的有源矩阵型显示装置中降低其显示质量下降的技术，特别涉及一种降低由过充电效应导致的显示质量下降的技术，该过充电效应由晶体管的电场效应迁移率增大而延长的扫描信号线的时间常数所引起。
【背景技术】
[0002]现在，使用无定形(T ? > 7 r 硅薄膜的薄膜晶体管(以下称为TFT)被用作液晶显示装置等的开关元件，广泛应用在电视接收机和个人电脑的显示器等产品中。但是其电场效应迁移率跟结晶娃(結晶；a >)和100cm2/Vs以下的多晶娃相比非常小，大约为0.5-lcm2/Vs,因此伴随着液晶显示装置的大型高精细化和高速响应化，为了确保必要的电流量，需要增大TFT的尺寸来应对。
[0003]结果是TFT的寄生电容增大，为了降低寄生电容的影响，必要的辅助电容会增大。辅助电容作为辅助电容线和像素电极之间的交叉电容而形成，但为了降低时间常数辅助电容线通常优选使用具有遮光性的金属配线，因此结果是辅助电容的增大带来了辅助电容线的面积增加，导致开口率的降低。也就是说，伴随着大型高精细化和高速响应化，开口率无法确保，无定形硅用于像素的开关元件会有一个极限。
[0004]另一方面，近年来，使用金属氧化物系半导体薄膜的半导体元件被广泛关注。这种薄膜因成膜方法和工艺条 件而各有不同，可溶系(Soluble系)的薄膜的电场效应迁移率在3cm2/Vs以上，通过溅射法(I 'y八>夕''法)成膜的薄膜则有10cm2/Vs以上，今后的研究有望能实现更高的迁移度。另外，还能形成具有能在低温下成膜以及能形成对可见光透明的膜等特征、并且在塑料基板和薄膜等透明性基板上呈柔性且透明的TFT (专利文献I)。
[0005]另外，作为用于TFT的活性层的氧化物半导体膜，由含有In、Ga和Zn的氧化物构成的半绝缘性透明无定形薄膜为人们所公知，将其用于沟道层(★ ^彳、力層)时，电导率较大的InGaZn03 (ZnO) 4的层中将层积Au膜作为源漏电极使用的顶栅型(卜^ Y —卜型)TFT的结构已经被公开,进一步,无定形InGaZn04的TFT跟无定形娃薄膜晶体管相比具有非常大的电场效应迁移率也已经被公开(专利文献2)。
[0006]为了使这些具有优秀特性的TFT除了用于液晶显示装置外还能用于其它的显示装置，现在对其所进行的研究开发正非常活跃。进一步，不需要以昂贵的真空装置作为制造设备的有机TFT的开发也非常活跃，近年来也有电场效应迁移率超过了 Icm2/Vs的产品的相关报道，以将其适用于显示装置为目标的研究开发也非常火热。专利文献3公开了一种通过扫描方向的前段的扫描线和绝缘膜以部分重叠配置的像素电极之间形成有辅助电容的Cs on gate型的Array ( ^ ?1 )基板中，减少由电荷的再分配和扫描线的时间常数所产生的闪烁的技术。
[0007]现有技术文献[0008]参考专利文献
[0009]专利文献1:日本特开2000-150900号公报。
[0010]专利文献2:日本特开2006-165529号公报。
[0011]专利文献3:日本特开2003-177725号公报。

【发明内容】

[0012]发明要解决的课题
[0013]图1是对应于液晶显示装置10的Array基板的一部分的概略的等效电路图，由扫描信号线IlaUlb...1ln和显示信号线13a、13b...13m所包围的多个像素区域以矩阵状配置。扫描信号线和显示信号线分别具有电阻，相互交叉的区域形成电容。因此，外加于设置在各配线端部的供电电极的信号电位(Vg、Vsig)因由电阻和电容决定的时间常数而使其传播延迟并失真。这里，时间常数为l-1/e N 0.632，即对于外加在配线的供电电极上的电位的变化量，其63.2%的电位变化所需要的时间。
[0014]图2是图1所示像素区域的概略的等效电路图，TFT15a的栅极连接于扫描信号线11a，漏极连接于显示信号线13a，源极连接于像素电极19a。像素电极19a通过跟扫描信号线Ila大致平行配置的辅助电容线25a和绝缘膜交叉，交叉部为辅助电容Cs。辅助电容线25a也具有电阻，在跟显示信号线13a的交叉部形成电容。
[0015]这里，为了降低电阻，辅助电容线25a需要由遮光性金属形成，因此其存在使开口率降低。为了抑制开口率的降低，在辅助电容的构成上需要各种考虑，比如可以在跟像素电极19a电气连接的电极和辅助电容线25a的交叉区域中形成辅助电容，或者不配置辅助电容线25a，在像素电极19a的延伸部和上段或者下段像素的扫描线的交叉区域中形成辅助电容。
[0016]另外，TFT15a的栅极和源极之间形成有栅源间的寄生电容Cgs。将这些配线和像素配置在同一块绝缘性基板上构成的第一基板，和由绝缘性基板构成的第二基板之间，夹有液晶层17a,由此构成液晶显不装置10。将像素电极19a和液晶层17a夹持并构成液晶电容Clc的对置电极21a配置在第一基板上或者第二基板上。
[0017]图3表示在图2的等效电路中，通过像素电极电位Vp比对置电极电位Vcom更高的正极性写入以对负载电容Cload充电时的栅电位Vgl、Vgh、显不信号线电位Vsig、像素电极电位Vp以及对置电极电位Vcom的时序图(夕一卜)。图3 (A)是离扫描信号线Ila的供电电极较近的像素(左)的图，图3 (B)是离扫描信号线Ila的供电电极较远的像素(右)的图。
[0018]图3中对扫描信号线Ila的供电电极，供给仅在扫描信号线Ila的选择期间外加使TFT15a变成ON状态的栅电位Vgh、在非选择期间外加使TFT15a变成OFF状态的栅电位Vgl的脉冲状扫描信号线电位Vg。将外加至扫描信号线Ila的供电电极的扫描信号线电位Vg从OFF状态的栅电位Vgl切换至ON状态的栅电位Vgh时，由于时间常数τ g的影响，远离供电电极的扫描信号线I Ia的电位从OFF状态的栅电位Vgl位移至ON状态的栅电位Vgh需要一定时间，因此TFT15a从OFF状态转变到ON状态需要的时间变长，选择期间内对负载电容Cload充电的时间缩短。
[0019]这里，负载电容由下式给出。[0020]Cload=Clc+Cs+Cgs+Cother
[0021]这里Cother是像素电极19a及其周围的各配线之间形成的耦合电容(力'y 7° V >夂'容量)的总和。因此在设计液晶显示装置10时，需要将TFT的尺寸设定成使离供电电极最远的像素在选择期间内完成充电。图3 (A)、(B)中，选择期间终了前完成充电时，像素电极19a的电位Vp、即源电极电位Vs跟显示信号线13a的电位即漏电极电位Vd几乎相等，从TFT15a到负载电容Cload没有电流流过，所以像素电极电位Vp的变化停止。所以，选择期间终了时，连接在同一扫描信号线的各像素的像素电极电位Vp大致相等。
[0022]选择期间终了时外加在扫描信号线Ila的供电电极上的扫描信号线电位Vg从ON状态的栅电极电位Vgh切换至OFF状态的栅电极电位Vgl，所连接的各TFT15a的导通状态开始从ON状态向OFF状态迁移。从ON状态的栅电极电位Vgh到OFF状态的栅电极电位Vgl的电位变化也同样受时间常数Tg的影响，因此跟供电电极相距越远所需时间越长。S卩，外加在扫描信号线Ila上的扫描信号为矩形脉冲时,配置在供电电极旁边的TFT15a的扫描信号瞬间从ON状态的电位Vgh下降到OFF状态的电位Vgl，TFT 15a变成OFF状态，该扫描信号线电位Vg的电位变化量AVg通过寄生电容Cgs使像素电极电位Vp降低。
[0023]这时的像素电极电位Vp的下降量AVp表示为AVg=Vgh — Vgl时以下式来表示。
[0024]Δ Vp=(Cgs/Cload) Δ Vg...(I)
[0025]像素电极电位下降量AVp可以看作是借助寄生电容Cgs的耦合效应导致的像素电极电位Vp的下降量，或者是栅电极电位从ON状态的电位Vgh变化到OFF状态的电位Vgl时，维持储存在负载电容Cload的电荷总量时伴随着寄生电容Cgs的外加电压极性变化的电荷再分配所产生的像素电极电位Vp的下降量。上述的像素电极电位Vp从选择期间终了时的电位下降到对应于OFF状态的TFT15a的电位的现象称为穿通，这时的像素电极电位Vp的下降量Λ Vp称为穿通电压(突务抜K電圧)AVp。
[0026]选择期间终了时Vd N Vs,因此源漏间电压Vds为Vds N O,从显示信号线13a到像素电极19a没有电流流过，但是该像素电极电位Vp的降低使Vds=AVp,对应栅源间电压Vgs的电流从显示信号线13a流向像素电极19a。扫描信号线Ila的供电电极的旁边，栅电极电位瞬间从ON状态的电位Vgh下降到OFF状态的电位Vgl，TFT 15a变成OFF状态，因此就算Vds=AVp, TFT 15a中只产生如栅电极电位为OFF状态的栅电位Vgl时漏源间的电流1ff般微小的电流，由此导致的像素电极电位Vp的变化可以无视。
[0027]但是，随着TFT15a远离扫描信号线Ila的供电电极，从ON状态的电位Vgh下降到OFF状态的电位Vgl的电压下降所需的时间更长，因此TFT15a不会瞬间变成OFF状态，TFT 15a变成OFF状态前的期间里，对应源漏间电压Vds的电流从显示信号线13a流向像素电极19a。也就是说选择期间终了后，对负载电容Cload的充电还在继续，穿通电压Λ Vp降低。穿通导致的像素电极电位Vp的降低，和充电导致的像素电极电位Vp的上升这两种现象结合的结果，有效的穿通电压、即有效穿通电压AVp降低。
[0028]比如对画面整体以正极性的同一电位充电时，TFT15a变成OFF状态时的像素电极电位Vp随着远离扫描信号线Ila的供电电极，有效穿通电压AVp降低，因此像素电极电位Vp上升。结果，对置电极电位Vcom和像素电极电位Vp的差、即液晶层外加电压随着远离扫描信号线Ila的供电电极而增大。负极性的写入时，像素电极电位Vp即源电极电位Vs比正极性写入时低，因此栅源间电压Vgs增大，选择期间终了后继续进行的对负载电容的充电量也增大。
[0029]因此在负极性写入中有效穿通电压比正极性写入时小。现在，将正极性写入中显示信号线电位和有效穿通电压分别表示为Vsig+和Λ Vp+，将负极性写入中显示信号线电位和有效穿通电压分别表示为Vsig-和Λ Vp-,将TFT15a在OFF状态时正极性和负极性各自的像素电极电位分别表不为Vp+和Vp-,则Vp+和Vp-分别由下式表不。
[0030]Vp+= (Vsig+) — (AVp+)
[0031]Vp-= (Vsig-) — (AVp-)
[0032]另外，有效地外加在液晶层的电压可以看作是跟正极性和负极性的液晶层外加电压的平均值基本一致。因此，将正极性和负极性的平均液晶层外加电压表示为Vavg时，Vavg由下式表示。
[0033]Vavg= [ {(Vp+) — Vcom} + {Vcom — (Vp-)} ] /2
[0034]={ (Vsig+) — (Vsig-)}/2 + { ( Δ Vp-) — ( Δ Vp+) } /2
[0035]由此，离扫描信号线的供电电极较近的像素中，在选择期间终了后对负载电容的充电不再继续，因此AVp-=AVp+,平均液晶层外加电压Vavg=KVsig+) —(Vsig-)}/2。离扫描信号线的供电电极较远的像素中，过剩的充电使AVp_〈AVp+，因此平均液晶层外加电压比离扫描信号线的供电电极较近的像素要低。因此，TFT15a离扫描信号线Ila的供电电极越远，外加在液晶层17a的平均电压，即有效外加电压跟指定的外加电压相比越低。
[0036]选择期间终了后TFT15a变为OFF状态为止的期间称为过充电期间，过充电期间从TFT15a流入像素电极的电流称为过充电电流，过充电电流对负载电容Cload的充电称为过充电，过充电所产生的现象总称为过充电效应。
[0037]如上所述，液晶显示装置中过充电效应使像素电极电位Vp从指定的电位迁移(
^卜)，该迁移量随着远离扫描信号线Ila的供电电极而增大。结果，带来了各种各样的显示不良和显示质量的降低。比如画面整体显示同一灰度时,本来画面整体的液晶层外加电压是相等的，但是过充电效应使得液晶层外加电压从扫描信号线的供电电极侧向终端侧降低，因此产生了称为亮度梯度(輝度傾斜)的平稳的亮度分布。但是，当过充电能抑制在容许范围内时，亮度梯度被降低至容许范围内，在使用上不会有问题。
[0038]过充电效应产生的现象中除了亮度梯度以外还有各种各样的情况。其中具有较高视认性、表现较为明显的现象是，最佳对置电极电位Vcom，opt的面内分布所引起的闪烁C 7 力一)。以下参照附图，对过充电效应产生的最佳对置电极电位Vcom, opt的面内分布所引起的闪烁的产生机理进行说明。
[0039]液晶显示装置中，构成TFT15a的负载电容Cload—部分的液晶电容Clc，由像素电极19a和对置电极21a以及夹在这些电极中的液晶层17a构成，通过两电极间的电场控制液晶层内的液晶分子的取向，进而控制透过液晶层17a的光的强度。对置电极21a和像素电极19a之间产生的电场控制液晶分子的取向，因此可以不独立控制每个像素中两电极的电位，而是从外部供电使任一方的电极电位跟其他像素相同，在每个像素中仅仅独立控制另一方的电极电位。
[0040]这时，因为像素构造简单化了，所以对于开口率和成品率来说是有利的。因此，一般的液晶显示装置中，将对置电极和其他像素形成一体化构造，电位从外部进行供电。具体地说，对置电极一般为， 在TN模式和VA模式的液晶显示装置中是在对置基板整体上配置的巨大的固体电极(?夕電極)结构，在IPS模式中是在扫描信号线方向排列的跟各像素一体化的结构。另外，一部分的IPS模式中，也提出过在同一基板上在每个像素中分别独立控制像素电极和对置电极的结构。这种结构在提高液晶层外加电压的面内均匀性这一点上是有利的，但是像素结构变得复杂，容易导致开口率和成品率的降低。
[0041]如上所述，对置电极电位Vcom迁移到连接于同一扫描信号线的多个TFT时，像素电极电位Vp在显示画面中不均匀的话，液晶层17a的外加电压也会不均匀。结果，不均匀的液晶层外加电压的分布使亮度分布也不均匀，降低了显示质量。因此，提高像素电极电位Vp的面内均匀性十分重要。
[0042]液晶分子会被直流电压电解，因此需要交流电压来驱动，驱动使外加在液晶层的电压的极性经常反转。因此，比如画面整体显示同一灰度时，TFT 15a为OFF状态时的正极性像素电极电位表示为Vp+，负极性像素电极电位表示为Vp-，那么将对置电极21a的电位设定为正极性像素电极电位Vp+和负极性像素电极电位Vp-的平均值时两极性的液晶层外加电压相等。
[0043]这时的对置电极电位Vcom称为最佳对置电极电位Vcom, opt,以下式表不。
[0044]Vcom, opt= {(Vp+) + (Vp-)} /2
[0045]对置电极电位Vcom从最佳对置电极电位Vcom, opt迁移时，正极性和负极性的液晶层外加电压不同，因此各极性的液晶分子的取向也不同。即，液晶分子的取向随时间而变化，因此透过光强度不是一定的，也随时间不断振动，这种透过光强度的振动就成了闪烁从而被肉眼可见。或者，当两极性的外加电压不同的状态持续时，两极性的外加电压的差，作为有效的外加直流电压起作用，诱发了液晶层中的不纯物离子被捕获(卜’ y 7)到像素电极表面等的现象。被捕获的不纯物离子增加的话，液晶分子会对被捕获的不纯物离子所形成的电场应答，会造成烧坏(焼务付务)从而被肉眼可见。
[0046]图4 (A)模式性地表不了在扫描信号线方向上排列的不同的η点和f点，从其各自的最佳对置电极电位Vcom, opt (n)、Vcom, opt (f)至对置电极电位Vcom的迁移所对应的闪烁率的关系。这里的闪烁率是指测定点处30Hz的光强度在全透过光强度中所占比例。30Hz的光是最容易被人类作为闪烁而察觉的频率。图4 (B)模式性地表示了在扫描信号线的供电电极侧到相反侧的像素位置中，像素电极电位Vp和对置电极电位Vcom因过充电效应而变化的情况。
[0047]图4 (A冲η点对应的实线表示离扫描信号线的供电电极较近的区域，f点对应的虚线表示离供电电极较远的区域。各个点的闪烁率对应于各个点的对置电极电位Vcom有一个最小值，在此基础上不管对置电极电位Vcom上升还是下降，闪烁率都增大。闪烁率最小时的对置电极电位Vcom是该点的最佳对置电极电位Vcom, opt,外加了最佳对置电极电位Vcom, opt的各点,其对置电极电位Vcom和像素电极电位Vp的差，即正极性和负极性的液晶层外加电压相等。
[0048]如前所述，过充电效应使正极性和负极性的液晶层外加电压的有效穿通电压一起降低，因此如图4 (B)所示，正极性和负极性的像素电极电位Vp随着离扫描信号线的供电电极越远而上升，最佳对置电极电位Vcom，opt也是随着离扫描信号线的供电电极越远而上升。因此将对置电极电位Vcom设为一定的值时，如图4 (A)所示，就算某一点的对置电极电位Vcom是最佳对置电极电位Vcom, opt,但是其他点则从最佳对置电极电位Vcom, opt迁移，因此闪烁率增大。
[0049]所以，为了降低画面整体的闪烁率，如图4 (B)所示，对存在于η点和f点这两点的最佳对置电极电位Vcom, opt (n)、Vcom, opt (f )的中间的c点设定对置电极电位Vcom,但是这时的对置电极电位Vcom对于η点和f点的任一点来说都不是最佳对置电极电位Vcom，opt，因此无法完全消除闪烁。因此，对于无法完全消除的闪烁，需要将其抑制在容许极限以内。
[0050]闪烁是由正极性和负极性的液晶取向的不同而引起的，因此由最佳对置电极电位Vcom, opt的偏差所对应的闪烁率，其对粘性和介电常数异方性等液晶的物性、以及影响液晶层电场强度的液晶层厚度等跟响应速度有关的参数有依存性。但是实际上各面板厂商的液晶显示装置都具有相同的高速响应化和低电压驱动化等目标特性，因此结果是如果显示模式和驱动方法等基本规格都相同的话，相对于液晶材料的差别这些参数的差别也很小。
[0051]S卩，由最佳对置电极电位Vcom, opt的偏差所对应的闪烁率的变化的比例，在显示模式和驱动方法相同的情况下跟液晶种类无关，基本是一定的。因此，上述无法完全消除的闪烁的视认性跟以下所述的最佳对置电极电位Vcom，opt的面内差异，即最佳对置电极电位差δ Vcom, opt之间有很强的相关性。如图4(B)所示,对置电极电位Vcom的最佳对置电极电位Vcom，opt的偏差，在η点和f点最大，随着像素位置接近中央而变小。所以，可以将相当于离扫描信号线的供电电极最近的像素和最远的像素的最佳对置电极电位Vcom，opt的差，即最佳对置电极电位差δ Vcom, opt作为过充电效应的指标。
[0052]于是，最佳对置电极电位差δ Vcom, opt由下式定义。
[0053]δVcom, opt=Vcom, opt(far)-Vcom, opt(near)
[0054]这里，Vcom，opt (near)表示离扫描信号线的供电电极最近的像素的最佳对置电极电位，Vcom, opt (far)表示最远的像素的最佳对置电极电位。
[0055]如上所述的过充电效应会导致由液晶层外加电压的面内不均匀性所引起的显示质量下降。因此，有必要抑制过充电效应，提出了各种各样的方法。其中之一是如图3所示，有一种方法是将显示信号线电位Vsig的变化时刻延迟至扫描信号线电位Vg从ON状态的栅电位Vgh切换到OFF状态的栅电位Vgl的时刻之后，这种方法已经应用在很多的液晶显示装置中。比如专利文献3中，针对扫描信号线的电位的变化时刻和显示信号线的电位的变化时刻的设定方法给出了实施例。
[0056]即，连接该扫描信号线Ila的TFT15a变成OFF状态之前，显示信号线13a的电位沿着连接下一段扫描信号线Ilb的负载电容的充电发生变化的时候，过充电期间TFT的漏电极电位Vd从该像素对应的电位变化至下一段像素对应的电位。结果，该像素的像素电极电位从规定值发生了较大的迁移。为了抑制上述情况，需要等待连接该扫描信号线的TFT完全变成OFF状态并改变显示信号线的电位。这个等待时间一般会设定成大致跟扫描信号线的时间常数差不多。
[0057]这个方式是通过在过充电期间TFT动作点的设定来抑制过充电效应的。过充电跟过充电电流的流动难易、即半导体层的电场效应迁移率有依存性，因此对于电场效应迁移率较小的无定形硅来说即使仅用上述方法，对过充电也有足够的抑制效果，但是电场效应迁移率增大时仅用上述方法有可能无法取得对过充电足够的抑制效果。但是，针对过充电效应和电场效应迁移率之间关系的详细研究结果的报告至今还没有。[0058]因此，本发明的
【发明者】利用在长年的液晶显示装置的开发中使用并不断改良的模拟器，进行以最佳对置电极电位差δ Vcom, opt作为过充电效应的指标的模拟。所得结果中，过充电效应和电场效应迁移率之间的关系如图5所示。图5是在使用了作为半导体层的无定形硅的26英寸Full-HD、帧频120Hz、TN模式的液晶显示装置中，电场效应迁移率在O~50cm2/Vs的范围内求得的结果。
[0059]相对于一般最佳对置电极电位差δ Vcom, opt的容许极限为0.2V左右，图5中电场效应迁移率的增大已经使最佳对置电极电位差SVc0m，0pt远远超过了 0.2V。即，为了在电场效应迁移率增大时降低最佳对置电极电位差δ Vcom, opt，必须在设计和制造工艺中导入对策。
[0060]另外，液晶显示装置是通过电场来控制具有介电常数异方性的液晶分子的取向状态的，因此相对于外加到液晶层17a的电压，液晶电容Clc会不同，穿通电压AVp也根据液晶层外加电压而不同。另外，闪烁和烧坏等的视认性也同样根据液晶层外加电压而不同。液晶层外加电压的变化对应的亮度变化，在最大亮度50%的亮度时的50%液晶层外加电压V50附近最大，因此过充电产生的液晶层外加电压的面内不均匀性所引起的过充电效应的各种现象的视认性也在这附近的液晶层外加电压处增强。
[0061]因此，过充电效应的解析在50%液晶层外加电压V50时进行，将50%液晶层外加电压V50的穿通电压Λ Vp特别表示为50%穿通电压AVp，v50。此外本发明中，过充电效应的解析不需要限定在最大亮度50%的亮度时的液晶层外加电压，可以根据过充电效应的视认性的影响来选择其他比例的液晶层外加电压。
[0062]闪烁的视认性较高的显示状态为画面整体显示同一中间调的时候，因此对穿通电压AVp可以只考虑50%穿通电压AVp，v50。但是，烧坏是由上述正极性和负极性的液晶层外加电压的差所产生的，该电压差是有效穿通电压的面内不均匀性所导致的，因此就算是过充电效应微弱到可以无视的情况下，不同灰度区域混在一起的显示状态下，穿通电压Δ Vp随着灰度而变化，导致液晶层的有效外加电压中产生直流电压成分。
[0063]因此，作为灰度引起的不同，即液晶层外加电压的不同所对应的直流电压成分的不同的抑制条件，一直以来使用的方法是将式(I)的负载电容Cload最小时的最大穿通电压AVp, max,和最大穿通电压Δ Vp, max和负载电容Cload最大时的最小穿通电压AVp, min的差，即最大穿通电压差d ( Δ Vp)max= Δ Vp, max-Δ Vp, min,设定在基准值以下。
[0064]另外，液晶电容Clc也因外加电压而不同，液晶电容Clc的最大值和最小值分别表示为Clc，max,Clc, min, 50%液晶层外加电压V50对应的液晶电容Clc表示为50%液晶电容Clc, v50,那么其各自对应的负载电容Cload也可以表示为最大负载电容Cload, max、最小负载电容Cload, min>50%负载电容Cload, v50。
[0065]这里，最佳对置电极电位差δ Vcom, opt的解析中，将正极性像素电极电位Vp+和负极性像素电极电位Vp-的算出时刻作为从选择期间终了时刻开始到选择期间的3倍的时间所经过的时刻。这是后述的穿通补偿驱动时TFT刚刚完全变成OFF状态后的时刻，通过算出这个时刻的像素电极电位，可以无视TFT的OFF状态时的泄漏电流的影响，所以可以明确地进行过充电效应的解析。
[0066]参照以下附图对无定形硅(a-Si)所对应的现有的像素设计的方法进行说明。本对比例的设备模型的概要如下所述。像素精细度Full-HD (扫描信号线数1080条)，像素尺寸100 μ mX 300 μ m,扫描信号线选择期间7.55 μ s,栅绝缘膜的相对介电常数和膜厚分别为
7.4、30001,液晶工作模式为TN，最大液晶电容Clc，max为0.365pF，最小液晶电容Clc，min为 0.177pF, 50% 液晶电容 Clc, v50 为 0.271pF。
[0067]另外，TFT形状如图6所示，对于无定形硅，制作为一般使用的U字型，沟道长L设想一个最小加工尺寸并设为4 μ m。上述设备模型的设定项目，对于本说明书所记载的全部现有方法、以及后述的本发明的实施例来说都是共通的。其他的个别设定项目以及参数则单独标明。
[0068]液晶显示装置的像素设计由2个要素构成:决定TFT的负载电容Cload对应的TFT尺寸，以及，抑制配置在像素电极周围的扫描信号线以及显示信号线和像素电极之间形成的寄生电容所产生的耦合。作为第3个要素，还有基于TFT的泄漏电流和液晶层中的不纯物离子所对应的负载电容Cload的电荷保持能力设定条件的负载电容设定，但这跟本发明的过充电是相互独立的，因此在此不进行说明。
[0069]显示信号线和像素电极19a之间的耦合，可以通过将辅助电容电极配置在两者之间所产生的屏蔽效应来充分减少。但是，为了减少显示信号线和像素电极之间的耦合，必要的辅助电容大小通常约为0.1pF以上。
[0070]对此，像素电极19a和扫描信号线之间的耦合，特别是和该扫描信号线Ila之间的耦合所产生的像素电极电位Vp的变化，主要是在连接有像素电极19a的TFT15a的源电极和栅电极的交叉区域上形成的寄生电容Cgs所产生的，即上述的穿通电压AVp。S卩，耦合电容的主体是TFT的寄生电容Cgs，因此无法利用屏蔽效应来减少耦合，结果其就在所有的耦合中起支配作用。
[0071]降低穿通电压AVp的方法为降低式(I)的寄生电容Cgs或增大负载电容Cload，或者减少扫描信号线电位变化量Mg。TFT15a的沟道宽W和沟道长L，以及ON状态的栅电极电位Vgh是通过确保用于对负载电容Cload充电的电流量来决定的，W/L以及ON状态的栅电极电位Vgh互相成相反的关系。
[0072]但是，ON状态的栅电极电位Vgh很容易受到扫描信号线的驱动IC的输出偏差等的影响，因此不建议根据ON状态的栅电极电位Vgh来微调电流量，而是需要将必要的ON状态的栅电极电位Vgh的值设定为一个附加有一定余量的值。因此，一般是根据ON状态的栅电极电位Vgh大致决定电流值后，再根据沟道宽W来进行微调。为了增大W/L，最好是将沟道长L设定得尽可能小，一般都是设定为工艺上的最小加工尺寸，因此在设计上为固定值。OFF状态的栅电极电位Vgl是通过降低TFT15a的阈值电压Vth和TFT15a的泄漏电流的影响来决定的工艺参数，设计上可以看作是固定值。
[0073]另外，构成负载电容Cload的液晶电容Clc根据像素尺寸大致决定，因此负载电容Cload的支配性参数是辅助电容Cs。因此，决定穿通电压AVp的值的重要参数是作为沟道宽W的函数的寄生电容Cgs、以及作为辅助电容Cs的函数的负载电容Cload。因此，沟道宽W和负载电容Cload满足跟穿通电压AVp有关的限制条件，并且可以通过互相修正数值使其收敛来决定。
[0074]非补偿驱动
[0075]作为现有的像素设计方法，针对TFT15a的岛状半导体中使用了无定形硅的情况，以下参照附图进行说明。这种情况的个别参数为，扫描信号线时间常数Tg=2.5y s，阈值电压Vth=L 5V，ON状态的栅电极电位Vgh=20V，OFF状态的栅电极电位Vgl=_6V，电场效应迁移率 μ eff=0.5cm2/Vs0
[0076]图6是作为无定形硅TFT被广泛使用的TFT形状，其特征是拼合偏差(合4 X > )所产生的寄生电容Cgs变化率很小。这种情况下，可以将沟道宽W定义为岛状半导体57上的源电极51的边缘(- '7千')长度。另外，因为沟道形状为U字型，因此沟道宽W存在一个最小值Wmin-u。这是因为，U字的直线部较短仅形成圆弧部的情况下，拼合偏差所产生的寄生电容Cgs变化率急剧增大。将U字型电极作为漏电极53、内侧的直线电极作为源电极51，沟道长L=4 μ m的话，源电极宽度=4 μ m时的沟道宽W的最小值Wmin-u为14.3 μ m。
[0077]图6中栅电极55的端部和岛状半导体57的端部的距离设定为跟相当于3 σ的拼合偏差下互相靠近时一致，因为半导体层相对于栅电极层成行排列，岛状半导体57和栅电极55是直接拼合的关系，所以栅电极55的端部和岛状半导体57的端部的距离设定为相当于3σ的直接拼合精度Sd。同样，岛状半导体57的端部和漏电极53的顶端的距离设定为跟相当于3 σ的拼合偏差下互相靠近时一致，因为半导体层和源漏电极层共同相对于栅电极层成行排列，岛状半导体57和漏电极53是相互间接拼合的关系，所以岛状半导体57的端部和漏电极53的端部的距离设定为相当于3 σ的间接拼合精度δ i。
[0078]本说明书中，对比例的说明和本发明的实施例中，将相当于3σ的直接拼合精度Sd和间接拼合精度Si分别作为共通事项设定为3 μ m和4μπι。这个值如后所述是液晶事业初期的工艺精度的数值。但是，即使是拼合精度提高了的今天，栅电极端和半导体层端间距离以及半导体层端和漏电极的顶端间距离中，应该要确保较大的对拼合偏差的余量，因此经常将这些距离跟液晶事业初期的一样设定为3 μ m和4 μ m，这时会具有相当于4 O和5σ的拼合偏差的余量。
[0079]图6中在由虚线59围成的区域中形成的寄生电容Cgs区域可以定义为，从被岛状半导体57上的源电极51和漏电极53夹在中间的沟道区域的中央到靠近源电极51的区域，以及源电极51和栅电极55的交叉区`域的和。另外，拼合偏差产生的寄生电容Cgs的变化可以看作岛状半导体57上的区域无变化，而仅是源电极51和栅电极55的交叉面积的变化。
[0080]因此，寄生电容Cgs由沟道宽W、沟道长L、TFT形状和拼合精度、以及单位面积电容所决定。源电极51的宽度Ws可以设为工艺上的最小加工尺寸，因此寄生电容Cgs的设计参数只有沟道宽W，其他都是工艺参数因此在设计上为固定值。
[0081]综上所述，在液晶显示装置的设计中，沟道宽W所对应的可充电的最大负载电容Cload, max的存在区域、和将沟道宽W所对应的穿通电压AVp降低至基准值以下的最低限度必要的最大负载电容Cload，max的存在区域、这两者的共通集合区域为像素的候补区域。该候补区域中辅助电容Cs最小时开口率最大，成为最佳像素。
[0082]特别是对现有的无定形娃,对于穿通电压AVp,将负载电容Cload最小时的最大穿通电压AVp, max,和最大穿通电压Δ Vp, max及负载电容Cload最大时的最小穿通电压八￥?，11^11之间的差，即最大穿通电压差(1(八仆)1^1降低至基准值以下是一直以来的限制条件。该状态如图7所示。这里，作为对穿通电压AVp的限制条件，将一直以来使用的最大穿通电压Λ Vp，max和最大穿通电压差d(AVp)max的上限值分别设为1.7V、0.35V。
[0083]图7中，W-Cload的图表示沟道宽W所对应的可充电的最大电容，即W-Cload特性，沟道宽W所对应的最大负载电容Cload, max设定在该W-Cload的图的下侧。W- Δ Vp, max的图表示了沟道宽W所对应的最大穿通电压Λ Vp，max为上限值时的最大负载电容Cload, max,为了使最大穿通电压AVp, max不超过其上限值,需要将式(I)的最大负载电容Cload, max设定在此图的上侧。W_d( Δ Vp)max的图表示了沟道宽W所对应的最大穿通电压差d( AVp)max为上限值时的最大负载电容Cload, max,为了使最大穿通电压差d( AVp)max不超过其上限值，需要将最大负载电容Cload，max设定在此图的上侧。
[0084]即，为了使其各自降低至基准值以下，将最大负载电容Cload, max设定在WCload的图的下侧，而且在W_d (AVp) max的图和W-Δ Vp, max的图的上侧。图7中，W_d ( Δ Vp) max的图位于W-AVp, max的图的上侧，因此位于W-Cload的图的下侧区域且位于W_d ( Δ Vp) max的图的上侧区域为像素的候补区域。在没有其他条件时，该像素候补区域中开口率最大，即由遮光性的电极构成的辅助电容最小的点为最佳像素。因此，W-Cload的图和W-d(AVp)max的图相对于W均呈单调递增，两图的交点X为最佳像素。
[0085]图8是对于图7中W-Cload的图和W_d ( Δ Vp) max的图的交点X的状态，对50%穿通电压AVp，v50为设计值时的设计50%穿通电压Λ Vp，v50typ,以及寄生电容Cgs因拼合偏差而变化时50%穿通电压Λ Vp, ν50相对于设计50%穿通电压Λ Vp, v50typ以±0.5V变化时的最佳对置电极电位差S Vcom, opt进行模拟而得到的结果。
[0086]图7中W-d ( Λ Vp) max的图和W-Cload的图的交点X的状态为W=37.3 μ m、Cload, max=0.802pF，换算的话是AVp, v50=l.29V ?将最佳对置电极电位差δ Vcom, opt的上限值设为I +=0.2V，下限值设为ξ -= — 0.2V的话，图8中ξ +和ξ -的50%穿通电压AVp, ν50分别为1.13V和1.71V。由此，50%穿通电压Λ Vp，v50相对于设计值的容许变化量为，在AVp，v50增大时和减少时分别为δ ( Δ Vp, v50) +=1.71 - 1.29=0.42V,δ (AVp, ν50) -=1.29 — 1.13=0.16V。
[0087]50%穿通电压AVp，v50的变化方向上如果无偏斜的话由δ (AVp，v50)+和δ (AVp，v50)_中较小的一方来决定，这时δ (AVp，v50)-=0.16V决定像素。穿通电压AVp的变化全部由寄生电容Cgs的变化引起时，该变化的容许极限δ Cgs根据式(I)相当于4.49fF。该寄生电容Cgs的变化仅由拼合偏差所引起时，该拼合偏差量的容许极限使用单位面积电容来算出的话相当于5.14 μ m0
[0088]这里，寄生电容Cgs的变化面积相当于源电极51的宽度Ws上直接拼合偏差量Sd和间接拼合偏差量Si的合成长度的变化，这些拼合偏差的发生频率为正态分布时，该合成拼合偏差量3也表示为501^(6(1~2+3 1~2)。这里SQRT ()表示括号内的平方根，Α~2表示A的乘幂。液晶事业初期的拼合精度是3 σ下δ(1=3μηι、δ?=4μηι,这时的SdiS5 μ mo近年的拼合精度得到了提高，3 σ下δ d=2 μ m、δ i=3 μ m, δ di为5.14 μ m的偏差相当于4.3 σ。
[0089]即，液晶事业初期的工艺精度下，寄生电容Cgs的光刻胶的拼合偏差量会超过
5.14 μ m是在3 σ以上的情况下，在今天的工艺精度下相当于4.3σ，因此对成品率的影响很小，可以无视。因此，电场效应迁移率为0.5cm2/Vs的a-Si的情况下，就算设计时不考虑最佳对置电极电位差S Vcom, opt,以今天的工艺精度所提供的拼合偏差量制造的话最佳对置电极电位差δ Vcom, opt也能自动地控制在容许限度以内。
[0090]与此相对， 对于电场效应迁移率为10cm2/Vs的透明无定形氧化物半导体(TA0S),对其使用现有的设计方法的情况，以下参照附图进行说明。这里的个别参数为，扫描信号线时间常数Tg=2.5μ s，阈值电压Vth=OV，ON状态的栅电极电位Vgh=15V，0FF状态的栅电极电位Vgl=_2V，电场效应迁移率μ eff=10cm2/Vs。
[0091]图9表示了 TAOS中对沟道宽W和可充电的最大电容的关系(W-Cload特性)、沟道宽W和最大穿通电压AVp, max的关系(W_AVp, max特性)以及和最大穿通电压差d( Δ Vp)max的关系(W-d(AVp)max特性)进行模拟所求得的结果。图9中，当给出跟无定形硅的情况下一样的关于最大穿通电压AVp，max和最大穿通电压差d(AVp)max的限制条件时,对于满足 Δ Vp, max = 1.7V 和 d ( Δ Vp)max = 0.35V 时的最大负载电容 Cload, max, ff-Cload的图中即使将沟道宽W设定为U字型TFT的最小值Wmin-u也可以写入。在未给出其他限制条件的情况下，最佳的像素候补存在于W-AVp, max的图上方的W_d ( Δ Vp)max的图上且沟道宽W的最小值Wmin-u的点上。这种状态的像素为W=14.3 μ m、Cload，max=0.477pF，换算的话是 AVp, v50=0.67V。
[0092]图10是对于从图9中求得的最佳像素候补，对50%穿通电压Λ Vp, ν50为设计值时的设计50%穿通电压Λ Vp, v50typ,以及寄生电容Cgs因拼合偏差等而变化时50%穿通电压AVp, v50相对于设计50%穿通电压Λ Vp, v50typ以±0.5V变化时的最佳对置电极电位差SVc0m，0pt进行模拟而得到的结果。
[0093]图10中，ξ +=0.2V、ξ -= - 0.2V, 50%穿通电压AVp, v50为容许变化极限的情况是50%穿通电压AVp, v50减少时，δ (AVp，v50)_=0.0236V。对应的寄生电容Cgs的容许变化量的极限值为相当于0.531fF。该寄生电容Cgs的变化全部是由光刻胶的拼合偏差产生的情况下的偏差量容许值相当于0.608 μ m。
[0094]该偏差量的容许极限，在今天的拼合精度下即使相当于3 σ的直接拼合偏差量δ d和间接拼合偏差量δ i分别为2 μ m和3 μ m时，仅相当于0.506 σ，在量产线中将拼合精度管理在0.506 σ以下在现实中是不可能的。因此，对于电场效应迁移率为10cm2/Vs的TA0S，为了设计液晶显示装置时将最佳对置电极电位差δ Vcom, opt控制在容许极限值以下，除了将最大穿通电压AVp, max和最大穿通电压差d( AVp) max控制在基准值以下以外，还需要导入新的限制条件。
[0095]此外，以上的说明中将最佳对置电极电位差SVc0m，0pt的容许极限值设为ξ+=0.2ν、ξ-=-0.2V，这个值是实际应用中的值的一个例子。实际上最佳对置电极电位差δ Vcom, opt的容许极限值是由制品规格决定的值，对每个制品都是不同的。但是，电场效应迁移率增大时，最佳对置电极电位差SVc0m，0pt的容许极限值就算比例子所示的值要大，在现在的工艺精度下能够制造的偏差量的范围内将最佳对置电极电位差δ Vcom, opt控制在容许值内的液晶显示装置的设计依旧是很困难的。
[0096]补偿驱动
[0097]如前所述，过充电电流是通过穿通电压Λ Vp作为TFT的源漏间电压Vds起作用所产生的，因此过充电效应十分依存于穿通电压AVp。因此，将穿通电压AVp降低可以有效减少过充电效应。作为该手段的其中一种，列举出穿通补偿驱动。原来的穿通补偿驱动是通过驱动使穿通电压AVp降低从而降低辅助电容Cs，增大开口率。
[0098]穿通补偿驱动已经提出过很多种方法并实用化，基本上是利用辅助电容Cs的耦合来对穿通所导致的像素电极电位Vp的降低进行补偿，在充分降低有效的穿通电压AVp这一点上是完全相同的。即，借助寄生电容Cgs的扫描信号线电位Vg的变化所导致的像素电极电位Vp的变化量，跟借助辅助电容Cs的辅助电容电极的电位变化所导致的像素电极电位Vp的变化量相等时，像素电极电位Vp的变化相互抵销，这就是穿通补偿驱动的原理。
[0099]于是，作为穿通补偿条件，下式成立。
[0100](Cgs/Cload) AVg= (Cs/Cload) Δ Vcs...(2)
[0101]这里，AVcs是辅助电容电极的电位变化量。这个关系式在辅助电容Cs形成于像素电极的延伸部和前段像素的扫描信号线的交叉区域、即Cs on Gate结构的情况下也成立。这种情况下，扫描信号线电位Vg从TFT为ON状态的栅电极电位Vgh降低至OFF状态的栅电极电位Vgl之前，降低至比Vgl更低的第3的电位Vgc。即，该扫描信号线的电位从ON状态的栅电极电位Vgh切换至OFF状态的栅电极电位Vgl时，前段扫描信号线的电位从Vgc 切换至 Vgl。这时，Δ Vcs=Vgl-Vgc0
[0102]作为对应穿通补偿驱动的现有例子，以下参照附图对无定形硅中使用了 Cs onGate的情况进行说明。这种情况的个别参数为，扫描信号线时间常数Tg=2.5y s，阈值电压Vth=L 5V，ON状态的栅电极电位Vgh=20V，OFF状态的栅电极电位Vgl=_6V，电场效应迁移率μ eff=0.5cm2/Vs。沟道宽W跟在无定形硅中适用穿通非补偿驱动的情况下一样，为37.3 μ m0
[0103]穿通补偿驱动对TFT为ON状态的期间里负载电容Cload的充电的影响较小，这里即使忽略也无妨。因此，这时的W-Cload特性和W- Δ Vp, max特性以及W_d ( Δ Vp) max特性跟图7—样。
[0104]图11是对无定形硅中通过Cs on Gate进行了穿通补偿驱动的情况下的现有方法中的50%穿通电压ΔΥρ, ν50和最佳对置电极电位差δ Vcom, opt的关系进行模拟所得的结果。L是表示50%穿通电压Δ Vp, v50的设计值、即设计50%穿通电压AVp，v50typ所对应的最佳对置电极电位差δ Vcom, opt,即设计最佳对置电极电位差δ Vcom, typ的关系的图，M(OV)?M(2V)是表示OV?2V的各设计50%穿通电压AVp, v50typ中50%穿通电压Δ Vp, v50的变化所对应的最佳对置电极电位差δ Vcom, opt的变化的关系的图。
[0105]随着设计50%穿通电压Δ Vp, v50typ的增加，L所示的设计最佳对置电极电位差SVC0m，typ缓慢增大，在大约2V时与横轴相交。这时，50%穿通电压AVp，v50增大和减少时各自的容许变化量S (AVp，v50) +和δ (AVp，v50)-相等，容许变化量为最大。具体来说，AVp, v50typ=2.12V 时 δ (AVp, ν50)+ = δ ( Λ Vp, v50) - = 0.150V，这个状态下，AVp, v50的变化全部是由Cgs的变化引起时的容许Cgs变化量δ Cgs为2.49fF。该Cgs变化全部是由拼合偏差引起时的容许拼合偏差量，相当于3 σ的直接拼合精度Sd和间接拼合精度δ i分别为2 μ m和3 μ m时,相当于2.37 σ。这时的最大负载电容Cload, max为
0.526pF，跟穿通非补偿驱动时相比辅助电容Cs可以降低0.276pF，光是这部分就可以使开口率增大。
[0106]这里未进行详细说明，在实际的设计中穿通补偿驱动的情况下，穿通电压的设计是不加限制条件地进行的，基于式(I)求得设计50%穿通电压AVp，v50typ的话通常大约为2V?2.5V。在制造工程中将拼合精度管理在2.37 σ或以下虽然并非不可能但是会有困难，因此实际中是通过制造设备的改造来提高拼合精度等来对应的。即，即使花费了上述劳力，依然需要穿通补偿驱动情况下的穿通电压限制条件缓和所带来的辅助电容降低而实现的开口率增大。在实施了上述对应的制造工程中，现有的无定形硅的穿通补偿驱动的情况下，就算不考虑跟穿通电压有关的限制条件，从结果上看最佳对置电极电位差SVc0m，0pt也能控制在容许范围内。
[0107]另外，不管是否实施穿通补偿驱动，穿通影响的过充电产生的理由是，式(2)的穿通补偿条件是使穿通补偿过程在终了时刻的电位一致，与此相对，实际上是扫描信号线电位和补偿驱动的像素电极电位之间的电位的时间变化率不一致而产生的电位差，从而产生过充电电流。
[0108]S卩，扫描信号线和辅助电容线的时间常数的设定方法完全不同，特别是关于电容的设定，一般由于两者的绝缘膜构成不同所以单位面积电容也不同，另外扫描信号线的情况下只有时间常数的值是重要的，与此相对，辅助电容线的情况下除时间常数以外为了还具有降低耦合等机能，要通过对电容值严密计算来决定。这样，一般由于扫描信号线和辅助电容线的时间常数差别较大，特别是扫描信号线的选择期间刚终了后的过充电期间初期，扫描信号线的电位变化所导致的像素电极电位变化量和辅助电容线的电位变化所导致的像素电极电位变化量并不相互抵销。由此产生的像素电极电位的变化量为源漏间电压Vds，过充电电流产生。
[0109]或者Cs on Gate的情况下，像素电极从该扫描信号线接受的电位变化的过程分为2个阶段，第一阶段是选择期间刚终了后扫描信号线的电位从ON状态的栅电极电位Vgh切换至比OFF状态的栅电极电位Vgl更低的第3的电位Vgc的变化，第二阶段是从第3的电位Vgc切换至OFF状态的栅电极电位Vgl的变化。对应的从前段扫描信号线接受的电位变化的过程仅是从第3的电位Vgc切换至OFF状态的栅电极电位Vgl的变化的一次。因此，存在一个从该扫描信号线接受的像素电极电位变化量和从前段扫描信号线接受的像素电极电位变化量不互相抵销的期间，因为该期间中产生了过充电电流。
[0110]对以上进行概括的话，在电场效应迁移率为0.5cm2/Vs左右的现有的无定形硅的液晶显示装置的设计中，过充电效应的影响较小，因此就算不给出由过充电效应引起的、作为闪烁的指标的最佳对置电极电位差S Vcom，opt相关的限制条件，最佳对置电极电位差SVcom，opt也能自然落在容许范围内。但是，电场效应迁移率增大的话过充电效应也增大，因此电场效应迁移率为10cm2/Vs的TAOS的情况下，为了将最佳对置电极电位差δ Vcom, opt降低至容许范围内，在设计时需要导入新的限制条件。
[0111]本发明是鉴于以上的点所作出的，本发明的目的是提供一种高显示质量的有源矩阵型显示装置。进一步本发明的目的是，对具有电场效应迁移率范围为Icm2/Vs到70cm2/Vs的晶体管的有源矩阵型显示装置，提高其显示质量。进一步本发明的目的是，提供这种有源矩阵型显示装置的制造方法。
[0112]用于解决课题的手段
[0113]本发明中，在随电场效应迁移率的增大而增大的过充电效应引起的闪烁或者画面亮度均匀性降低的指标中，采用扫描信号线方向上的对置电极电位Vcom的面内差异、即对置电极电位差S Vcom，提供用于将闪烁或者画面亮度均匀性降低控制在容许范围内的新的设计上的限制条件，实现高质量的有源矩阵型显示装置。
[0114]本发明也提供一种方法，可以抑制当电场效应迁移率超过Icm2/Vs后影响更为显著的过充电效应所引起的显示质量降低。显示质量中受过充电效应影响的为亮度梯度、烧坏等跟最佳对置电极电位Vcom，opt的面内分布有关的参数。特别地，注目于视认性较高的闪烁，将最佳对置电极电位Vcom，opt的扫描线方向的面内差异、即最佳对置电极电位差δ Vcom, opt作为指标,提供抑制闪烁或者画面亮度均匀性降低的新的设计条件。进一步本发明提供了，半导体层的电场效应迁移率为Icm2/Vs以上时，决定ON状态的栅电极电位Vgh、OFF状态的栅电极电位Vgl、负载电容Cload、以及栅源间电容Cgs等的工艺控制参数的值，并能将最佳对置电极电位差δ Vcom, opt控制在容许变化范围内的关系式。
[0115]具体地，最佳对置电极电位差δ Vcom, opt能表示为最大亮度n%的亮度的中间调时的n%穿通电压Λ Vp, vn的一次函数，以及将制造工艺的影响所产生的寄生电容Cgs等的变化所导致的n%穿通电压AVp, vn的变化所对应的最佳对置电极电位差δ Vcom, opt的变化作为11%穿通电压AVp，vn的函数来规定。进一步，对于工艺水平来说，为了不超过最佳对置电极电位差δ Vcom, opt的容许极限值ξ ,将η%穿通电压Δ Vp, vn的设计值需要满足的条件，通过之前规定的关系式来导出。
[0116]图24是扫描信号线时间常数τ g=2.5μ S、阈值电压Vth=0V、ON状态的栅电极电位Vgh=15V、OFF状态的栅电极电位Vgl=_6V、设计50%穿通电压AVp, v50typ=l.5V时,将关系式，以及通过模拟将设计最佳对置电极电位差SVCom，typ在电场效应迁移率μ eff为O~100cm2/Vs的范围内求得的结果进行比较的图。模拟结果中，随着电场效应迁移率μ eff的增大，设计最佳对置电极电位差δ Vcom, typ单调递增，但是根据关系式算出的值，在电场效应迁移率μ eff > 50cm2/Vs的区域里设计最佳对置电极电位差δ Vcom, typ是减小的。过充电是过充电电流引起的现象，电流流动的难易度、即电场效应迁移率越大过充电电流也越大，因此根据关系式算出来的值的减少暗示着超过了适用极限。
[0117]另外，电场效应迁移率μ eff在约为2cm2/Vs以下时曲线的斜率非常大的区域里，模拟结果没有得到平稳的曲线，发生了倾斜，这对于模拟来说是关键区域。其原因是，对于电场效应迁移率μ eff的变化，设计最佳对置电极电位差δ Vcom, typ的变化很灵敏，因此认为是起因于在数值分析中的收敛性较低。对此，根据关系式所算出的值虽然是平稳的曲线，将关系式导出时对模拟结果使用插值公式(内揷式)来拟合(fitting)，因此认为起因于模拟的收敛性的曲线形状的倾斜是平均化所导致的，电场效应迁移率μ eff在约为2cm2/Vs以下的区域中，由关系式算出的值比模拟结果更有可靠性。
[0118]图25是表示从关系式算出的值减去模拟值后的值△的图。为了将从关系式算出的值和模拟值看作是几乎一致，两者的差的容许极限假定为20mV，那么根据图25，在约为
1.5~70cm2/Vs的区域中，电场效应迁移率μ eff在容许极限以下。这里，误差20mV是，作为将显示信号线的时间常数所导致的画面的上端和下端的亮度差换算成液晶层外加电压的差时的容许极限而使用的值，图25不是比较相邻像素的外加电压差的结果，而是模拟值和由关系式算出的值的比较，因此作为无显著性差异的极限值，使用20mV。
[0119]另外，如果考虑电场效应迁移率μ eff在约为2cm2/Vs以下的区域所对应的模拟中收敛性较低，实际上可看作几乎一致的区域的下限要低于1.5cm2/Vs,至少到Icm2/Vs附近也可以看作几乎一致。
[0120]根据以上，关系式的适用范围是电场效应迁移率约为Icm2/Vs~70cm2/Vs的范围，优选1.5cm2/Vs~50cm2/Vs的范围。另外，η的范围约为15-70，也就是说可适用于15%到70%亮度的中间调显示。进一步，将η设为50时，一般来说电压变化对应的透过率变化的比例最大，因此最好是将最佳对置电极电位差δ Vcom, opt表示为50%穿通电压AVp, v50的一次函数。
[0121]另外，对于闪烁，并非只是显示画面的大范围内的亮度忽亮忽灭的变化，也是半径为数_大小的微小区域的亮度的轻微振动在整个显示画面的大范围内随机分布。相邻的微小闪烁区域的亮度差，由于微小区域而且亮度不稳定，实测是很困难的，主观评价的话是相当于256灰度的1-3灰度左右或者以上。这种情况下，多数时候都不会被认为是所谓的闪烁，但因为微小的亮度不均匀在显示画面的大范围内分布，会导致显示图像的轮廓不清晰、整体模糊等的画质。这种模式的闪烁也称为局部闪烁。
[0122]其原因推测是由栅绝缘膜的轻微的膜厚分布所引起的最佳对置电极电位Vcom, opt的面内不均匀性所导致的。即，栅绝缘膜等的绝缘性薄膜的膜厚精度一般都管理在设定值的±10%以内。但是，测定膜厚的是配置在像素区域周围的膜厚测定图像，因此并非测定实际的像素区域的膜厚分布。因此，通常认为实际中比管理值小若干％的膜厚不同的区域随机分布在画面整体，对于局部闪烁，此轻微的膜厚不同会产生轻微的穿通电压的分布，使得过充电效应的程度差是可以为肉眼所辨认的现象。
[0123]考虑相邻2个局部闪烁区域的情况下，因为是相互间距离很近且非常狭小的区域，各自区域中的拼合偏差量和配线宽度、液晶层的厚度等的工艺精度所引起的变化项目，除了栅绝缘膜的膜厚以外全部都可以看作是相同的。即，两区域间的区别仅仅是起因于栅绝缘膜的膜厚差的TFT的栅源间寄生电容Cgs。
[0124]这种情况下，两区域间的穿通电压的差所对应的最佳对置电极电位Vcom, opt的差跟本发明的式(4)所表示的直线M的斜率η几乎一致。这是因为，η是栅源间寄生电容Cgs的变化等引起的50%穿通电压AVp，v50的变化所对应的最佳对置电极电位差δ Vcom, opt的变化的比例，拼合偏差所导致的栅源间寄生电容的变化时沟道长W的变化所引起的过充电电流的变化的影响，跟栅源间寄生电容Cgs的变化的影响相比是非常小的。因此，n的绝对值越小相邻局部闪烁程度的差越小，可以提高显示质量。另外，因为是非常狭小的范围内的现象，在两区域间可以看作只有栅源间寄生电容Cgs是不同的，因此对于独立控制每个像素的对置电极电位的情况，也可以通过Π来评价局部闪烁。
[0125]图12是表示50%穿通电压Δ Vp, ν50的设计值、即设计50%穿通电压AVp，v50typ和设计最佳对置电极电位差δ Vcom, typ之间的关系的直线L,以及50%穿通电压AVp, v50从设计50%穿通电压AVp, v50typ变化时的最佳对置电极电位差δ Vcom, opt的变化关系的直线M，以及最佳对置电极电位差δ Vcom, opt的容许范围的上限值ξ +和下限值ξ -之间的关系的概念图。
[0126]本发明的发明人发现了直线L可以通过以下的式(3)来表示。
[0127]L: δ Vcom, typ= ( α.Δ Vp, v50typ + β ) Y...(3)
[0128]这里，需要注意直线L的斜率为正，S卩α.Υ>0。这是穿通电压AVp作为源漏间电压Vds而起作用并产生过充电电流，进而进行过充电所引起的。另外，α、β、Y是可以通过后述的算式求得的系数。
[0129]本发明的发明人发现了直线M可以通过以下的式(4)来表示。
[0130]M: δ Vcom, opt= η ( Δ Vp, ν50 — Δ Vp, v50typ) + δ Vcom, typ...(4)
[0131]这里，需要注意直线M的斜率η〈O。这是由于，50%穿通电压AVp，v50随变化而增大时，像素电极电位Vp的下降量增大，使最佳对置电极电位差δ Vc0m，0pt降低。
[0132]接着，将最佳对置电极电位差δ Vcom, opt的容许上限值和下限值分别表示为ξ +和ξ-，ξ+和ξ-对应的50%穿通电压AVp，v50分别表示为AVp，v50_和AVp，v50+。为了使最佳对置电极电位差δ Vcom, opt的上限值在ξ +以下,只要AVp, v50_的最佳对置电极电位差SVc0m，0pt在ξ +以下即可，所以根据
[0133]η (( Δ Vp, ν50~) — Δ Vp, v50typ) + ( α.Δ Vp, v50typ + β ) Y = ξ +
[0134]能得到
[0135]Δ Vp, v50typ — ( Δ Vp, ν50_) = {( α.Δ Vp, v50typ + β ) Y — (ξ+)}/η。
[0136]同样，为了使最佳对置电极电位差SVc0m，0pt的下限值在ξ-以上，只要AVp, ν50+的最佳对置电极电位差δ Vcom, opt在ξ-以上即可,所以根据
[0137]η (( Δ Vp, ν50+) — Δ Vp, v50typ) + (α.Δ Vp, v50typ + β ) Y = ξ -
[0138]能得至IJ
[0139]( Δ Vp, ν50+) — Δ Vp, v50typ ={(ξ-) — (α.Δ Vp, v50typ + β ) Y } / rI。
[0140]据此，将AVp，v50从AVp, v50typ增大的方向上的容许变化量δ (AVp，v50)+，和AVp，v50从AVp，v50typ减少的方向上的容许变化量δ ( δ Vp，ν50)-分别表示为
[0141]δ (Δ Vp, ν50)+=(Δ Vp, ν50+)-Δ Vp, v50typ>0
[0142]δ ( Δ Vp, ν50) -= Δ Vp, v50typ- ( Δ Vp, ν50~) >0
[0143]可以得到以下的式(5)和式(6)。
[0144]δ ( δ Vp, v50) + = {(ξ-)-(α.Δ Vp, v50typ+ β ) Y } / η...(5)
[0145]δ ( δ Vp, ν50) - = {( α.Δ Vp, v50typ+ β ) Y - ( ξ +)} / η...(6)
[0146]因此，设计时只要满足式(5)和式(6)，就能将过充电效应导致的闪烁控制在容许限度内。
[0147]这里，注目于最大亮度50%的液晶层外加电压的理由是，它是透过率-液晶层外加电压的关系中，电压变化对应的透过率变化的比例最大的区域。即，对于液晶层外加电压的变化，透过率的变化很灵敏，因此由过充电中液晶层外加电压的面内不均匀性所引起的闪烁和烧坏等很容易被肉眼所辨认。但是，随着近年来液晶显示装置的画面亮度的增大，亮度50%也足够明亮，因此对人类的眼睛来说视认性较低，比亮度50%更暗的画面下，有时视认性会高一点。因此，以下参照附图，对将画面亮度设为最大亮度的n%时，求得本发明的式(3)和式(4)成立时的n的范围的例子进行说明。
[0148]图22是对于画面亮度为最大亮度11%的液晶层外加电压Vn对应的SVc0m，0pt，将模拟结果和从式(3)得到的SVcom，opt-Vn特性进行比较的图。个别参数为，扫描信号线时间常数Tg=2.5μ s，阈值电压Vth=0V，0N状态的栅电极电位Vgh=15V，0FF状态的栅电极电位Vgl=_2V,电场效应迁移率μ eff=10cm2/Vs。进一步,显示模式设为液晶层无外加电压的状态下透过率100%即最大亮度的normaly white，亮度100%时的液晶的相对介电常数ε 100设为液晶的相对介电常数-外加电压特性中的最小值3.00，ε 100对应的液晶层外加电压V100作为液晶的阈值电压，液晶层外加电压最大值VO设为6.5V，VO时的亮度作为0%,这时的液晶的相对介电常数ε O设为6.18。
[0149]透过率-液晶层外加电压特性和液晶的相对介电常数-外加电压特性之间互相具有较强的相关性，亮度11%时的液晶的相对介电常数εη通过以ε0和ε 100为基础进行线性插补(線形補間)而求得，通过液晶的相对介电常数-液晶层外加电压特性来求得ε η对应的液晶层外加电压Vn。另外，式(3)中将AVp, v50typ替换为亮度n%的液晶层外加电压Vn的穿通电压的设计值AVp, vntyp后算出δ Vcom, opt,在模拟中也进行同样步骤。
[0150]图22中，对于50%液晶层外加电压V50，从式(3)求得的值跟模拟结果的值并不一致，有大约6mV的差。这表示本发明关系式所具有的精度，其相对于一般的SVc0m，0pt的容许极限值200mV，为3%左右的偏差，在实际应用中不会产生问题，因此可以看作是几乎一致的。分别从式(3)和模拟中求得的SVcom，opt的差，如果容许有IOmV以内的误差，那么在大约15%液晶层外加电压V15?70%液晶层外加电压V70的范围内，即亮度15%?70%的范围内可以看作几乎一致，在这个范围内本发明的式(3)成立。另外，在超过该范围的区域中，式(3)的值也并非跟模拟值相差很大，因此在不要求精度的大致检查时0%液晶层外加电压VO?100%液晶层外加电压VlOO的全范围内式(3)也是可以使用的。
[0151]图23是将与图22同一条件下进行的模拟结果和从本发明的式(4)求得的Il-Vn特性进行比较的图。式(4)中将50%穿通电压Λ Vp，v50和设计50%穿通电压AVp，v50typ分别替换为n%穿通电压AVp, vn和设计n%穿通电压AVp, vntyp后算出Π,在模拟中也进行同样步骤。图23中，液晶层外加电压在10%液晶层外加电压VlO?100%液晶层外加电压VlOO的区域中，即亮度为10%?100%的范围中误差±1%的范围内的模拟结果和本发明的式(4) 一致，在此范围内式(4)成立。根据以上，以下是具体的
【发明内容】
。
[0152]本发明的有源矩阵型的液晶显示装置中，电场效应迁移率在Icm2/Vs以上且70cm2/Vs以下，最佳对置电极电位差SVcom，opt的容许上限值和下限值分别表示为ξ +和ξ-，ξ +和ξ-对应的η%穿通电压AVp，vn分别表示为AVp，vn_和Δνρ,νη+,设计η%穿通电压表示为AVp, vntyp, n%穿通电压Δ Vp, vn从设计n%穿通电压AVp, vntyp增大时和减少时的容许变化极限量分别表示为δ (AVp, vn) +=( AVp, vn+) 一 AVp, vntyp和δ (AVp, vn)-= AVp, vntyp-(AVp, νη_),最佳对置电极电位差δ Vcom, opt的设计值、即设计最佳对置电极电位差δ Vcom, typ表示为式(3),
[0153]δ Vcom, typ= ( α.Δ Vp, vntyp + β ) Y...(3)
[0154]n%穿通电压Λ Vp, vn的变化量对应的最佳对置电极电位差δ Vcom, opt的变化量的比例表示为η，α、β、Y分别是后述的算式求得的系数，其特征在于，δ (AVp，vn) +和δ (AVp, vn)-分别设定为满足式(5)和式(6)。
[0155]δ ( Δ Vp, vn) + = {( ξ -) — ( α.Δ Vp, vntyp + β ) Y } / η...(5)
[0156]δ ( Δ Vp, νη) - = {( α.Δ Vp, vntyp + β ) Y — ( ξ +)} / η...(6)
[0157]进一步，本发明可以将η设定为15?70的范围。进一步，η可以优选为50。η设为50，ξ +和ξ -对应的50%穿通电压Λ Vp, ν50分别表示为Λ Vp, ν50-和Λ Vp, v50+，50%穿通电压Δ Vp, v50从设计50%穿通电压Δ Vp, v50typ增大时和减少时的容许变化极限量分别表示为
[0158]δ ( Δ Vp, v50) += ( Δ Vp, v50+) — AVp，v50typ 和 δ ( Δ Vp, ν50) -= Δ Vp, v50typ-(ΔVp, ν50-)，
[0159]最佳对置电极电位差SVc0m，0pt的设计值、即设计最佳对置电极电位差δ Vcom, typ 表示为式(3A)
[0160]δ Vcom, typ= ( α.Δ Vp, v50typ + β ) Y...(3A)[0161]50%穿通电压Λ Vp, v50的变化量对应的最佳对置电极电位差δ Vcom, opt的变化量的比例表示为Π，α、β、Y分别是后述的算式求得的系数，其特征在于，δ (AVp,v50) +和δ (AVp，v50)-分别设定为满足式(5Α)和式(6Α)。
[0162]
[0163]
【权利要求】
1.一种液晶显示装置，其特征在于:多条扫描信号线和多条显示信号线互相通过绝缘膜配置，在由所述扫描信号线和显示信号线所围成的、配置成矩阵状的各像素区域中，具有:晶体管，其包含有源电极、与所述扫描信号线相连接的栅电极以及与所述显示信号线相连接的漏电极，其半导体层的电场效应迁移率大于等于lcm2/VS并且小于等于70cm2/Vs ；像素电极，其与所述源电极相连接；辅助电容线，其与所述扫描信号线大致平行地配置；第一基板，其含有辅助电容，所述辅助电容通过绝缘膜在所述像素电极、所述像素电极的延伸部和与所述像素电极电气连接的电极中的任意一项和所述辅助电容线之间的交叉区域中，或者和相邻的上段或者下段的所述扫描信号线之间的交叉区域中构成；第二基板，其配置成与该第一基板一起夹住液晶层；对置电极，其夹住所述液晶层、与所述像素电极电气对置并配置于所述第一基板或者第二基板上； 在这样的有源矩阵型的液晶显示装置中， 所述对置电极的电位表示为Vcom，所述晶体管在ON状态和OFF状态下的栅电极电位分别表示为Vgh和Vgl，所述晶体管的栅源间电容和负载电容分别表示为Cgs和Cload，此时的穿通电压AVp表示为式(1A),
ΔVp=(Cgs/Cload)(Vgh — Vgl)...(IA) 画面亮度为最大亮度n%时的液晶层外加电压表示为Vn，此时Vn所对应的穿通电压表示为AVp, vn,该Δ Vp, vn的设计值表示为AVp, vntyp,显示画面上的任意位置上Vn的闪烁最小时的Vcom表示为Vcom, opt,从离所述扫描信号线的供电电极最远的像素的Vcom, opt减去最近的像素的Vcom, opt后的值表示为δ Vcom, opt,该δ Vcom, opt的设计值即δ Vcom, typ表示为式(1B)，其中α、β、gamma分别为系数，
δ Vcom, typ= ( α.Δ Vp, vntyp + β ) Y...(IB) SVcom，opt的容许变化范围的上限值和下限值分别表示为ξ +和ξ_，所述ξ +和ξ-对应的 ΔΥρ,νη 分别表示为 Δ Vp, vn- Δ Vp, vn+, Δ Vp, vn的变化量对应的δ Vcom, opt的变化量的比例表示为Π时，其满足式(1C)和式(1D)，
(Δ Vp, vn+) — Δ Vp, vntyp = {( ξ -) — ( α.Δ Vp, vntyp + β ) Y } / η...(IC)
Δ Vp, vntyp — ( Δ Vp, νη_) = {( α.Δ Vp, vntyp + β ) Y — ( ξ +)} / η...(ID)。
2.根据权利要求1所述的液晶显示装置，其特征在于:所述n为50，所述Vn为V50，所述 Δ Vp, vntyp % Δ Vp, v50typo
3.根据权利要求1或2所述的液晶显示装置，其特征在于:所述半导体层的电场效应迁移率大于等于1.5cm2/Vs并且小于等于50cm2/Vs。
4.根据权利要求1-3任一项所述的液晶显示装置，其特征在于:所述半导体层为无定形的金属氧化物。
5.根据权利要求1-3任一项所述的液晶显示装置，其特征在于:所述半导体层为有机物。
6.根据权利要求1-5任一项所述的液晶显示装置，其特征在于:所述η的绝对值为2以下。
7.根据权利要求1-6任一项所述的液晶显示装置，其特征在于:所述液晶显示装置不实施穿通补偿驱动时，所述晶体管的阈值电压表示为vth，所述Vth、Vgh, Vgl以及Δ Vp, vntyp的单位为[V],电场效应迁移率Ueff的单位为[cm2/Vs],所述扫描信号线的时间常数Tg的单位为[μ S]，K (Tg)表示K是Tg的函数，「~」表示乘幂符号，1ge表示自然对数，所述α、β、Y、η为

8.根据权利要求1-6任一项所述的液晶显示装置，其特征在于:所述液晶显示装置实施穿通补偿驱动时，所述晶体管的阈值电压表示为Vth,所述Vth、Vgh、Vgl以及AVp, vntyp的单位为[V]，电场效应迁移率μ eff的单位为[cm2/Vs]，扫描信号线时间常数τ g的单位为[μ s], K (Tg)表示K是τ g的函数，「~」表示乘幂符号，1ge表示自然对数,所述α、β、Π为
a =A.μ eff+B
A=0.00001[{4exp(-0.462Vth)-15}Vgh+20.2exp(0.0361Vth)]
B=0.0001((4.33Vth+25.2)Vgh-203Vth+852}
β =C.1ge( μ eff)+D
C=0.0001(16.2Vgh-0.6Vth_108)
D=-(0.0118Vth+0.105)1ge(Vgh)+0.0374Vth+0.0625
n = n0.y o
nO=P.exp (ΔVp, vntyp) +Q
P=-Pal.Vgh'(Pa2).μ eff'(PbI.Vgh+Pb2)
Pal=4exp(l.12Vth)+109
Pa2=-5exp(-1/(0.0916Vth))-2.57
Pbl=0.00007Vth+0.0096
Pb2=-0.0146Vth-0.204
Q=-{(0.0OOlVth-0.0123)Vgh+0.0238Vth+l.08} μ eff~Qb
Qb= (4.46Vth+43.0)Vgh~ (-0.0289Vth_2.16)+0.0118Vth_0.185
Y0= ν e.K ( τ g) / K ( τ g=2.5)
K ( τ g) =exp (-R/ τ g) +S.τ g+T
R=Ral.exp(Ra2.μ eff).exp (-1/ (Vgh-10))+0.5exp(-Rc2/μ eff)+Rc3
Ral=0.214exp(_1.37/Vth)+0.351
Ra2=0.153exp(-l.37/Vth)-0.216
Rc2=l.29exp(0.388Vth)
Rc3=0.544exp(0.0147Vth)-l
S={0.0003761oge(y eff)-0.0000667Vth_0.00123}Vgh+Sb
Sb=(0.00237Vth+0.0345) exp (Sb2.μ eff)
Sb2=0.00258exp(0.388Vth)-0.05
T=Tal.Vgh.μ eff~Ta2+Tbl.1ge (μ eff) +Tb2
Tal=0.007exp(_1.6/Vth)+0.0258
Ta2=0.0223exp(0.265Vth)-0.1
Tbl=-0.0001Vth+0.0597
Tb2=0.847exp(-0.0966Vth)-3.00
ν e=(-0.0242Vgh+l.17) (-Vgl)' (0.0006Vgh~l.96)。
9.一种有机EL显示装置，其特征在于:在绝缘性的基板上多条扫描信号线和多条显示信号线互相通过绝缘膜配置，在由所述扫描信号线和显示信号线所围成的、配置成矩阵状的各像素区域中，配置有由半导体层的电场效应迁移率大于等于Icm2/Vs并且小于等于70cm2/Vs的第一晶体管、第二晶体管、存储电容、电源配线和有机材料组成的LED元件，所述第一晶体管的栅电极和漏电极分别与所述扫描信号线和显示信号线相连接，所述第一晶体管的源电极与所述存储电容的一端的电极以及所述第二晶体管的栅电极相连接，所述第二晶体管的漏电极以及所述存储电容的另一端的电极与所述电源配线相连接，所述第二晶体管的源电极与所述LED元件相连接，在这样的有源矩阵型的有机EL显示装置中， 所述电源配线的电位表示为Vcom，所述第一晶体管在ON状态和OFF状态下的所述扫描信号线的电位分别表示为Vgh和Vgl，所述第一晶体管的栅源间电容和负载电容分别表示为Cgs和Cload，此时的穿通电压AVp表示为式(2A)，
ΔVp=(Cgs/Cload)(Vgh — Vgl)...(2A) 画面亮度为最大亮度的n%时所述第二晶体管的栅电极电位表示为Vp，vn,与该Vp，vn对应的穿通电压表示为AVp，vn,该Δ Vp, vn的设计值表示为Δ Vp, vntyp,从离所述扫描信号线的供电电极最远的像素的Vp，vn减去最近的像素的Vp，vn后的值表示为δνΡ，该δ Vp的设计值即3仆，〖7?表示为式(28)，其中α、β、Y分别为常数，
δ Vp, typ= ( α.Δ Vp, vntyp + β ) Y...(2B) S Vp的容许变化范围的上限值和下限值分别表示为ξ +和ξ_，所述ξ +和ξ-对应的Δ Vp, vn分别表示为Δ Vp, vn-和Δ Vp, vn+,所述Δ Vp, vn的变化量对应的δ Vp的变化量的比例表示为Π时，其满足式(2C)和式(2D)，
(Δ Vp, vn+) — Δ Vp, vntyp = {( ξ -) — ( α.Δ Vp, vntyp + β ) Y } / η...(2C)
Δ Vp, vntyp — ( Δ V p, νη_) = {( α.Δ Vp, vntyp + β ) Y — ( ξ +)} / η...(2D)。
10.根据权利要求9所述的有机EL显示装置，其特征在于:所述n为50，所述Vn为V50，所述 Δ Vp, vntyp % Δ Vp, v50typo
11.根据权利要求9或10所述的有机EL显示装置，其特征在于:所述第一晶体管的半导体层的电场效应迁移率大于等于1.5cm2/Vs并且小于等于50cm2/Vs。
12.根据权利要求9-11任一项所述的有机EL显示装置，其特征在于:所述第一晶体管的半导体层为无定形的金属氧化物。
13.根据权利要求9-11任一项所述的有机EL显示装置，其特征在于:所述第一晶体管的半导体层为有机物。
14.根据权利要求9-13任一项所述的有机EL显示装置，其特征在于:所述η的绝对值为2以下。
15.根据权利要求9-14任一项所述的有机EL显示装置，其特征在于:所述有机EL显示装置不实施穿通补偿驱动时，所述第一晶体管的阈值电压表示为Vth，所述Vth、Vgh、Vgl以及AVp, vntyp的单位为[V],电场效应迁移率μ eff的单位为[cm2/Vs],所述扫描信号线的时间常数Tg的单位为[μ S]，K (Tg)表示K是Tg的函数，「~」表示乘幂符号，1ge表示自然对数，所述α、β、Υ、η为
α =A.exp (-1/ (B.μ eff)) +0.2
A={0.58exp(-1/Vgh)_0.591}Vth+{7.924exp(-1/Vgh)-7.23}
16.根据权利要求9-14任一项所述的有机EL显示装置，其特征在于:所述有机EL显示装置实施穿通补偿驱动时，所述第一晶体管的阈值电压表示为Vth，所述Vth、Vgh、Vgl以及AVp, vntyp的单位为[V],电场效应迁移率μ eff的单位为[cm2/Vs],所述扫描信号线的时间常数Tg的单位为[μ S]，K (Tg)表示K是Tg的函数，「~」表示乘幂符号，1ge表示自然对数，所述α、β、η为α=A.μeff+B
17.—种制造方法，其特征在于:其制造的是下述有源矩阵型的液晶显示装置:多条扫描信号线和多条显示信号线互相通过绝缘膜配置，在由所述扫描信号线和所述显示信号线所围成的、配置成矩阵状的各像素区域中，具有:晶体管，其含有源电极、与所述扫描信号线连接的栅电极以及与所述显示信号线连接的漏电极，其半导体层的电场效应迁移率大于等于Icm2/Vs并且小于等于70cm2/Vs ;像素电极，其与所述源电极连接；辅助电容线，其与所述扫描信号线大致平行地配置；第一基板，其含有辅助电容，所述辅助电容通过绝缘膜在由所述像素电极、所述像素电极的延伸部以及与所述像素电极电气连接的电极中的任意一个和所述辅助电容线之间的交叉区域中，或者和相邻的上段或者下段的所述扫描信号线之间的交叉区域中形成；第二基板，其配置成与所述第一基板一起夹住液晶层；对置电极，其夹住所述液晶层、与所述像素电极电气对置并配置于所述第一基板或者所述第二基板上；所述制造方法包括以下步骤: 在所述对置电极的电位表示为Vcom，所述晶体管在ON状态和OFF状态下的栅电极电位分别表示为Vgh和Vgl，所述晶体管的栅源间电容和负载电容分别表示为Cgs和Cload时，通过式(IA)来决定穿通电压Δ Vp的步骤； 在画面亮度为最大亮度的n%时液晶层外加电压表示为Vn，Vn所对应的穿通电压表示为AVp, vn,该Δ Vp, vn的设计值表示为Δ Vp, vntyp,显示画面上的任意位置上Vn的闪烁最小时Vcom表示为Vcom, opt,从离所述扫描信号的供电电极最远的像素的Vcom, opt减去最近的像素的Vcom, opt后的值表示为SVcom, opt, α、β、R分别为系数时,通过式(IB)来决定所述δ Vcom, opt的设计值即δ Vcom, typ的步骤； 在SVcom，opt的容许变化范围的上限值和下限值分别表示为€ +和€_，所述€ +和ξ_对应的AVp，vn分别表示为AVp，vn-和AVp，vn+,所述Δ Vp, vn的变化量对应的δ Vcom, opt的变化量的比例表示为Π时，判断其是否满足式(1C)和式(ID)的步骤； 不满足式(1C)和式(1D)时对各参数的值进行变更，并再次判断是否满足式(1C)和式(ID)的步骤； 其中，式(1Α)、式(1Β)、式(IC)和式(ID)分别为:
18.根据权利要求17所述的制造方法，其特征在于:所述再次判断是否满足式(IC)和式(1D)的步骤含有变更Cgs和Cload的值的步骤。
19.一种制造方法，其特征在于:其制造的是下述有源矩阵型的有机EL显示装置:绝缘性的基板上多条扫描信号线和多条显示信号线互相通过绝缘膜配置，由所述扫描信号线和所述显示信号线所围成的、配置成矩阵状的各像素区域中，配置有由电场效应迁移率大于等于Icm2/Vs并且小于等于70cm2/Vs的第一晶体管、第二晶体管、存储电容、电源配线和有机材料组成的LED元件，所述第一晶体管的栅电极和漏电极分别与所述扫描信号线和显示信号线相连接，所述第一晶体管的源电极与所述存储电容的一端的电极以及所述第二晶体管的栅电极相连接，所述第二晶体管的漏电极以及所述存储电容的另一端的电极与所述电源配线相连接，所述第二晶体管的源电极与所述LED元件相连接； 该制造方法包括以下步骤: 在所述电源配线的电位表示为Vcom，所述第一晶体管在ON状态和OFF状态下时所述扫描信号线的电位分别表不为Vgh和Vgl,所述第一晶体管的栅源间电容和负载电容分别表示为Cgs和Cload时,通过式(2A)来决定穿通电压AVp的步骤； 在画面亮度为最大亮度的n%时所述第二晶体管的栅电极电位表示为Vp，vn,该Vp，vn对应的穿通电压表示为AVp，vn,该Δ Vp, vn的设计值表示为Δ Vp, vntyp,从离所述扫描信号线的供电电极最远的像素的Vp，vn减去最近的像素的Vp，vn后的值表示为δ Vp，α、β、Y分别为常数时，通过式(2Β)来决定δ Vp的设计值即δ Vp, typ的步骤； 在S Vp的容许变化范围的上限值和下限值分别表示为ξ +和ξ-，所述ξ +和ξ-对应的Δ Vp, vn分别表示为Δ Vp, vn-和Δ Vp, vn+,该Δ Vp, vn的变化量对应的δ Vp的变化量的比例表示为Π时，判断是否满足式(2C)和式(2D)的步骤； 不满足式(2C)和式(2D)时对各参数的值进行变更，并再次判断是否满足式(2C)和式(2D)的步骤； 所述式(2Α)、式(2Β)、式(2C)和式(2D)分别为:
20.根据权利要求19所述的制造方法，其特征在于:所述再次判断是否满足式(2C)和式(2D)的步骤含有变更Cgs和Cload的值的步骤。
21.根据权利要求17-20任一项所述的制造方法，其特征在于:所述n的范围为15-70。
22.根据权利要求17-21任一项所述的制造方法，其特征在于:所述半导体层的电场效应迁移率大于等于1.5cm2/Vs并且小于等于50cm2/Vs。
23.根据权利要求17-22任一项所述的制造方法，其特征在于:所述半导体层为无定形的金属氧化物。
24.根据权利要求17-22任一项所述的制造方法，其特征在于:所述半导体层为有机 物。
【文档编号】H01L51/05GK103765307SQ201280037184
【公开日】2014年4月30日 申请日期:2012年5月30日 优先权日:2011年9月7日
【发明者】川野英郎 申请人:川野英郎