具有浅层向外扩散p+发射极区的锗化硅异质结双极晶体管的制作方法
【专利摘要】pnp型硅锗异质结双极晶体管(HBT)(300)通过外延生长发射极以包括单晶锗区(316)和上覆的单晶硅区(318)，降低晶体管的p+发射极(310)中的p-型掺杂物原子向外扩散到晶体管的基极(150)的低掺杂区中的速率。
【专利说明】具有浅层向外扩散P+发射极区的锗化硅异质结双极晶体管
【技术领域】
[0001]本申请涉及具有浅层向外扩散P+发射极区的锗化硅异质结双极晶体管(HBT)。
【背景技术】
[0002]双极晶体管具有发射极、连接到发射极的基极和连接到基极的集电极，是一种众所周知的结构。发射极具有第一导电类型，基极具有第二导电类型，以及集电极具有第一导电类型。例如，npn双级晶体管具有η-型发射极、ρ-型基极以及η-型集电极，而ρηρ双级晶体管具有P-型发射极、η-型基极以及ρ-型集电极。
[0003]当发射极和基极分别由不同半导体材料例如硅和锗形成时，其接口被称为异质结。该异质结限制能够从基极注入到发射极的空穴的数量。限制注入空穴的数量允许基极的掺杂浓度增加，这反而减少基极阻抗并增加晶体管的最大频率。
[0004]图1示出现有技术的锗化硅异质结双级结构100的一个示例的横截面视图。如图1所示，双级结构100包括硅-氧化物(SOI)晶片110，硅-氧化物(SOI)晶片110具有硅处理晶片112 ;接触硅处理晶片112的掩埋绝缘层114以及接触掩埋绝缘层114的单晶硅衬底116。娃衬底116依次具有重度掺杂ρ导电型(ρ+)掩埋区120和重度掺杂η导电型(η+)掩埋区122。
[0005]如图1进一步所示，双级结构100包括接触硅衬底116顶表面的单晶硅外延结构130。除了外扩散区以外，外延结构130具有非常低的掺杂浓度。例如，若干P-型原子从P+掩埋层120向外扩散到外延结构130，以及若干η-型原子从η+掩埋层122向外扩散到外延结构130。在本示例中，除了向外扩散区以外，外延结构130是非常轻掺杂的η导电型(η—)区。
[0006]双级结构100还包括接触外延结构130的若干浅沟道隔离结构132，以及接触外延结构130并延伸通过外延结构130以及硅衬底116以接触掩埋隔离层114的深沟道隔离结构134。掩埋隔离层114和深沟道隔离结构132形成电隔离、单晶硅区136和横向相邻的电隔离单晶硅区138。
[0007]此外，双级结构100包括从硅外延结构130的顶表面向下延伸通过外延结构130以接触P+掩埋区120的轻掺杂ρ导电型(ρ_)区140,以及从娃外延结构130的顶表面向下延伸通过外延结构130以接触η+掩埋区122的轻掺杂η导电型(η_)区142。
[0008]双级结构100还包括从娃外延结构130的顶表面向下延伸通过外延结构130以接触P+掩埋区120的ρ导电型下沉区144,以及从娃外延结构130的顶表面向下延伸通过外延结构130以接触η+掩埋区122的η导电型下沉区146。
[0009]下沉区144包括重度掺杂的P导电型(ρ+)表面区和中度掺杂的P导电型(P)下部区，而下沉区146包括重度掺杂的η导电型(η+)表面区和中度掺杂的η导电型(η)下部区。
[0010]进一步地,双级结构100包括接触并位于娃外延结构130上方的锗化娃外延结构150、浅沟道隔离结构132以及ρ-区140。锗化硅外延结构150具有包括顶层151和接触并位于顶层151下方的下部层152的若干层。
[0011]顶层151包括单晶硅区和聚晶硅区。顶层151还具有向外扩散的发射极区153以及接触向外扩散发射极区153的外部区154。位于单晶硅区中的向外扩散发射极区153具有重度掺杂的浓度和P导电类型(P+)。
[0012]水平环绕向外扩散的发射极区153的外部区154具有非常低的掺杂浓度并且在本示例中具有η导电类型(η-)。下部层152依次包括接触顶层151的单晶硅区的单晶锗区以及接触顶层151的聚晶硅区的聚晶锗区。下部层152还具有重度掺杂的浓度和η导电型(η+)。因此，单晶锗区具有η+掺杂浓度。
[0013]双级结构附加地包括接触并位于硅外延结构130上方的锗化硅外延结构155、浅沟道隔离结构132以及η-区142。锗化硅外延结构155具有包括顶层156和接触并位于顶层156下方的下部层157的若干层。
[0014]顶层156包括单晶硅区和聚晶硅区。顶层156还具有向外扩散的发射极区158以及接触向外扩散发射极区158的外部区159。位于顶层156的单晶硅区中的向外扩散发射极区158具有重度掺杂的浓度和η导电型(η+)。
[0015]水平环绕向外扩散的发射极区158的外部区159具有非常低的掺杂浓度并且在本示例中具有η导电型(η-)。下部层157依次包括接触顶层156的单晶硅区的单晶锗区以及接触顶层156的聚晶硅区的聚晶锗区。下部层157还具有重度掺杂的浓度和ρ导电型(ρ+)。
[0016]双级结构100附加地包括接触锗化硅外延结构150的隔离结构160，以及接触锗化硅外延结构155的隔离结构162。隔离结构160和162不导电。隔离结构160具有暴露锗化硅外延结构150的顶层151的单晶硅区的发射极开口 164，以及暴露锗化硅外延结构150的顶层151的聚晶硅区的接触开口 166。类似地，隔离结构162具有暴露锗化硅外延结构155的顶层156的单晶硅区的发射极开口 170，以及暴露锗化硅外延结构155的顶层156的聚晶硅区的接触开口 172。
[0017]双级结构100进一步包括接触隔离结构160并延伸通过发射极开口 164以接触锗化娃外延结构150的ρ+向外扩散发射极区153的重度掺杂ρ导电型(ρ+)多晶娃结构180。双级结构100还包括接触隔离结构162并延伸通过发射极开口 170以接触锗化硅外延结构155的η+向外扩散发射极区158的重度掺杂η导电型(η+)多晶娃结构182。
[0018]P+多晶娃结构180和ρ+向外扩散发射极区153形成发射极,锗化娃外延结构150的剩余部分形成η型基极，以及ρ+掩埋区120、ρ-区140和ρ-型下沉区144的组合形成ρηρ锗化硅异质结双级晶体管(HBT) 190的集电极。
[0019]此夕卜,η+多晶娃结构182和η+向外扩散发射极区158形成发射极,锗化娃外延结构155的剩余ρ-型部分形成ρ-型基极，以及η+掩埋区122、η-区142和η-型下沉区146的组合形成npn锗化娃HBT 192的集电极。
[0020]在制造HBT 190和HBT 192的退火期间，ρ+多晶硅结构180中的ρ-型原子向外扩散到锗化硅外延结构150的顶层151中，以形成ρ+发射极区153，以及η+多晶硅结构182中的η-型原子向外扩散到锗化硅外延结构155的顶层156中，以形成η+发射极区158。
[0021]HBT 190和HBT 192的一个缺陷是ρ+向外扩散发射极区153显著大于η+向外扩散发射极区158，并比其更深，这是由于与η-型原子例如磷的较低扩散速率相比，ρ-型原子例如硼的更高扩散速率。
[0022]在ρηρ和npn的参数尽可能密切匹配的应用中，当与η+向外扩散发射极区158的深度相比，P+向外扩散发射极区153所具有的明显更深的深度造成问题。减少所述深度的变化的一个方法是在发射极开口 164暴露的锗化硅外延结构150的顶层151的单晶硅区的那部分上形成薄氧化层。
[0023]图2示出现有技术锗化硅异质结双级结构200的一个示例的横截面视图。锗化硅异质结双级结构200类似于锗化硅异质结双级结构100，因此，利用相同的附图标记指定两种结构共同的元件。
[0024]如图2所示，锗化硅异质结双级结构200不同于锗化硅异质结双级结构100在于锗化硅异质结双级结构200利用ρ+向外扩散发射极区210代替ρ+向外扩散发射极区153。P+向外扩散发射区210类似于ρ+向外扩散发射区153，除了 ρ+向外扩散发射极区210比P+向外扩散发射极区153小和浅以外。
[0025]锗化硅异质结双级结构200不同于锗化硅异质结双级结构100还在于锗化硅异质结双级结构200包括位于锗化硅外延结构150的ρ+向外扩散发射极区210与ρ+多晶硅结构180之间并接触所述ρ+向外扩散发射极区210与ρ+多晶硅结构180的氧化层212。
[0026]P+多晶硅结构180和ρ+向外扩散发射极区210形成ρηρ锗化硅异质结双级晶体管(HBT) 214的发射极，锗化硅外延结构150的剩余部分形成η-型基极，以及ρ+掩埋区120、P-区140和ρ-型下沉区144的组合形成集电极。
[0027]在使得原子向外扩散的退火期间，氧化层212足够薄以允许ρ-型原子从ρ+多晶硅结构180扩散到锗化硅外延结构150的顶层151以形成ρ+发射极区210，但是足够厚以减缓原子扩散到锗化硅外延结构150的顶层151的速率。因此，ρ+向外扩散发射极区210能够形成的深度近似等于η+向外扩散发射极区158的深度。
[0028]锗化硅异质结双级结构200的一个缺陷是由于氧化层212的存在，锗化硅异质结双级结构200比锗化硅异质结双级结构100具有明显更大的Ι/f噪音。此外，下一代HBT通常使用外延生长的单晶硅结构代替像多晶硅结构180的多晶硅结构形成发射极。然而，像氧化层212的氧化层不能与外延生长的单晶硅发射极连用，从而减小了 ρ+向外扩散发射极区的深度，这是因为单晶硅不能在氧化物上外延生长。
[0029]因此，需要一种锗化硅HBT具有近似等于η+向外扩散发射极区的深度的浅P+向外扩散发射极区。
【专利附图】
【附图说明】
[0030]图1示出现有技术锗化硅异质结双级结构100的一个示例的横截面视图。
[0031]图2示出现有技术锗化硅异质结双级结构200的一个示例的横截面视图。
[0032]图3示出根据本发明的锗化硅异质结双级结构300的一个示例的横截面视图。
[0033]图4A-4G示出根据本发明的形成锗化硅异质结双级结构的方法400的横截面视图。
【具体实施方式】
[0034]图3示出根据本发明的锗化硅异质结双级结构300的一个示例。
[0035]如图3所示，锗化硅异质结双级结构300不同于锗化硅异质结双级结构100在于锗化硅异质结双级结构300利用ρ+向外扩散发射极区310代替ρ+向外扩散发射极区153。P+向外扩散发射极区310类似于ρ+向外扩散发射极区153，除了 ρ+向外扩散发射极区310比P+向外扩散发射极区153小和浅。因此，外部区154接触并水平环绕更小的ρ+向外扩散发射极区310。
[0036]锗化硅(SiGe)异质结双级结构300不同于锗化硅异质结双级结构100还在于锗化娃异质结结构300利用η+向外扩散发射极区312代替η+向外扩散发射极区158。N+向外扩散发射极区312类似于η+向外扩散发射极区158。因此，外部区159接触并水平环绕η+向外扩散发射极区312。P+向外扩散发射极区310具有与η+向外扩散发射极区312的深度大致相同的深度。
[0037]此外，SiGe异质结双级结构300不同于SiGe异质结双级结构100在于SiGe异质结双级结构300用ρ+外延结构314代替ρ+多晶硅结构180。ρ+外延结构314依次具有包括底层316和接触并位于底层316上方的上部层318的若干层。
[0038]位于隔离结构160上方的底层316包括接触单晶P+向外扩散发射极区310的单晶区。此外，底层316包括单晶锗区和聚晶锗区。底层316还具有重掺杂浓度和ρ导电型(P+)。因此，单晶锗区具有P+掺杂浓度。
[0039]接着，上部层318包括接触并位于底层316的单晶锗区上方的单晶硅区，以及接触并位于底层316的聚晶锗区上方的聚晶硅区。此外，上部层318具有重掺杂浓度和ρ导电型(P+)。因此，单晶硅区具有P+掺杂浓度。
[0040]SiGe异质结双级结构300不同于SiGe异质结双级结构100还在于SiGe异质结双级结构300用η+外延结构320代替η+多晶硅结构182。N+外延结构320包括单晶硅区和聚晶硅区。η+外延结构320的单晶硅区接触SiGe外延结构155的单晶η+向外扩散发射极区 312。
[0041]因此,ρ+外延结构314和ρ+向外扩散发射极区310形成ρηρ型SiGe异质结双级晶体管(HBT) 322的发射极，SiGe外延结构150的剩余部分形成η-型基极，以及ρ+掩埋区120、ρ-区140和ρ-型下沉区144的组合形成集电极。
[0042]此外,η+外延结构320和η+向外扩散发射极区312形成npn型SiGe异质结双级晶体管(HBT) 324的发射极，SiGe外延结构155的剩余ρ-型部分形成ρ-型基极，以及η+掩埋区122、η-区142和η-型下沉区146的组合形成集电极。
[0043]在操作中，在使得ρ-型原子向外扩散的退火期间，底层316中的锗足够薄以允许P-型原子从上部层318扩散到SiGe外延结构150的顶层151以形成ρ+向外扩散发射极区310，但是足够厚以减缓原子扩散到SiGe外延结构150的顶层151的速率。因此，ρ+向外扩散发射极区310能够形成与η+向外扩散发射极区312的深度大致相同的深度。
[0044]图4A-4G示出根据本发明形成SiGe异质结双级结构的方法400。
[0045]如图4Α所示，该方法利用常规形成的中间结构408，中间结构408包括硅-氧化物(SOI)晶片410，硅-氧化物(SOI)晶片410具有硅处理晶片412 ;接触硅处理晶片412的掩埋绝缘层414 ；以及接触掩埋绝缘层414的单晶硅衬底416。并且硅衬底416具有ρ+掩埋区420和η+掩埋区422。
[0046]此外，基极结构408包括接触硅衬底416的顶表面的单晶硅外延结构430。在本示例中，除了向外扩散区以外，外延结构430具有非常低的掺杂浓度和η导电型(η-)。例如，若干P-型原子从P+掩埋层420向外扩散到外延结构430，以及若干η-型原子从η+掩埋层422向外扩散到外延结构430。因此，基本上整个外延结构430具有非常低的掺杂浓度。
[0047]中间结构408还包括接触外延结构430的若干浅沟道隔离结构432，以及接触外延结构430并延伸通过外延结构430以及硅衬底416以接触掩埋隔离层414的深沟道隔离结构434。深沟道隔离结构434形成电隔离的单晶硅区436和横向相邻的电隔离单晶硅区438。
[0048]此外，中间结构408包括从硅外延结构430的顶表面向下延伸通过外延结构430以接触P+掩埋区420的轻掺杂ρ导电型(ρ_)区440,以及从娃外延结构430的顶表面向下延伸通过外延结构430以接触η+掩埋区422的轻掺杂η导电型(η_)区442。
[0049]中间结构408还包括从娃外延结构430的顶表面向下延伸通过外延结构430至ρ+掩埋区420的ρ导电型下沉区444,以及从娃外延结构430的顶表面向下延伸通过外延结构430至η+掩埋区422的η导电型下沉区446。
[0050]下沉区444包括重掺杂ρ导电型(ρ+)表面区和中度掺杂P导电型(P)下部区，而下沉区446包括重掺杂η导电型(η+)表面区和中度掺杂η导电型(η)下部区。
[0051]进一步地，中间结构408包括接触并位于娃外延结构430上方的SiGe外延结构450、浅沟道隔离结构432以及ρ-区440。中间结构408还包括接触并位于硅外延结构430上方的SiGe外延结构452、浅沟道隔离结构432以及η-区442。
[0052]SiGe外延结构450具有包括顶层454和接触并位于顶层454下方的下部层455的若干层。顶层454包括单晶硅区和聚晶硅区。此外，顶层454在本示例中具有非常低的掺杂浓度和η导电型(η—)。
[0053]并且下部层455包括接触顶层454的单晶硅区的单晶锗区，以及接触顶层454的聚晶硅区的聚晶锗区。下部层455还具有重掺杂浓度和η导电型(η+)。
[0054]类似地，SiGe外延结构452具有包括顶层456和接触并位于顶层456下方的下部层457的若干层。顶层456包括单晶硅区和聚晶硅区。此外，顶层456在本示例中具有非常低的掺杂浓度和η导电型(η-)。
[0055]下部层457包括接触顶层456的单晶硅区的单晶锗区，以及接触顶层456的聚晶硅区的聚晶锗区。下部层457还具有重掺杂浓度和ρ导电型(ρ+)。
[0056]中间结构408附加地包括接触SiGe外延结构450的隔离结构460，以及接触SiGe外延结构452的隔离结构462。隔离结构460和462是不导电的。隔离结构460具有暴露SiGe外延结构450的顶层454的单晶硅区的发射极开口 464，以及暴露SiGe外延结构450的顶层454的聚晶硅区的接触开口 466。类似地，隔离结构462具有暴露SiGe外延结构452的顶层456的单晶硅区的发射极开口 470，以及暴露SiGe外延结构452的顶层456的聚晶硅区的接触开口 472。
[0057]如图4Α进一步所示，方法400通过以常规方式在SiGe外延结构450和452的暴露的单晶硅区和聚晶硅区上外延生长下部层474开始。下部层474也在ρ下沉区444和η下沉区446上生长。下部层474进一步在隔离结构460和462上以及在浅沟道隔离结构432和深沟道隔离结构434上生长。
[0058]下部层474具有接触并位于SiGe外延结构450的顶层454的单晶硅区上方的单晶区，以及接触并位于顶层456的单晶硅区上方的单晶区。下部层474还具有接触并位于单晶P下沉区444上方的单晶区，以及接触并位于单晶η下沉区上方的单晶区。下部层474具有接触并位于隔离结构432、434、460和462上方的聚晶区。
[0059]此外，下部层474包括单晶锗区和聚晶锗区，并且能够选择性包括位于锗下方和/或上方的单晶硅和聚晶硅。在下部层474生长之后，图案化光致抗蚀剂层476以常规方式在下部层474上形成。
[0060]在形成图案化光致抗蚀剂层476后，如图4Β所示，下部层474的暴露区被蚀刻以形成下部结构480。下部结构480接触发射极开口 470暴露的SiGe外延结构450的顶层454的单晶硅区，以及隔离结构460的顶表面。因此，下部结构480具有接触并位于SiGe外延结构450的顶层454上方的单晶区，以及接触并位于隔离结构460上方的聚晶结构。在下部结构480已形成后，图案化光致抗蚀剂层476以常规方式被去除。
[0061]如图4C所示，在图案化光致抗蚀剂层476被去除后，上部层482以常规方式在下部结构480和SiGe外延结构452的顶层456的单晶硅区上外延生长。上部层482也在SiGe外延结构450和452的聚晶硅区上生长。此外，上部层482在ρ下沉区444和η下沉区446上生长。上部层482进一步在隔离结构460和462以及浅沟道隔离结构432和深沟道隔离结构434上生长。
[0062]上部层482具有接触并位于下部结构480上方的单晶区，以及接触并位于发射极开口 470暴露的SiGe外延结构452的顶层456的单晶硅区上方的单晶区。
[0063]进一步地，上部层482具有接触并位于单晶P下沉区444上方的单晶区，以及接触并位于单晶η下沉区446上方的单晶区。上部层482具有接触并位于隔离结构432、434、460和462上方的聚晶区。此外，上部层482包括硅。在上部层482已生长后，图案化光致抗蚀剂层484以常规方式在上部层482上形成。
[0064]在形成图案化光致抗蚀剂层484后，如图4D所示，上部层482的暴露区被蚀刻以形成接触下部结构480的第一上部结构486，以及接触发射极开口 470暴露的SiGe外延结构452的顶层456的单晶硅区的第二上部结构488。在上部结构486和488已形成后，图案化光致抗蚀剂层484以常规方式被去除。
[0065]如图4Ε所示，在图案化光致抗蚀剂层484已被去除后，图案化光致抗蚀剂层490以常规方式形成。在形成图案化光致抗蚀剂层490后，ρ-型掺杂物例如硼通过图案化光致抗蚀剂层490被植入重掺杂(ρ+)上部结构486。在上部结构486已被掺杂后，图案化光致抗蚀剂层490以常规方式被去除。
[0066]如图4F所示，在图案化光致抗蚀剂层490已被去除后，图案化光致抗蚀剂层492以常规方式形成。在形成图案化光致抗蚀剂层492后，η-型掺杂物例如磷通过图案化光致抗蚀剂层492被植入重掺杂(η+)上部结构488。在上部结构488已被掺杂后，图案化光致抗蚀剂层492以常规方式被去除。
[0067]如图4G所示，在图案化光致抗蚀剂层492已被去除后，掺杂结构以常规方式退火。在退火期间，下部结构480中的锗足够薄，以允许P-型原子从上部结构486向外扩散到SiGe外延结构450，以形成ρ+向外扩散发射极区494，但足够厚易减缓原子向外扩散到SiGe外延结构450中的速率。
[0068]同时，η-型原子从上部结构488向外扩散到SiGe外延结构452，以形成η+向外扩散发射极区496。因此，由于锗所提供的减缓效应，ρ+向外扩散发射极区494能够形成与η+向外扩散发射极区496的深度大致相同的深度。接着，方法400以常规步骤继续。
[0069]本领域的技术人员将明白，在所要求保护的本发明的范围内，许多其他实施例和变体是可能的。
【权利要求】
1.一种双极结构，其包括: 具有第一导电类型的衬底结构； 接触所述衬底结构的第一外延结构，所述第一外延结构包括单晶娃; 接触所述第一外延结构的第二外延结构，所述第二外延结构包括第一单晶锗区，所述第一单晶锗区具有第二导电类型； 接触所述第二外延结构的非导电结构，所述非导电结构具有暴露所述第二外延结构的发射极开口 ；以及 接触所述非导电结构并延伸通过所述发射极开口以接触所述第二外延结构的第三外延结构，所述第三外延结构包括第二单晶锗区，所述第二单晶锗区具有所述第一导电类型。
2.根据权利要求1所述的双极结构，其中所述第三外延结构进一步包括接触所述第二单晶锗区并位于所述第二单晶锗区上方的第一单晶硅区。
3.根据权利要求2所述的双极结构，其中所述第一单晶硅区具有所述第一导电类型。
4.根据权利要求3所述的双极结构，其中所述第二外延结构进一步包括接触所述第一单晶锗区并位于所述第一单晶锗区上方的第二单晶硅区。
5.根据权利要求4所述的双极结构，其中所述第三外延结构接触所述第二单晶硅区。
6.根据权利要求5所述的双极结构，其中所述第二单晶硅区包括所述第一导电类型。
7.根据权利要求1所述的双极结构，其中所述第三外延结构的单晶区接触所述第二外延结构的单晶区。
8.根据权利要求1所述的双极结构，其中所述第二外延结构进一步包括接触所述第一单晶锗区并位于所述第一单晶锗区上方的第一单晶硅区。
9.根据权利要求8所述的双极结构，其中所述第一单晶硅区包括所述第一导电类型。
10.根据权利要求9所述的双极结构，其中所述第三外延结构接触所述第一单晶硅区。
11.根据权利要求10所述的双极结构，其中所述第三外延结构进一步包括接触所述第二单晶锗区并位于所述第二单晶锗区上方的第二单晶硅区。
12.根据权利要求11所述的双极结构，其中所述第二单晶硅区具有所述第一导电类型。
13.一种形成双极结构的方法，其包括形成接触下部单晶区的上部单晶区，所述上部单晶区包括第一导电类型的上部单晶锗区，所述下部单晶区包括第二导电类型的下部单晶锗区。
14.根据权利要求13所述的方法，其进一步包括形成接触所述上部单晶区并位于所述上部单晶区上方的第一单晶硅区。
15.根据权利要求14所述的方法，其中第一单晶硅区具有所述第一导电类型。
16.根据权利要求14所述的方法，其中所述下部单晶区进一步包括接触所述下部单晶锗区并位于所述下部单晶锗区上方的第二单晶硅区。
17.根据权利要求16所述的方法，其中形成所述上部单晶区包括: 外延生长锗层；并且 选择性去除所述锗层，以形成包括所述上部单晶锗区的结构。
18.根据权利要求17所述的方法，其中形成所述第一单晶硅区包括: 在所述结构上外延生长硅层；并且 选择性去除所述硅层，以形成包括所述第一单晶硅区的结构。
19.根据权利要求18所述的方法，其进一步包括掺杂所述第一单晶硅区，以使所述第一单晶硅区具有所述第一导电类型。
20.根据权利要求19所述的方法，其进一步包括退火，以使掺杂物从所述第一单晶硅区向外扩散到所述第二单晶硅区。
【文档编号】H01L29/73GK104205336SQ201380015922
【公开日】2014年12月10日 申请日期:2013年3月25日 优先权日:2012年3月23日
【发明者】J·A·巴布科克, A·萨多夫尼科夫 申请人:德克萨斯仪器股份有限公司