具有减小宽度的下沉区的制作方法
【专利摘要】通过将重掺杂下沉区(216)形成为位于已经形成在半导体本体(210)中的多个紧密间隔的沟槽隔离结构(230)之间而充分减小重掺杂下沉区(216)的宽度。在驱进期间，紧密间隔的沟槽隔离结构(230)显著地限制了横向扩散。
【专利说明】具有减小宽度的下沉区
【技术领域】
[0001] 本发明涉及下沉区（sinker)，并且更具体地涉及具有减小宽度的下沉区。
【背景技术】
[0002] 下沉区是重掺杂区，例如η+区，其从半导体本体的顶表面诸如外延层向下延伸相 当大距离进入半导体本体。下沉区可以被用于例如提供低电阻电流路径，诸如双极晶体管 的集电极下沉区。下沉区还可以被用于为形成在半导体本体中的器件提供横向隔离。
[0003] 图1示出常规的半导体结构100,该半导体结构包括外延层110和向下延伸到外延 层110中的下沉区112。下沉区112具有约5-10 μ m的深度Χ、η导电类型、大于IX IO19原 子数/cm3的峰值掺杂浓度以及小于约5-10 Ω / □的薄层电阻。
[0004] 通常，下沉区诸如下沉区112通过首先在半导体本体例如外延层110上形成图案 化的硬掩模来制造。图案化的硬掩模具有延伸穿过该硬掩模的开口。然后掺杂剂例如η型 掺杂剂经过该开口被注入到半导体本体中。注入的掺杂剂具有由硬掩模中的开口的宽度界 定的宽度Υ。例如，宽度Y可以为约Ium。在此之后，注入的掺杂剂被驱进（drive in)以 形成下沉区。
[0005] 下沉区的常规形成的一个问题是在驱进之后所产生的下沉区相当大并且消耗大 量的硅片空间。尽管在注入之后掺杂剂的宽度Y可以为约1 μ m，但是下沉区的尺寸会扩展 而具有宽度Z，该宽度Z由于来自驱进的扩散而远大于宽度Y。例如，宽度Z可以大于10 μ m。
[0006] 具有大宽度的下沉区限制了可以形成在半导体本体中的横向邻近的器件的数目。 因此，有必要减小下沉区的宽度。
【发明内容】
[0007] 本申请公开了具有减小宽度的下沉区的半导体结构。
[0008] -种所描述的结构包括半导体本体，其具有顶表面、与顶表面接触的第一掺杂区、 与第一掺杂区接触的第二掺杂区以及多个沟槽，其中每个沟槽从顶表面向下延伸到半导体 本体中。第一掺杂区具有第一导电类型。多个沟槽被相互间隔分开，具有基本相同的深度， 并且包括第一沟槽和第二沟槽。
[0009] 该结构还具有位于多个沟槽中的多个隔离结构。多个隔离结构被间隔分开，并且 包括第一隔离结构和第二隔离结构。第一隔离结构具有与由第一沟槽暴露出的半导体本体 接触的非导电表面。第二隔离结构具有与由第二沟槽暴露出的半导体本体接触的非导电表 面。第一掺杂区位于第一隔离结构和第二隔离结构之间并与二者接触。没有第二导电类型 的区域水平地位于第一隔离结构和第二隔离结构之间。
[0010] 可替代地，该半导体结构可以包括具有顶表面、与顶表面接触的第一掺杂区以及 与第一掺杂区接触的第二掺杂区的半导体本体。第一掺杂区具有充分大于第二掺杂区的掺 杂浓度的掺杂浓度。
[0011] 此外，该结构可以替代地包括多个沟槽隔离结构，每个沟槽隔离结构从顶表面向 下延伸到半导体本体中。多个沟槽隔离结构相互分开，具有基本相等的深度，并且包括第一 沟槽隔离结构和第二沟槽隔离结构。第一掺杂区包括水平部分，该水平部分与半导体本体 的顶表面接触并从第一隔离结构连续延伸至第二隔离结构。该水平部分具有基本一致的掺 杂浓度。
[0012] 一种形成半导体结构的方法包括在半导体本体中形成多个沟槽。多个沟槽相互间 隔分开，具有基本相等的深度，并且包括第一沟槽和第二沟槽。该方法还包括形成位于多个 沟槽中的多个非导电结构。多个非导电结构间隔分开，并且包括位于第一沟槽中的第一非 导电结构和位于第二沟槽中的第二非导电结构。
[0013] 该方法进一步包括形成位于第一非导电结构和第二非导电结构之间并与二者接 触的掺杂区。该掺杂区具有第一导电类型。没有第二导电类型的区域水平地位于第一非导 电结构和第二非导电结构之间。
【专利附图】
【附图说明】
[0014] 图1(现有技术）是示出常规半导体结构100的横截面图。
[0015] 图2是示出体现本发明原理的半导体结构200的示例的横截面图。
[0016] 图3A-3K示出根据本发明的原理形成半导体结构的示例方法300的横截面图。
[0017] 图4示出根据修改的实施例的半导体结构400的示例的横截面图。
[0018] 图5示出根据另一修改的实施例的半导体结构500的示例的横截面图。
【具体实施方式】
[0019] 图2示出使用多个沟槽隔离结构来减小下沉区的宽度的示例半导体结构200。
[0020] 如图2所示，半导体结构200包括半导体本体210,该半导体本体210具有顶表面 212、底表面214、与顶表面212接触的第一掺杂区216以及与第一掺杂区216接触的第二掺 杂区218。半导体本体210可以使用例如单晶硅诸如外延硅和硅晶圆来实现。
[0021] 此外，第一掺杂区216具有第一导电类型（例如，η型）和掺杂浓度，该掺杂浓度 充分大于第二掺杂区218的掺杂浓度。例如，第一掺杂区216可以包括重掺杂浓度（例如， >1 X 1〇19原子数/cm3)，而第二掺杂区218可以具有轻很多的掺杂浓度（例如，〈1 X IO14原 子数/cm3)。
[0022] 半导体本体210还具有从半导体本体210的顶表面212向下延伸到半导体本体 210中的多个间隔分开的沟槽开口 220。沟槽开口 220具有基本相等的深度并包括第一沟 槽开口 222和第二沟槽开口 224。在该示例中，每个沟槽开口 220的深度均为约2. 5 μ m。
[0023] 如图2进一步所示，半导体结构200还包括与顶表面212接触的非导电结构226， 以及位于沟槽开口 220内的多个间隔分开的隔离结构230。隔离结构230具有基本相等的 长度并包括第一隔离结构232和第二隔离结构234。因此，第一隔离结构232从顶表面212 向下延伸第一距离到半导体本体210中，第二隔离结构234从顶表面212向下延伸第二距 离到半导体本体210中，并且第一距离和第二距离基本相等。
[0024] 此外，第一隔离结构232具有与由第一沟槽孔222暴露出的一部分半导体本体210 接触的非导电外表面240。进一步地，非导电外表面240具有内侧壁表面242、外侧壁表面 244以及底表面246,该底表面246将内侧壁表面242与外侧壁表面244连接在一起。
[0025] 类似地，第二隔离结构234具有与由第二沟槽孔224暴露出的一部分半导体本体 210接触的非导电外表面250。非导电外表面250具有内侧壁表面252、外侧壁表面254以 及底表面256,该底表面256将内侧壁表面252与外侧壁表面254连接在一起。进一步地， 如图2所不，外侧壁表面244的一部分面向外侧壁表面254的一部分。
[0026] 在图示的示例中，第一隔离结构232和第二隔离结构234均使用多晶硅核心260 和非导电外部结构262来实现，该非导电外部结构262与多晶娃核心260的侧壁表面和底 表面接触，以将第二掺杂区218与多晶硅核心260电气隔离。
[0027] 进一步地，在图示的示例中，多晶硅核心260被掺杂以具有η导电类型，并且非导 电外部结构262使用氧化物来实现。可替代地，第一隔离结构232和第二隔离机构234均 可以仅使用非导电材料例如氧化物来实现。
[0028] 如图2另外所示，第一掺杂区216水平地位于第一隔离结构232和第二隔离结构 234之间并与二者接触。进一步地，没有第二导电类型（例如，ρ型）的区域水平地位于第 一隔离结构232和第二隔离结构234的任何部分之间。
[0029] 此外，第一掺杂区216具有水平部分264,该水平部分264与半导体本体210的顶 表面212接触并且从第一隔离结构232的外侧壁表面244连续延伸至第二隔离结构234的 外侧壁表面254。水平部分264具有重掺杂浓度（例如，>1 X IO19原子数/cm3)并具有基本 一致的掺杂浓度。
[0030] 进一步地，第一掺杂区216的第一部分266围绕底表面246延伸并部分延伸到第 一隔离结构232的内侧壁表面242上。此外，第一掺杂区216的第二部分268围绕底表面 256延伸并部分延伸到第二隔离结构234的内侧壁表面252上。
[0031] 因此，第二掺杂区218的第一部分与在坚直方向上位于顶表面212和第一掺杂区 216的第一部分266之间的第一隔离结构232的内侧壁表面242接触。进一步地，第二掺杂 区218的第二部分与在坚直方向上位于顶表面212和第一掺杂区216的第二部分268之间 的第二隔离结构234的内侧壁表面252接触。此外，在该示例中，第一掺杂区216的底表面 270与半导体本体210的底表面214在坚直方向上间隔分开。
[0032] 图3A-3K示出形成半导体结构的示例方法300中的步骤。
[0033] 图3A示出在半导体本体310上沉积氧化物层312,然后在氧化物层312上沉积氮 化物层314并且在氮化物层314上沉积氧化物层315。本体310可以是常规形成的半导体 本体310例如单晶硅诸如外延硅或者硅晶圆。氧化物层312、氮化物层314以及氧化物层 315均可以具有一定范围的厚度。在该示例中，氧化物层312具有约150A的厚度，氮化物 层314具有约2000A的厚度，并且氧化物层315具有约3000A的厚度。进一步地，氧化物 层312可以使用热生长氧化物来实现，而氧化物层315可以使用任何类型的沉积的二氧化 硅（SiO 2)层来实现。
[0034] 然后，约1 μ m厚的图案化光刻胶层316形成在氧化物层315的顶表面上。图案化 光刻胶层316以常规方式形成，包括沉积一层光刻胶，将光线投射穿过被称为掩模的图案 化黑/透明玻璃板以在该光刻胶层上形成图案化图像，以及去除通过暴露于光线而被软化 的成像的光刻胶区域。
[0035] 如图3B所示，在已经形成图案化光刻胶层316之后，氧化物层315的暴露区域以 及氮化物层314和氧化物层312的下衬区域被蚀刻，以形成硬掩模320,该硬掩模320具有 完全延伸穿过硬掩膜320的多个开口。在已经形成硬掩模320之后，以常规方式去除图案 化光刻胶层316。
[0036] 如图3C所示，在去除图案化光刻胶层316之后，通过硬掩模320中的开口来蚀刻 半导体本体310以形成多个沟槽开口 322。沟槽开口 322可以具有一定范围的深度、宽度 和在横向邻近的开口 322之间的间隔。在该示例中，沟槽开口 322具有2. 5μπι的深度R、 0. 7μπι的宽度S以及0. 5μπι的横向邻近的开口 322之间的间隔Τ。沟槽开口 322具有侧 壁，这些侧壁也可以具有一定范围的侧壁角，其中90°侧壁角基本垂直于半导体本体310 的顶表面。在该示例中，沟槽开口 322具有88°的侧壁角。
[0037] 如图3D所示，在已经形成沟槽开口 322之后，将非导电衬垫330共形地沉积在硬 掩模320和半导体本体310的暴露区域上，以形成沟槽开口 322的衬垫。例如，衬垫330可 以通过热生长氧化物来形成至约200Α的深度，然后使用次大气压化学气相沉积（SACVD) 来沉积氧化物层至约2000Α的深度。
[0038] 接着，在已经形成非导电衬垫330之后，将导电层332沉积在非导电衬垫330上， 以填充沟槽开口 322的剩余部分。在该示例中，通过常规地将多晶硅层沉积在非导电衬垫 330上以填充沟槽开口 322的剩余部分来形成导电层332。在以常规的方式沉积多晶硅层 之后，可以使用掺杂剂原位掺杂或注入该多晶硅层。在该示例中，多晶硅层被掺杂以具有η 导电类型。
[0039] 接下来，如图3Ε所示，以常规方式将导电层332、非导电衬垫330以及氧化物层 315平坦化，例如，使用回蚀或者化学机械抛光。该平坦化继续进行直到已经从氮化物层 314的顶表面去除氧化物层315,从而形成填充沟槽开口 322的多个沟槽隔离结构333。
[0040] 因此，在该示例中，沟槽隔离结构333具有多晶硅核心334和非导电外部结构336。 非导电外部结构336进而具有与由沟槽开口 322暴露出的半导体本体310接触的非导电外 表面337。
[0041] 可替代地，不使用多晶硅核心334和非导电外部结构336来实现沟槽隔离结构 333,而可以仅使用非导电材料来实现沟槽隔离结构333。在这种情况下，不使用非导电材料 形成沟槽开口 322的衬垫，而使用非导电材料填充沟槽开口 322。
[0042] 如图3F所示，在已经形成沟槽隔离结构333之后，使用常规工序去除氮化物层 314。接着，如图3G所示，以常规方式在氧化物层312的顶表面和沟槽隔离结构333上形成 图案化光刻胶层340。
[0043] 一旦已经形成图案化光刻胶层340,掺杂剂就被注入到水平邻近的一对沟槽隔离 结构333之间的半导体本体310中。在该示例中，注入物具有大于IX IO19原子数/cm3的 掺杂浓度。注入之后，以常规方式去除图案化光刻胶层340。
[0044] 接下来，如图3H所示，半导体本体310通常在1150°C下被退火以驱进注入物并形 成下沉区342。当多晶硅被用于实现导电层332时，多晶硅能够经受1150°C的退火，而不会 产生有害的应力影响。
[0045] 如图31所示，在已经形成下沉区342之后，以常规方式在氧化物层312和沟槽隔 离结构333的顶表面上形成图案化光刻胶层344。一旦已经形成图案化光刻胶层344,掺杂 剂将被注入到半导体本体310中，以形成其他器件的多个阱结构，并且同时进一步掺杂下 沉区342。注入之后，以常规方式去除图案化光刻胶层344。
[0046] 接着，如图3J所示，半导体本体310通常在1100°C下被退火以驱进注入物并且由 下沉区342形成下沉区350。在该示例中，下沉区350具有约6 μ m或者更大的深度A、n导 电类型、大于IX 1〇19原子数/cm3的峰值掺杂浓度以及约4. 5 Ω / □的薄层电阻。
[0047] 如图3J进一步所示，附加的退火允许下沉区350延伸到沟槽隔离结构333的相反 侧之上，并且进一步水平地向外延伸一距离E。在该示例中，距离E为约1.5μπι。当下沉区 仅被用于横向隔离时，可以使用下沉区342(不需要用于形成下沉区350所要求的附加的注 入和退火）。
[0048] 在已经形成下沉区350之后，该方法可以按照常规步骤进行下去，如图3Κ所示，这 些步骤可以包括：在半导体本体310和沟槽隔离结构333的顶表面上形成非导电层352,在 非导电层352中形成暴露出多晶硅核心334和下沉区350的间隔分开的开口，形成与下沉 区350进行电气连接的金属触点354,以及形成与多晶硅核心334进行电气连接的金属触点 356。接触到多晶硅核心334的金属触点356可以可选地被省略。
[0049] 下沉区350的一个优势是下沉区350具有充分小于现有技术图1所示的下沉区 112的宽度Y的宽度W。在该示例中，宽度W是2E+2S+T的总和，其在该示例中为约5 μ m。 这是现有技术图1所示的下沉区112的宽度Z的约一半。此外，对于较高电压器件，可以获 得下沉区的宽度的更大减少。因此，下沉区350的宽度独立于所要求的坚直深度。
[0050] 本发明的另一优势是限制横向扩散（其包含沟槽隔离结构333之间的大部分下沉 区350)以减小薄层电阻。因此，通过在已经形成沟槽隔离结构333之后形成下沉区350(其 对本发明是必要的），沟槽隔离结构333显著地限制下沉区350的最终宽度。
[0051] 图4示出修改的半导体结构400的示例。
[0052] 如图4所示，半导体结构400与半导体结构200的不同之处在于半导体结构400 包括与第一隔离结构232的内侧壁表面242接触的阱410。在这个示例中，阱410具有η导 电类型和掺杂浓度，该掺杂浓度大于第二掺杂区218的掺杂浓度而小于第一掺杂区216的 掺杂浓度。
[0053] 因此，第二掺杂区218的第一部分与在坚直方向上处于阱410的底表面和第一掺 杂区216的第一部分266之间的第一隔离结构232的内侧壁表面242接触。例如，可以与 形成DMOS晶体管的η型漏极延伸区同时形成阱410。在这个示例中，通过修改图案化光刻 胶层344以暴露出将形成阱410的位置处的半导体本体310的区域来形成阱410。进一步 地，包括金属触点如金属触点354的金属互连结构可以被用于将掺杂区216电气连接到阱 410,以减轻表面变化问题。
[0054] 图5示出另一修改的半导体结构500的示例。
[0055] 如图5所示，半导体结构500与半导体结构400的不同之处在于半导体结构500使 用阱510替代阱410。阱510进而与阱410的不同之处在于阱510比阱410更深且向下延 伸至与掺杂区216接触。在这个示例中，阱510与第一隔离结构232的内侧壁表面242接 触。
[0056] 此外，阱510具有η导电类型和掺杂浓度，该掺杂浓度大于第二掺杂区218的掺杂 浓度而小于第一掺杂区216的掺杂浓度。例如，可以与形成其他器件的η型阱同时形成阱 510。在该示例中，通过修改图案化光刻胶层344以暴露出将形成阱510的位置处的半导体 本体310的区域来形成阱510。
[0057] 本领域技术人员将认识到可以对所描述的示例做出其他修改，并且还将认识到在 要求保护的本发明范围内许多其他实施例是可能的。
【权利要求】
1. 一种半导体结构，其包括： 半导体材料，其具有顶表面、与所述顶表面接触的第一掺杂区、与所述第一掺杂区接触 的第二掺杂区以及多个沟槽，每个沟槽从所述顶表面向下延伸到所述半导体材料中，所述 第一掺杂区具有第一导电类型，所述多个沟槽相互间隔分开、具有基本相等的深度并且包 括第一沟槽和第二沟槽；以及 位于所述多个沟槽中的多个隔离结构，所述多个隔离结构被间隔开并包括第一隔离结 构和第二隔离结构，所述第一隔离结构具有与由所述第一沟槽暴露出的所述半导体材料接 触的非导电表面，所述第二隔离结构具有与由所述第二沟槽暴露出的所述半导体材料接触 的非导电表面，所述第一掺杂区位于所述第一隔离结构和所述第二隔离结构之间并与二者 接触，没有第二导电类型的区域水平地位于所述第一隔离结构和所述第二隔离结构之间。
2. 根据权利要求1所述的半导体结构，其中所述第一掺杂区的掺杂浓度充分大于所述 第二掺杂区的掺杂浓度。
3. 根据权利要求2所述的半导体结构，其中所述第一掺杂区包括与所述半导体材料的 所述顶表面接触并从所述第一隔离结构连续延伸到所述第二隔离结构的水平部分，所述水 平部分具有基本一致的掺杂浓度。
4. 根据权利要求2所述的半导体结构，其中： 所述第一隔离结构的所述非导电表面包括第一内侧壁表面、第一外侧壁表面以及将所 述第一内侧壁表面连接到所述第一外侧壁表面的第一底表面；并且 所述第二隔离结构的所述非导电表面包括第二内侧壁表面、第二外侧壁表面以及将所 述第二内侧壁表面连接到所述第二外侧壁表面的第二底表面。
5. 根据权利要求4所述的半导体结构，其中所述第一掺杂区与所述第一外侧壁表面接 触并且从所述第一外侧壁表面连续延伸至与所述第二外侧壁表面接触。
6. 根据权利要求5所述的半导体结构，其中所述第一掺杂区的一部分在所述第一底表 面周围延伸并部分延伸到所述第一内侧壁表面上；并且所述第一掺杂区的一部分在所述第 二底表面周围延伸并部分延伸到所述第二内侧壁表面上。
7. 根据权利要求6所述的半导体结构，其中所述第二掺杂区的一部分沿所述第一内侧 壁表面在坚直方向上位于所述顶表面和所述第一掺杂区之间；并且所述第二掺杂区的一部 分沿所述第二内侧壁表面在坚直方向上位于所述顶表面和所述第一掺杂区之间。
8. 根据权利要求6所述的半导体结构，其进一步包括与所述第一内侧壁表面和所述第 二掺杂区接触的所述第一导电类型的阱。
9. 根据权利要求2所述的半导体结构，其中所述半导体材料具有底表面；并且所述第 一掺杂区与所述半导体材料的所述底表面在坚直方向上间隔分开。
10. 根据权利要求2所述的半导体结构，其中所述第一隔离结构包括多晶硅核心和非 导电外部结构，所述非导电外部结构与所述多晶硅核心的侧壁表面和底表面接触，以将所 述第二掺杂区与所述多晶硅核心电气隔离。
11. 根据权利要求2所述的半导体结构，其进一步包括：与所述半导体材料的所述顶表 面接触的非导电层；以及金属触点，其延伸穿过所述非导电层以与所述第一掺杂区建立电 气连接。
12. -种半导体结构，其包括： 半导体材料，其具有顶表面、与所述顶表面接触的第一掺杂区以及与所述第一掺杂区 接触的第二掺杂区，所述第一掺杂区具有充分大于所述第二掺杂区的掺杂浓度的掺杂浓 度；以及 多个沟槽隔离结构，其每一个都从所述顶表面向下延伸到所述半导体材料中，所述多 个沟槽隔离结构彼此间隔分开、具有基本相等的深度并包括第一沟槽隔离结构和第二沟槽 隔离结构， 所述第一掺杂区包括与所述半导体材料的所述顶表面接触并从所述第一隔离结构连 续延伸到所述第二隔离结构的水平部分，所述水平部分具有基本一致的掺杂浓度。
13. 根据权利要求12所述的半导体结构，其进一步包括：与所述半导体材料的所述顶 表面接触的非导电层；以及金属触点，其延伸穿过所述非导电层以与所述第一掺杂区建立 电气连接。
14. 一种形成半导体结构的方法，其包括： 在半导体材料中形成多个沟槽，所述多个沟槽相互间隔分开、具有基本相等的深度并 包括第一沟槽和第二沟槽； 形成位于所述多个沟槽中的多个非导电结构，所述多个非导电结构间隔分开并且包括 位于所述第一沟槽中的第一非导电结构和位于所述第二沟槽中的第二非导电结构；以及 形成掺杂区，所述掺杂区位于所述第一导电结构和所述第二导电结构之间并与二者接 触，所述掺杂区具有第一导电类型，没有第二导电类型的区域水平地位于所述第一非导电 结构和所述第二非导电结构之间。
15. 根据权利要求14所述的方法，其中： 所述第一非导电结构包括第一内侧壁表面、第一外侧壁表面以及将所述第一内侧壁表 面连接到所述第一外侧壁表面的第一底表面；并且 所述第二非导电结构包括第二内侧壁表面、第二外侧壁表面以及将所述第二内侧壁表 面连接到所述第二外侧壁表面连接的第二底表面。
16. 根据权利要求15所述的方法，其中所述掺杂区与所述第一外侧壁表面接触并且从 所述第一外侧壁表面连续延伸至与所述第二外侧壁表面接触。
17. 根据权利要求16所述的方法，其中： 所述掺杂区的一部分在所述第一底表面周围延伸并部分延伸到所述第一内侧壁表面 上，以便在坚直方向上定位成与所述半导体材料的顶表面间隔分开；并且 所述掺杂区的一部分在所述第二底表面周围延伸并部分延伸到所述第二内侧壁表面 上，以便在坚直方向上定位成与所述半导体材料的顶表面间隔分开。
18. 根据权利要求17所述的方法，其进一步包括形成所述第一导电类型的阱，所述阱 与所述第一内侧壁表面和所述半导体材料的顶表面接触。
19. 根据权利要求17所述的方法，其中所述第一隔离结构包括多晶硅核心和非导电外 部结构，所述非导电外部结构与所述多晶硅核心的侧壁表面和底表面接触。
20. 根据权利要求17所述的方法，其进一步包括：形成与所述半导体材料的顶表面接 触的非导电层；以及 形成金属触点，所述金属触点延伸穿过所述非导电层以与所述掺杂区建立电气连接。
【文档编号】H01L21/265GK104412365SQ201380034912
【公开日】2015年3月11日 申请日期:2013年7月2日 优先权日:2012年7月2日
【发明者】B·胡, S·彭德哈克, G·马图尔, T·塔穆拉 申请人:德克萨斯仪器股份有限公司