形成导电铜结构的阻障层的方法
形成导电铜结构的阻障层的方法
【专利摘要】本文涉及形成导电铜结构的阻障层的方法，所揭露的一种例示性方法包括：在绝缘材料层中形成凹槽/贯孔；在至少该凹槽/贯孔中形成阻障层；于形成该阻障层之后，进行至少一项制程作业以将锰引进该阻障层中并且借此界定含锰阻障层；在该含锰阻障层之上形成实质纯铜基晶种层；在该铜基晶种层之上沉积主体铜基材料以便过量填充(overfill)凹槽/贯孔；以及移除位于该凹槽/贯孔外侧的过剩材料借此界定铜基导电结构。
【专利说明】形成导电铜结构的阻障层的方法
【技术领域】
[0001] 一般而言，本揭露关于精密半导体装置的制造，具体而言，指在集成电路产物上所 形成如导电线/贯孔的铜基导电结构所用的阻障层的各种形成方法。
【背景技术】
[0002] 如CPU、储存装置、ASIC (特殊应用集成电路）及诸如此类先进集成电路的制造，需 要根据所指定电路布局在给定芯片区域上形成如晶体管、电容器、电阻器等大量电路组件。 在使用例如M0S (金属氧化物半导体）技术制造复杂集成电路期间，百万颗例如N型沟道晶 体管（NFET)及/或P型沟道晶体管（PFET)的晶体管形成于包括有结晶半导体层在内的基 底上。场效晶体管无论所想的是NFET晶体管或PFET晶体管，通常都包括形成于半导体基 底中并且由沟道区隔开的掺杂源极与漏极区。栅极绝缘层位于沟道区上以及导电栅极电极 位于栅极绝缘层上。借由对栅极电极施加适度电压，沟道区变为导电并且容许电流由源极 区流至漏极区。
[0003] 在现代超高密度集成电路中，晶体管的实体尺寸在过去数十年已稳定减小 (decreased)以增强半导体装置的效能及电路的整体功能。例如，现代晶体管装置上的栅极 长度（介于源极与漏极区之间的距离）数年来已持续缩减（reduced)并且预期在未来进一 步小型化（scaling)(尺寸缩减）。晶体管装置的沟道长度正在（ongoing)并且持续减小已 改良晶体管的操作速度以及使用此些晶体管所形成的集成电路。然而，随着进行中的特征 尺寸缩小（shrinkage)出现了某些问题，其可能部分抵消借由此特征尺寸缩减所得到的好 处。例如，由于沟道长度减小，相邻晶体管之间的间距同样减小，借此增加每个单位面积的 晶体管密度。此小型化也限制了用以对晶体管提供电性连接手段所形成的导电接触组件以 及结构的尺寸，这具有增加导电接触组件及结构的电阻的效应。基本上，特征尺寸的缩减及 聚积密度（packing density)的增大于装置层级（level)以及装置层级上所形成的各个金 属化层内都使现代集成电路装置上的每件东西更拥挤。
[0004] 一般而言，由于现代集成电路的大量电路组件及所需复杂布局，故无法在其上制 造有晶体管等电路组件的相同层级内建置（establish)个别（individual)电路组件的电 性连接。反而是，现代集成电路产物具有多个所谓的金属化层层级，其统（collectively) 含产物用的「配线（wiring)」图案，亦即对晶体管和电路提供电性连接的导电结构，如导电 金属贯孔和导电金属线。一般而言，导电金属线用于提供层级内（intra-level)(相同层 级）的电性连接，而层级间（inter-level)(层级之间）的连接则为垂直连接，其亦称为贯 孔。简言之，垂直取向的导电贯孔结构在各个堆栈式金属化层之间提供电性连接。因此，例 如线件和贯孔等此些导电结构的电阻在集成电路产物的总体（overall)设计中成为显著 问题，理由在于这些组件的剖面面积相应减小，这对最终产物或电路的有效电阻及总体效 能可具有显著影响。
[0005] 改良各个金属化系统的功能及效能能力（performance capability)也已成为设 计现代半导体装置的重要态样。此些改良的一个实施例反应在增加集成电路装置中的铜金 属化系统的使用以及此些装置中所谓「低k」（具有电介常数小于大约3的材料）的使用。铜 金属化系统相较于例如将钨用于导电线和贯孔的先前金属化系统展现出改良型导电性。相 较于其它具有较高电介常数的电介材料，低k电介材料的使用趋向于借由降低串扰（cross talk)来改良信号对噪声比（S/N比）。然而，相较于一些其它先前使用的电介材料，此些低 k电介材料的使用因其趋向于对非期望（undesirable)金属迁移的抵抗性（resistant)较 低而会有问题。
[0006] 铜属于难以使用传统掩膜（masking)及蚀刻技术予以直接蚀刻的材料。因此，现 代集成电路装置中例如导电线或贯孔的导电铜结构通常是利用已知的单或双镶嵌技术形 成。一般而言，镶嵌技术包括（1)在绝缘材料层中形成凹槽/贯孔，（2)沉积一个或多个较 薄阻障或衬垫层（例如TiN、Ta、TaN)，（3)在阻障层上形成铜晶种层，（4)进行主体铜沉积 制程以形成横越基底并且在凹槽/贯孔中的主体铜材料，以及（5)进行至少一道化学机械 研磨（CMP)制程以移除各种材料位于凹槽/贯孔外侧的过剩部分以界定最终导电铜结构。 铜材料通常是在借由物理气相沉积于阻障层上沉积薄导电铜晶种层后借由进行电化学铜 沉积制程予以形成。
[0007] 图1描述代表性先前技术导电铜结构10的一个例示性实施例，例如导电铜线。铜 结构10位于借由进行已知光光刻及蚀刻技术在绝缘材料层11中形成的凹槽14内。研磨 终止层12位于绝缘材料层11之上。如上所述，在本实施例中，第一阻障层16及第二阻障 层18位于凹槽14中。在一个例示性实施例中，第一阻障层16可为氮化钽（TaN)层而第二 阻障层18可为钽（Ta)层。阻障层16、18可使用物理气相沉积（PVD)制程予以形成。阻障 层16、18的厚度可取决于特定应用而变，例如0. 5至3奈米（nm)。也在图1中所示的是一 个例示性铜基晶种层20。在较新的装置产生中，铜基晶种层20通常是铜合金，例如铜铝或 铜锰。铜晶种层20的厚度可取决于特定应用而变，例如40至50奈米。最后，铜线10包括 主体铜材料区22。在所述实例中，铜晶种层20描述为仍可看成是离散层，但在真实装置中， 所有或大部分晶种层20都将被有效并入并且变为部分主体铜材料22。层件16、18、20的相 对尺寸及区域22可在图1中放大而有助于说明。层件及材料的类似配置将用于在绝缘材 料层11中形成导电贯孔。
[0008] 尽管这些年来已证实上述铜线10及类似构造的铜基线/贯孔的组构有作用，但其 逐渐变得更难以满足当前（ongoing)对于使用此处理流程的越来越小的导电线与导电贯 孔以及阻障层与铜晶种层用传统材料的需求。例如，通常包括合金元素铝和锰作为部分铜 基晶种层20,亦即铜合金晶种层，以提升导电结构的总体可靠度。更明确地说，铝和锰是为 了降低可使导电结构10的效能能力衰减的非期望电子迁移而添加至铜晶种层。随着导电 结构10的总体尺寸因装置小型化而缩减，确保提供此些合金元素的量或浓度充足以降低 电子迁移对更小导电结构10的负面影响甚至更重要。不幸的是，此些合金元素的导电性比 纯铜更低。结果，使用包括有此些合金元素在内的铜基晶种层趋向于因此些合金材料内含 于铜晶种层而增加导电结构10的总体电阻。最后，导电结构10的实体尺寸因装置小型化 所致的绝对缩减（sheer reduction)意谓着凹槽14内供所有通常在形成此导电结构10时 所形成的材料层用的实体空间较少。阻障层16、18以及铜合金晶种层20的导电性通常全 都小于主体铜材料22。然而，由于通常直到形成其它例如阻障层16、18和铜合金晶种层20 等层件之后才在凹槽14内形成主体铜材料22,故更具导电性的主体铜材料22所占有的凹 槽体积相对于较低导电性材料16、18、及20正在减小。因此，导电结构10的总体电阻正随 着装置持续小型化而增加。
[0009] 本揭露针对形成用于铜基导电结构的阻障层的各种方法，其可解决或至少降低某 些以上所提出的问题。
【发明内容】
[0010] 底下呈现简化的
【发明内容】
以便基本理解本发明的某些态样。本内容不在于详尽概 述本发明。用意不在于识别本发明的主要或关键要素或描述本发明的范畴。唯一目的在于 以简化形式介绍某些概念作为后文所述更详细说明的引言。
[0011] 基本上，本揭露针对集成电路上所形成如导电线/贯孔的铜基导电结构所用的含 锰阻障层的各种形成方法。本文所揭露的一种例示性方法包括在绝缘材料层中形成凹槽/ 贯孔，在至少凹槽/贯孔中形成阻障层，在形成阻障层后，进行至少一道制程作业以将锰引 进阻障层中并借此界定含锰阻障层，在含锰阻障层上形成实质纯铜基晶种层，在实质纯铜 基晶种层上沉积主体铜基材料以便过量填充凹槽/贯孔，以及移除位于凹槽/贯孔外侧的 过剩材料借此界定铜基导电结构。
[0012] 本文所揭露的另一种例示性方法包括在绝缘材料层中形成凹槽/贯孔，在至少凹 槽/贯孔中形成阻障层，其中阻障层由后述材料的至少其中一者所构成：钽（Ta)、铌（Nb)、 钨（W)、钒（V)、铪（Hf)、钛（Ti)以及锆（Zr)，在形成阻障层后，进行等离子掺杂制程作业或 至少一道离子注入制程的其中一者以将锰引进阻障层并且借此界定含锰阻障层，在含锰阻 障层上形成实质纯铜基晶种层，在实质纯铜基晶种层上沉积主体铜基材料以便过量填充凹 槽/贯孔，以及移除位于凹槽/贯孔外侧的过剩材料借此界定铜基导电结构。
[0013] 本文所揭露的又另一种例示性方法包括在绝缘材料层中形成凹槽/贯孔，在至少 凹槽/贯孔中形成阻障层，在形成阻障层后，进行垂直取向离子注入制程和多个倾角离子 注入制程以将锰引进阻障层中并借此界定含锰阻障层，在含锰阻障层上形成实质纯铜基晶 种层，在实质纯铜基晶种层上沉积主体铜基材料以便过量填充凹槽/贯孔，以及移除位于 凹槽/贯孔外侧的过剩材料借此界定铜基导电结构。
[0014] 本文所揭露的又另一种例示性方法包括在绝缘材料层中形成凹槽/贯孔，在至少 凹槽/贯孔中形成第一阻障层，其中第一阻障层由第一材料组合所构成，其包括后述Y族材 料的至少其中一者：钽（Ta)、铌（Nb)、钨（W)、钒（V)、铪（Hf)、钛（Ti)和锆（Zr)，以及后述 X族材料的至少其中一者：钛（Ti)、钴（Co)、钌（Ru)、锰（Μη)、铝（A1)、镍（Ni)、铬（Cr)和 钥（Mo)，在形成第一阻障层后，于第一阻障层之上形成第二阻障层，其中第二阻障层由第二 材料组合所构成，其包括Y族材料的至少其中一者和X族材料的至少其中一者，并且其中， 第二材料组合不同于第一材料组合，在第二阻障层上形成实质纯铜基晶种层，在铜基晶种 层上沉积主体铜基材料以便过量填充凹槽/贯孔，以及移除位于凹槽/贯孔外侧的过剩材 料借此界定铜基导电结构。
【专利附图】
【附图说明】
[0015] 本揭露可配合附图参照底下说明予以理解，其中相称的参考组件符号视为相称的 组件，以及其中：
[0016] 图1描述使用传统技术所形成的先前技术导电结构的例示性实施例；以及
[0017] 图2A至图2Q描述本文所揭露的形成铜基导电结构所用的阻障层的各种新颖方 法。
[0018] 尽管本文所揭示的专利标的（subject matter)容许各种改进和替代形式，但其特 定具体实施例仍已借由图式中的实施例予以表示并且在本文中予以详述。然而，应理解的 是，本文对特定具体实施例的说明其用意不在于限制本发明于所揭露的特殊形式，相反地， 用意在于含括落于如申请专利范围所界定本发明精神与范畴内的所有改进、等效以及替代 者。
[0019] 符号说明
[0020] 10 导电铜结构 11 绝缘材料层
[0021] 14 凹槽 16 第一阻障层
[0022] 18 第二阻障层 20 铜基晶种层
[0023] 22 主体铜材料区100 集成电路
[0024] 102 绝缘材料层 104 凹槽/贯孔
[0025] 105 铜基导电结构106 掩膜层
[0026] 108YAX阻障层 11〇γΑχ阻障层
[0027] 112 铜基晶种层 114 主体铜
[0028] 116ΥΑΧ阻障层 120 制程作业
[0029] 122 制程作业 124 沉积制程
[0030] 130 传统阻障层 140 硅层。
【具体实施方式】
[0031] 底下说明的是本发明的各种例示性具体实施例。为了厘清，未在本说明书中说明 实际实作的所有特征。当然将了解的是，在任何此实际具体实施例的研制中，必须施作许多 实作特定性决策以达成研制者的特定目的，如符合系统相关与商业相关限制条件，其视实 作而不同。再者，将了解的是，此研制计划可能复杂且耗时，不过却属本技术上具有普通技 能者所从事具有本揭露效益的例行事务。
[0032] 现在将参照【专利附图】
【附图说明】本专利标的。图式中所示意的各种结构、系统及装置其目的 仅在于说明而非为了以所属领域的技术人员所熟知的细节混淆本揭露。虽然如此，仍含括 附图以说明并且解释本揭示的例示性实施例。应该理解并且解读本文的用字及词组与所属 相关领域的技术人员所理解的用字及词组具有兼容的意义。术语或词组的特殊定义，亦即， 有别于所属领域的技术人员所理解的普通及惯用意义的定义，用意是要借由本文对于术语 或词组的一致性用法予以隐喻。就术语或词组用意在于具有特殊意义，亦即，不同于所属领 域的技术人员所理解的术语或词组，的方面来说，此特殊定义将在说明书中以直接并且明 确提供术语或词组特殊定义的明确方式予以清楚提出。
[0033] 本揭露针对集成电路产物上所形成如导电线/贯孔的铜基导电结构所用的阻障 层的各种新颖性形成方法。对于所属领域的技术人员在完整阅读本申请书后将轻易显而易 知的是，本方法适用于例如NFET、PFET、CMOS等各种技术，并且可轻易应用于包括但不局限 于ASIC、逻辑装置、内存装置等在内的各种装置。请参阅附图，现在将更详细说明的是本文 所揭露的方法的各个例示性具体实施例。
[0034] 一般而言，用于形成铜基导电结构的先前技术方法及结构有时会为了防止或降低 最终导电铜结构的非期望电子迁移而集中将铝和锰之类的各种合金元素添加至铜基晶种 层。本文所揭露的新颖方法及结构含括技术、材料及结构，其中阻障层由可将含括此些合金 材料于铜晶种层中的需要消除或降低的材料所制成。基本上，本文所揭露的一个或多个阻 障层由材料组合所制成。在一个实施例中，本文所揭露的阻障层可由至少一种选自底下识 别为「Y族」材料的材料以及至少一种选自底下识别为「X族」材料的材料所组成。在本文所 使用的数序（numbering sequence)中，例如108γ的下标（subscript)「Y」表示给定材料层 包括至少一种选自底下识别为「Y族」材料的材料，而例如l〇8 YAx的后缀（suffix)「Ax」则 表示给定材料层为包括有至少一种选自底下识别为「X族」材料的材料在内的合金（「A」）。 来自本文所揭露的任何特定阻障层中的X与Y族的材料的相对量可取决于特定应用而变。 基本上，Y族材料的组合量或浓度将合计为最终阻障层中X族材料的至少约2%。在某些情 况下，X与Y族材料的组合量或浓度在最终阻障层中将接近或等于约100%。
[0035] 图2A是例示性集成电路装置100在早期制造阶段形成于半导体基底（图未示） 之上的简化图。装置100可为使用如导电线或贯孔的通常在集成电路装置上所发现任何类 型的导电铜结构的任何类型的集成电路装置。于图2A所示的制造点，已借由利用图案化掩 膜层106进行已知的光光刻及蚀刻技术而在绝缘材料层102中形例示性凹槽/贯孔104。 凹槽/贯孔104的用意是表示在任何类型的绝缘材料102中所形成的任何类型的开口、凹 部或凹槽，其中可形成导电铜结构。凹槽/贯孔104可为任何期望的形状、深度或组构。例 如，在某些具体实施例中，凹槽/贯孔104为未延伸至下方材料层（underlying layer of material)的典型凹槽，如图2A所示的例示性凹槽104。在其它具体实施例中，凹槽/贯孔 104可为例如典型贯孔的穿孔型特征（through-hole type feature),其整个延伸穿过绝缘 材料层102并且曝露下方材料层或下方导电结构（图未示），如下方金属线。因此，凹槽/ 贯孔104的形状、尺寸、深度或组构不应视为本发明的限制。凹槽/贯孔104可利用例示性 图案化掩膜层106借由进行干反应性离子蚀刻制程等各种不同蚀刻制程的任何一种予以 形成。请继续参阅图2A，已在装置100之上及凹槽/贯孔104中沉积例示性阻障层108 YAX 与110YAX、铜基晶种层112以及主体铜114的主体沉积层。
[0036] 图2B描述产物100,已对产物100进行如化学机械研磨（CMP)制程的一或多道平 整化制程后，用以移除位于凹槽/贯孔104外侧的过剩材料并且借此界定使用一或多个本 文所揭露的新颖性阻障层结构的铜基导电结构105的一种例示性具体实施例。在一个实施 例中，一或多道CMP制程中止（stop)于层件106上。在所述实施例中，本文所揭露的两个 例示性阻障层（108 YAX，110YAX)用于形成例示性铜基导电结构105。然而，所属领域的技术 人员将了解的是，在完整阅读本申请书后，本文所揭露的导电铜结构可使用一或多个本文 所揭露的新颖性阻障层予以形成，例如在图2A至2B中，可以省略阻障层110 YAX。另外，底下 将更完全说明的是，本文所揭露的产物100另可包括一或多个由传统阻障层材料制成的阻 障层。在一个具体实施例中，阻障层108 YAX、110YAX可由Y族及X族材料的不同组合所构成。 例如，阻障层108 YAX可由钽钴构成，而阻障层110YAX可由钽钛构成。在另一个实施例中，阻 障层108 YAX可由鹤错构成，而阻障层110#)(可由银猛构成。
[0037] 在一个特殊例示性实施例中，借由在一或多个阻障层108ΥΑΧ、110 ΥΑΧ中包括各种合 金元素，晶种层112可由实质纯铜制成，亦即通常在先前技术铜晶种层中发现的合金元素， 如铝和锰，未出现在本文所揭露的实质纯铜晶种层112中。如本文所使用并且在权利要求 书中，「实质纯铜」意指由具有所属领域的技术人员所知典型成分的非合金标材（target) 沉积的铜材料或呈至少99%纯度的铜材料。
[0038] 装置100的各个组件及层件可使用各种不同材料并且借由进行各种已知技术而 初始形成。例如，绝缘材料层102可由例如二氧化硅、低k绝缘材料（k值低于3)等任何一 种绝缘材料所构成，其可形成为任何期望厚度并且可借由进行例如化学气相沉积（CVD)制 程或旋涂式沉积（S0D)制程等形成。形成凹槽/贯孔104时使用的图案化掩膜层106可使 用已知的光光刻及/或蚀刻技术形成。因为可由例如光阻材料、硅氮化物、硅氮氧化物、二 氧化硅、金属等各种材料所构成，所以图案化掩膜层106在本质上属代表性。再者，图案化 掩膜层106可由例如接垫氧化物层（pad oxide layer)(图未示）及形成于接垫氧化物层 上的接垫氮化硅层所构成。因此，图案化掩膜层106的特定形式与组成及其制作方式不应 该视为本发明的限制。在图案化掩膜层106由一或多个硬掩膜层构成的情况下，此些层件 可借由进行如CVD制程、原子层沉积（ALD)制程、物理气相沉积（PVD)制程、或此些制程的 等离子增强版等各种已知的处理技术形成，并且此（些）层件的厚度可取决于特定应用而 变。在一个例示性具体实施例中，图案化掩膜层106为氮化硅的硬罩层，其借由进行CVD制 程沉积氮化硅层然后使用已知侧壁影像转移技术及/或光光刻技术配合进行已知蚀刻技 术而初始形成。
[0039] 图2C至2D描述其中单阻障层116YAX是形成作为形成导电结构105的另一例示性 具体实施例的部份制程的例示性具体实施例。图2D描述已进行一或多道CMP制程后的产物 100。在本特定实施例中，可在形成阻障层116 YAX时将材料「X」和「Y」引进阻障层116YAX。 或者，阻障层116 YAX可单纯为一或多个上述阻障层108YAX、110 YAX的较厚版。底下将更详细 说明的是可形成阻障层116YA X的一种特定方式。
[0040] 本文所揭露的阻障层的厚度可取决于特定应用而变。在一个例示性具体实施例 中，每一个阻障层108 YAX、110YAX的厚度都可为大约0. 5至3奈米。关于本文所揭露的阻障 层的形成，Y族材料包括钽（Ta)、铌（Nb)、钨（W)、钒（V)、铪（Hf)、钛（Ti)、或锆（Zr)、以及 由此些材料制成的氮化物、硼化物或磷化物。本文所参照的X族材料包括钛（Ti)、钴（Co)、 钌（Ru)、锰（Μη)、铝（A1)、镍（Ni)、铬（Cr)和钥（Mo)、以及由此些材料制成的氮化物、碳化 物、碳氮化物、硼化物或磷化物。
[0041] 将参阅图2E至2H说明本文所揭露的各种方法的一个例示性具体实施例，其中上 述「X」与「Y」数字标号及阻障层的交叉影线底纹（cross-hatch shading)将用于帮助清楚 理解本文所揭露的方法。为此，图2E描述于进行保形沉积制程以形成初始阻障材料层108γ 的制造点的产物。在本实施例中，阻障层未包括任何上述X族元素，如缺乏阻障材料层l〇8Y 的任何剖面底纹所反映者。可使用例如CVD、PVD、ALD、或此些制程作业的等离子增强版等 任何传统制程作业形成阻障材料层108 γ。
[0042] 其次，如图2F所示，对产物100进行一或多道制程作业120以将一或多种X族材料 引进阻障材料层l〇8 Y，借此导致阻障材料层108ΥΑΧ的形成，如借由新的组件参考符号及另 外的层件影线所反映者，亦即，将图2Ε与图2F作比较。在一个例示性具体实施例中，制程作 业120可为予以进行用以将以上所揭露X族材料至少其一引进图2Ε中所示阻障层108 γ内 的等离子掺杂制程。在另一个例示性实施例中，制程作业120可为进行用以将以上所揭露 的X族材料的至少其中的一引进图2E所示的阻障材料层108γ中的离子注入制程系列。为 了确保将来自X族材料的材料均匀引进形成于凹槽/贯孔104中的阻障材料层108 γ中，此 离子注入制程系列的一个例示性具体实施例可包括垂直取向离子注入制程以及四道另外 的倾角离子注入（angled ion implantation)制程，其中产物100于每一道倾角注入制程 转动约90度。在制程作业120包括至少一道离子注入制程的情况下，注入剂量及注入能量 可取决于特定应用而变。在一个例示性具体实施例中，X族材料的注入剂量可为大约l〇e 14 至10e17离子/平方公分（cm2)，其可使用大约0. 2至20keV的注入能量等级进行。
[0043] 将参阅图2G至2H说明形成上述例示性阻障层110YAX的方法的一个例示性具体实 施例。为此，图2G描述进行保形沉积制程以在先前所形成的阻障物108 YAX上形成初始阻障 材料层11〇γ的制造点的产物100。层件11〇 γ未包括任何上述X族元素，如缺乏阻障材料层 11〇γ的任何剖面底纹所反映者。可使用例如CVD、PVD、ALD、或此些制程作业的等离子增强 版等传统制程作业形成阻障材料层11〇 γ。
[0044] 接着，如图2Η所示，对产物100进行一或多道制程作业122以将一或多种X族材料 引进阻障材料层110γ，借此导致阻障层11〇γΑ χ的形成，如层件的新的参考组件符号及另外 的交叉影线底纹所反映者，亦即，将图2G与图2Η作比较。在一个例示性具体实施例中，制 程作业122可如同上述的制程作业120。基本上，制程作业122可为用以将以上所揭露的X 族材料的至少其中的一引进图2G所示的阻障材料层110γ中所进行的等离子掺杂制程。在 另一个例示性实施例中，制程作业122可为用以将以上所揭露的X族材料的至少其中的一 引进图2G所示的阻障材料层110 γ中所进行的离子注入制程系列。为了确保将来自X族材 料的材料均匀引进在凹槽/贯孔104内所形成的阻障层110 γ中，此离子注入制程系列的一 个例示性具体实施例可包括垂直取向的离子注入制程以及四道另外的倾角离子注入制程， 其中产物100于每一个倾角注入制程转动约90度。在制程作业122包括至少一道离子注 入制程的情况下，注入剂量及注入能量可取决于特定应用而变。在一个例示性具体实施例 中，X族材料的注入剂量可为大约l〇e 14至10e17离子/cm2,并且其可使用大约0. 2至20keV 的注入能量等级进行。
[0045] 如上所述，若有特殊应用上的需要或担保，本文所揭露的新颖性阻障层可结合一 或多个传统阻障层材料使用。图21描述一种例示性具体实施例，其中本文所揭露的新颖性 阻障层l〇8 YAx可结合由例如钽、钴、钌、锰、氮化钽、氮化钛、氮化钨、钛或其组合的传统阻障 材料所构成的传统阻障层130来使用。阻障层130的厚度可取决于特定应用而变，例如0. 5 至3奈米。阻障层130可由例如PVD、CVD、ALD等各种任何已知技术形成。在此所述实例 中，传统阻障层130形成于阻障层108 YAX之上。之后，使用传统技术形成铜晶种层112及主 体铜材料114。图2J描述已对产物100进行如化学机械研磨（CMP)制程的一或多道平整化 制程以移除位于凹槽/贯孔104外侧的过剩材料并借此界定利用新颖性阻障层108 YAX和传 统阻障层130的铜基导电结构105的一个例示性具体实施例后的产物100。
[0046] 图2至2L描述传统阻障层130在形成阻障层110YAX之前形成的例示性实施例。 之后，在传统阻障层130之上形成阻障层110 YAX、铜晶种层112及主体铜材料114。图2L描 述已对产物100进行如化学机械研磨（CMP)制程的一或多道平整化制程以移除位于凹槽/ 贯孔104外侧的过剩材料并借此界定使用新颖性阻障层110 YAX和传统阻障层130的铜基导 电结构105的一个例示性具体实施例后的产物100。
[0047] 图2M描述本文所揭露的新颖性阻障层可在沉积制程124中形成的例示性具体实 施例，其中来自Y族与X族的材料于阻障层正在形成时被引进。在一个实施例中，制程124 可为CVD、ALD、或PVD制程，在这期间，一或多种选自Y族的材料以及一或多种选自X族的 材料在例示性阻障层116 YAX形成于凹槽/贯孔194中及之上时出现或被引进。例如，制程 作业124可为利用选自Y与X族的材料所构成的单一标材的PVD制程。或者，制程作业124 可为使用两种分离标材的PVD制程（共溅镀制程），其中标材的一包含至少选自Y族的材料 并且另一种标材包括来自X族的材料。在制程作业124为CVD制程的情况下，可在CVD制 程期间引进适当的前驱物（precursor)。于图2M所示的制造点，可在阻障层116 YAX之上形 成本文所揭露的额外新颖性阻障层、传统阻障层130及/或铜晶种层112。之后，可在凹槽 /贯孔104中形成主体铜材料114并且可进行CMP制程以移除位于凹槽/贯孔104外侧的 过剩材料。
[0048] 图2N至20描述其中例示性硅层140形成于一或多个本文所揭露的新颖性阻障层 与铜晶种层112之间的例示性实施例。硅层140的厚度可取决于特定应用而变，例如0. 5 至3奈米。硅层140可借由例如PVD、CVD、ALD等各种已知技术中的任何一种形成。在所述 实施例中，硅层140形成于阻障层110 YAX之上。之后，使用传统技术形成铜晶种层112和主 体铜材料114。图20描述已对产物100进行如化学机械研磨（CMP)的一或多道平整化制 程以移除位于凹槽/贯孔104外侧的过剩材料并借此界定使用新颖性阻障层108 YAX、110YAX 及硅层140的铜基导电结构105的一个例示性具体实施例后的产物100。
[0049] 图2P至2Q描述其中例示性硅层140形成于新颖性阻障层116YAX与铜晶种层112 之间的例示性实施例。
[0050] 以上所揭示的特殊具体实施例仅属例示性，因为对于受惠于本揭示内容的教示的 本【技术领域】中具有通常知识者而言，本发明显然能以不同但等效的方式进行修改以及实 施。例如，前述制程步骤可用不同顺序实施。另外，除了权利要求书中所述者以外，对于本 文所示构造或设计的细节无限制用意。因此，显然可对以上所揭示的特殊具体实施例进行 改变或改进，并且所有此等变化皆视为在本发明的范畴及精神内。因此，本文所谋求的保护 如权利要求书中所提出者。
【权利要求】
1. 一种方法，包含： 在绝缘材料层中形成凹槽/贯孔； 在至少该凹槽/贯孔中形成阻障层； 在形成该阻障层后，进行至少一道制程作业，以将锰引进该阻障层中，并借此界定含锰 阻障层； 在该含锰阻障层之上形成实质纯铜基晶种层； 在该实质纯铜基晶种层之上沉积主体铜基材料，以便过量填充该凹槽/贯孔；以及 移除位于该凹槽/贯孔外侧的过剩材料，以借此界定铜基导电结构。
2. 根据权利要求1所述的方法，其特征在于，进行该至少一道制程作业包含进行以下 其中一者：等离子掺杂制程作业或至少一道离子注入制程。
3. 根据权利要求2所述的方法，其特征在于，进行该至少一道离子注入制程包含进行 垂直取向离子注入制程及多个倾角离子注入制程。
4. 根据权利要求1所述的方法，其特征在于，该阻障层由后述材料中的至少其中一者 所构成：钽（Ta)、铌（Nb)、钨（W)、钒（V)、铪（Hf)、钛（Ti)以及锆（Zr)。
5. 根据权利要求1所述的方法，其特征在于，该铜基晶种层不含锰。
6. 根据权利要求1所述的方法，其特征在于，该铜基导电结构是导电线或导电贯孔的 其中一者。
7. 根据权利要求1所述的方法，更包含邻近该绝缘材料层或该含锰阻障层的其中一者 而形成传统阻障层，其中，该传统阻障层由钽、钴、钌、锰、氮化钽、氮化钛、钛或此等材料的 任意组合、或此等材料的碳化物、碳氮化物、硼化物或磷化物所构成。
8. 根据权利要求1所述的方法，其特征在于，该实质纯铜晶种层形成于该含锰阻障层 上。
9. 一种方法，包含： 在绝缘材料层中形成凹槽/贯孔； 在至少该凹槽/贯孔中形成阻障层，该阻障层由后述材料的至少其中一者所构成：钽 (Ta)、银（Nb)、钨（W)、fL (V)、铪（Hf)、钛（Ti)以及锆（Zr); 在形成该阻障层后，进行等离子掺杂制程作业或至少一道离子注入制程的其中一者， 以将锰引进该阻障层，并借此界定含锰阻障层； 在该含锰阻障层之上形成实质纯铜基晶种层； 在该实质纯铜基晶种层之上沉积主体铜基材料，以便过量填充该凹槽/贯孔；以及 移除位于该凹槽/贯孔外侧的过剩材料，借此界定铜基导电结构。
10. 根据权利要求9所述的方法，其特征在于，进行该至少一道离子注入制程包含进行 垂直取向离子注入制程以及多个倾角离子注入制程。
11. 根据权利要求9所述的方法，更包含邻近该绝缘材料层或该含锰阻障层的其中一 者而形成传统阻障层，其中，该传统阻障层由钽、钴、钌、锰、氮化钽、氮化钛、钛或此等材料 的任意组合、或此等材料的碳化物、碳氮化物、硼化物或磷化物所构成。
12. 根据权利要求9所述的方法，其特征在于，该实质纯铜晶种层形成于该含锰阻障层 上。
13. -种方法，包含： 在绝缘材料层中形成凹槽/贯孔； 在至少该凹槽/贯孔中形成阻障层； 在形成该阻障层后，进行垂直取向离子注入制程和多个倾角离子注入制程，以将锰引 进该阻障层中，并借此界定含锰阻障层； 在该含锰阻障层上形成实质纯铜基晶种层； 在该实质纯铜基晶种层之上沉积主体铜基材料，以便过量填充该凹槽/贯孔；以及 移除位于该凹槽/贯孔外侧的过剩材料，借此界定铜基导电结构。
14. 根据权利要求13所述的方法，其特征在于，该阻障层由后述材料的至少其中一者 所构成：钽（Ta)、铌（Nb)、钨（W)、钒（V)、铪（Hf)、钛（Ti)以及锆（Zr)。
15. -种方法，包含： 在绝缘材料层中形成凹槽/贯孔； 在至少该凹槽/贯孔中形成第一阻障层，该第一阻障层由第一材料组合所构成，其包 括后述Y族材料的至少其中一者：钽（Ta)、铌（Nb)、钨（W)、钒（V)、铪（Hf)、钛（Ti)和锆 (Zr)，以及后述X族材料的至少其中一者：钛（Ti)、钴（Co)、钌（Ru)、锰（Μη)、铝（A1)、镍 (Ni)、铬（Cr)和钥（Mo); 在形成该第一阻障层后，于该第一阻障层之上形成第二阻障层，该第二阻障层由第二 材料组合所构成，其包括该Y族材料的至少其中一者和该X族材料的至少其中一者，其中， 该第二材料组合不同于该第一材料组合； 在该第二阻障层之上形成实质纯铜基晶种层； 在该铜基晶种层之上沉积主体铜基材料，以便过量填充该凹槽/贯孔；以及 移除位于该凹槽/贯孔外侧的过剩材料，借此界定铜基导电结构。
16. 根据权利要求15所述的方法，其特征在于，该第一阻障层由该Y族材料的任何一者 的碳化物、碳氮化物、硼化物或磷化物所构成。
【文档编号】H01L21/768GK104051335SQ201410098150
【公开日】2014年9月17日 申请日期:2014年3月17日 优先权日:2013年3月15日
【发明者】B·辛茨, F·科琴斯基 申请人:格罗方德半导体公司
【专利摘要】本文涉及形成导电铜结构的阻障层的方法，所揭露的一种例示性方法包括：在绝缘材料层中形成凹槽/贯孔；在至少该凹槽/贯孔中形成阻障层；于形成该阻障层之后，进行至少一项制程作业以将锰引进该阻障层中并且借此界定含锰阻障层；在该含锰阻障层之上形成实质纯铜基晶种层；在该铜基晶种层之上沉积主体铜基材料以便过量填充(overfill)凹槽/贯孔；以及移除位于该凹槽/贯孔外侧的过剩材料借此界定铜基导电结构。
【专利说明】形成导电铜结构的阻障层的方法
【技术领域】
[0001] 一般而言，本揭露关于精密半导体装置的制造，具体而言，指在集成电路产物上所 形成如导电线/贯孔的铜基导电结构所用的阻障层的各种形成方法。
【背景技术】
[0002] 如CPU、储存装置、ASIC (特殊应用集成电路）及诸如此类先进集成电路的制造，需 要根据所指定电路布局在给定芯片区域上形成如晶体管、电容器、电阻器等大量电路组件。 在使用例如M0S (金属氧化物半导体）技术制造复杂集成电路期间，百万颗例如N型沟道晶 体管（NFET)及/或P型沟道晶体管（PFET)的晶体管形成于包括有结晶半导体层在内的基 底上。场效晶体管无论所想的是NFET晶体管或PFET晶体管，通常都包括形成于半导体基 底中并且由沟道区隔开的掺杂源极与漏极区。栅极绝缘层位于沟道区上以及导电栅极电极 位于栅极绝缘层上。借由对栅极电极施加适度电压，沟道区变为导电并且容许电流由源极 区流至漏极区。
[0003] 在现代超高密度集成电路中，晶体管的实体尺寸在过去数十年已稳定减小 (decreased)以增强半导体装置的效能及电路的整体功能。例如，现代晶体管装置上的栅极 长度（介于源极与漏极区之间的距离）数年来已持续缩减（reduced)并且预期在未来进一 步小型化（scaling)(尺寸缩减）。晶体管装置的沟道长度正在（ongoing)并且持续减小已 改良晶体管的操作速度以及使用此些晶体管所形成的集成电路。然而，随着进行中的特征 尺寸缩小（shrinkage)出现了某些问题，其可能部分抵消借由此特征尺寸缩减所得到的好 处。例如，由于沟道长度减小，相邻晶体管之间的间距同样减小，借此增加每个单位面积的 晶体管密度。此小型化也限制了用以对晶体管提供电性连接手段所形成的导电接触组件以 及结构的尺寸，这具有增加导电接触组件及结构的电阻的效应。基本上，特征尺寸的缩减及 聚积密度（packing density)的增大于装置层级（level)以及装置层级上所形成的各个金 属化层内都使现代集成电路装置上的每件东西更拥挤。
[0004] 一般而言，由于现代集成电路的大量电路组件及所需复杂布局，故无法在其上制 造有晶体管等电路组件的相同层级内建置（establish)个别（individual)电路组件的电 性连接。反而是，现代集成电路产物具有多个所谓的金属化层层级，其统（collectively) 含产物用的「配线（wiring)」图案，亦即对晶体管和电路提供电性连接的导电结构，如导电 金属贯孔和导电金属线。一般而言，导电金属线用于提供层级内（intra-level)(相同层 级）的电性连接，而层级间（inter-level)(层级之间）的连接则为垂直连接，其亦称为贯 孔。简言之，垂直取向的导电贯孔结构在各个堆栈式金属化层之间提供电性连接。因此，例 如线件和贯孔等此些导电结构的电阻在集成电路产物的总体（overall)设计中成为显著 问题，理由在于这些组件的剖面面积相应减小，这对最终产物或电路的有效电阻及总体效 能可具有显著影响。
[0005] 改良各个金属化系统的功能及效能能力（performance capability)也已成为设 计现代半导体装置的重要态样。此些改良的一个实施例反应在增加集成电路装置中的铜金 属化系统的使用以及此些装置中所谓「低k」（具有电介常数小于大约3的材料）的使用。铜 金属化系统相较于例如将钨用于导电线和贯孔的先前金属化系统展现出改良型导电性。相 较于其它具有较高电介常数的电介材料，低k电介材料的使用趋向于借由降低串扰（cross talk)来改良信号对噪声比（S/N比）。然而，相较于一些其它先前使用的电介材料，此些低 k电介材料的使用因其趋向于对非期望（undesirable)金属迁移的抵抗性（resistant)较 低而会有问题。
[0006] 铜属于难以使用传统掩膜（masking)及蚀刻技术予以直接蚀刻的材料。因此，现 代集成电路装置中例如导电线或贯孔的导电铜结构通常是利用已知的单或双镶嵌技术形 成。一般而言，镶嵌技术包括（1)在绝缘材料层中形成凹槽/贯孔，（2)沉积一个或多个较 薄阻障或衬垫层（例如TiN、Ta、TaN)，（3)在阻障层上形成铜晶种层，（4)进行主体铜沉积 制程以形成横越基底并且在凹槽/贯孔中的主体铜材料，以及（5)进行至少一道化学机械 研磨（CMP)制程以移除各种材料位于凹槽/贯孔外侧的过剩部分以界定最终导电铜结构。 铜材料通常是在借由物理气相沉积于阻障层上沉积薄导电铜晶种层后借由进行电化学铜 沉积制程予以形成。
[0007] 图1描述代表性先前技术导电铜结构10的一个例示性实施例，例如导电铜线。铜 结构10位于借由进行已知光光刻及蚀刻技术在绝缘材料层11中形成的凹槽14内。研磨 终止层12位于绝缘材料层11之上。如上所述，在本实施例中，第一阻障层16及第二阻障 层18位于凹槽14中。在一个例示性实施例中，第一阻障层16可为氮化钽（TaN)层而第二 阻障层18可为钽（Ta)层。阻障层16、18可使用物理气相沉积（PVD)制程予以形成。阻障 层16、18的厚度可取决于特定应用而变，例如0. 5至3奈米（nm)。也在图1中所示的是一 个例示性铜基晶种层20。在较新的装置产生中，铜基晶种层20通常是铜合金，例如铜铝或 铜锰。铜晶种层20的厚度可取决于特定应用而变，例如40至50奈米。最后，铜线10包括 主体铜材料区22。在所述实例中，铜晶种层20描述为仍可看成是离散层，但在真实装置中， 所有或大部分晶种层20都将被有效并入并且变为部分主体铜材料22。层件16、18、20的相 对尺寸及区域22可在图1中放大而有助于说明。层件及材料的类似配置将用于在绝缘材 料层11中形成导电贯孔。
[0008] 尽管这些年来已证实上述铜线10及类似构造的铜基线/贯孔的组构有作用，但其 逐渐变得更难以满足当前（ongoing)对于使用此处理流程的越来越小的导电线与导电贯 孔以及阻障层与铜晶种层用传统材料的需求。例如，通常包括合金元素铝和锰作为部分铜 基晶种层20,亦即铜合金晶种层，以提升导电结构的总体可靠度。更明确地说，铝和锰是为 了降低可使导电结构10的效能能力衰减的非期望电子迁移而添加至铜晶种层。随着导电 结构10的总体尺寸因装置小型化而缩减，确保提供此些合金元素的量或浓度充足以降低 电子迁移对更小导电结构10的负面影响甚至更重要。不幸的是，此些合金元素的导电性比 纯铜更低。结果，使用包括有此些合金元素在内的铜基晶种层趋向于因此些合金材料内含 于铜晶种层而增加导电结构10的总体电阻。最后，导电结构10的实体尺寸因装置小型化 所致的绝对缩减（sheer reduction)意谓着凹槽14内供所有通常在形成此导电结构10时 所形成的材料层用的实体空间较少。阻障层16、18以及铜合金晶种层20的导电性通常全 都小于主体铜材料22。然而，由于通常直到形成其它例如阻障层16、18和铜合金晶种层20 等层件之后才在凹槽14内形成主体铜材料22,故更具导电性的主体铜材料22所占有的凹 槽体积相对于较低导电性材料16、18、及20正在减小。因此，导电结构10的总体电阻正随 着装置持续小型化而增加。
[0009] 本揭露针对形成用于铜基导电结构的阻障层的各种方法，其可解决或至少降低某 些以上所提出的问题。
【发明内容】
[0010] 底下呈现简化的
【发明内容】
以便基本理解本发明的某些态样。本内容不在于详尽概 述本发明。用意不在于识别本发明的主要或关键要素或描述本发明的范畴。唯一目的在于 以简化形式介绍某些概念作为后文所述更详细说明的引言。
[0011] 基本上，本揭露针对集成电路上所形成如导电线/贯孔的铜基导电结构所用的含 锰阻障层的各种形成方法。本文所揭露的一种例示性方法包括在绝缘材料层中形成凹槽/ 贯孔，在至少凹槽/贯孔中形成阻障层，在形成阻障层后，进行至少一道制程作业以将锰引 进阻障层中并借此界定含锰阻障层，在含锰阻障层上形成实质纯铜基晶种层，在实质纯铜 基晶种层上沉积主体铜基材料以便过量填充凹槽/贯孔，以及移除位于凹槽/贯孔外侧的 过剩材料借此界定铜基导电结构。
[0012] 本文所揭露的另一种例示性方法包括在绝缘材料层中形成凹槽/贯孔，在至少凹 槽/贯孔中形成阻障层，其中阻障层由后述材料的至少其中一者所构成：钽（Ta)、铌（Nb)、 钨（W)、钒（V)、铪（Hf)、钛（Ti)以及锆（Zr)，在形成阻障层后，进行等离子掺杂制程作业或 至少一道离子注入制程的其中一者以将锰引进阻障层并且借此界定含锰阻障层，在含锰阻 障层上形成实质纯铜基晶种层，在实质纯铜基晶种层上沉积主体铜基材料以便过量填充凹 槽/贯孔，以及移除位于凹槽/贯孔外侧的过剩材料借此界定铜基导电结构。
[0013] 本文所揭露的又另一种例示性方法包括在绝缘材料层中形成凹槽/贯孔，在至少 凹槽/贯孔中形成阻障层，在形成阻障层后，进行垂直取向离子注入制程和多个倾角离子 注入制程以将锰引进阻障层中并借此界定含锰阻障层，在含锰阻障层上形成实质纯铜基晶 种层，在实质纯铜基晶种层上沉积主体铜基材料以便过量填充凹槽/贯孔，以及移除位于 凹槽/贯孔外侧的过剩材料借此界定铜基导电结构。
[0014] 本文所揭露的又另一种例示性方法包括在绝缘材料层中形成凹槽/贯孔，在至少 凹槽/贯孔中形成第一阻障层，其中第一阻障层由第一材料组合所构成，其包括后述Y族材 料的至少其中一者：钽（Ta)、铌（Nb)、钨（W)、钒（V)、铪（Hf)、钛（Ti)和锆（Zr)，以及后述 X族材料的至少其中一者：钛（Ti)、钴（Co)、钌（Ru)、锰（Μη)、铝（A1)、镍（Ni)、铬（Cr)和 钥（Mo)，在形成第一阻障层后，于第一阻障层之上形成第二阻障层，其中第二阻障层由第二 材料组合所构成，其包括Y族材料的至少其中一者和X族材料的至少其中一者，并且其中， 第二材料组合不同于第一材料组合，在第二阻障层上形成实质纯铜基晶种层，在铜基晶种 层上沉积主体铜基材料以便过量填充凹槽/贯孔，以及移除位于凹槽/贯孔外侧的过剩材 料借此界定铜基导电结构。
【专利附图】
【附图说明】
[0015] 本揭露可配合附图参照底下说明予以理解，其中相称的参考组件符号视为相称的 组件，以及其中：
[0016] 图1描述使用传统技术所形成的先前技术导电结构的例示性实施例；以及
[0017] 图2A至图2Q描述本文所揭露的形成铜基导电结构所用的阻障层的各种新颖方 法。
[0018] 尽管本文所揭示的专利标的（subject matter)容许各种改进和替代形式，但其特 定具体实施例仍已借由图式中的实施例予以表示并且在本文中予以详述。然而，应理解的 是，本文对特定具体实施例的说明其用意不在于限制本发明于所揭露的特殊形式，相反地， 用意在于含括落于如申请专利范围所界定本发明精神与范畴内的所有改进、等效以及替代 者。
[0019] 符号说明
[0020] 10 导电铜结构 11 绝缘材料层
[0021] 14 凹槽 16 第一阻障层
[0022] 18 第二阻障层 20 铜基晶种层
[0023] 22 主体铜材料区100 集成电路
[0024] 102 绝缘材料层 104 凹槽/贯孔
[0025] 105 铜基导电结构106 掩膜层
[0026] 108YAX阻障层 11〇γΑχ阻障层
[0027] 112 铜基晶种层 114 主体铜
[0028] 116ΥΑΧ阻障层 120 制程作业
[0029] 122 制程作业 124 沉积制程
[0030] 130 传统阻障层 140 硅层。
【具体实施方式】
[0031] 底下说明的是本发明的各种例示性具体实施例。为了厘清，未在本说明书中说明 实际实作的所有特征。当然将了解的是，在任何此实际具体实施例的研制中，必须施作许多 实作特定性决策以达成研制者的特定目的，如符合系统相关与商业相关限制条件，其视实 作而不同。再者，将了解的是，此研制计划可能复杂且耗时，不过却属本技术上具有普通技 能者所从事具有本揭露效益的例行事务。
[0032] 现在将参照【专利附图】
【附图说明】本专利标的。图式中所示意的各种结构、系统及装置其目的 仅在于说明而非为了以所属领域的技术人员所熟知的细节混淆本揭露。虽然如此，仍含括 附图以说明并且解释本揭示的例示性实施例。应该理解并且解读本文的用字及词组与所属 相关领域的技术人员所理解的用字及词组具有兼容的意义。术语或词组的特殊定义，亦即， 有别于所属领域的技术人员所理解的普通及惯用意义的定义，用意是要借由本文对于术语 或词组的一致性用法予以隐喻。就术语或词组用意在于具有特殊意义，亦即，不同于所属领 域的技术人员所理解的术语或词组，的方面来说，此特殊定义将在说明书中以直接并且明 确提供术语或词组特殊定义的明确方式予以清楚提出。
[0033] 本揭露针对集成电路产物上所形成如导电线/贯孔的铜基导电结构所用的阻障 层的各种新颖性形成方法。对于所属领域的技术人员在完整阅读本申请书后将轻易显而易 知的是，本方法适用于例如NFET、PFET、CMOS等各种技术，并且可轻易应用于包括但不局限 于ASIC、逻辑装置、内存装置等在内的各种装置。请参阅附图，现在将更详细说明的是本文 所揭露的方法的各个例示性具体实施例。
[0034] 一般而言，用于形成铜基导电结构的先前技术方法及结构有时会为了防止或降低 最终导电铜结构的非期望电子迁移而集中将铝和锰之类的各种合金元素添加至铜基晶种 层。本文所揭露的新颖方法及结构含括技术、材料及结构，其中阻障层由可将含括此些合金 材料于铜晶种层中的需要消除或降低的材料所制成。基本上，本文所揭露的一个或多个阻 障层由材料组合所制成。在一个实施例中，本文所揭露的阻障层可由至少一种选自底下识 别为「Y族」材料的材料以及至少一种选自底下识别为「X族」材料的材料所组成。在本文所 使用的数序（numbering sequence)中，例如108γ的下标（subscript)「Y」表示给定材料层 包括至少一种选自底下识别为「Y族」材料的材料，而例如l〇8 YAx的后缀（suffix)「Ax」则 表示给定材料层为包括有至少一种选自底下识别为「X族」材料的材料在内的合金（「A」）。 来自本文所揭露的任何特定阻障层中的X与Y族的材料的相对量可取决于特定应用而变。 基本上，Y族材料的组合量或浓度将合计为最终阻障层中X族材料的至少约2%。在某些情 况下，X与Y族材料的组合量或浓度在最终阻障层中将接近或等于约100%。
[0035] 图2A是例示性集成电路装置100在早期制造阶段形成于半导体基底（图未示） 之上的简化图。装置100可为使用如导电线或贯孔的通常在集成电路装置上所发现任何类 型的导电铜结构的任何类型的集成电路装置。于图2A所示的制造点，已借由利用图案化掩 膜层106进行已知的光光刻及蚀刻技术而在绝缘材料层102中形例示性凹槽/贯孔104。 凹槽/贯孔104的用意是表示在任何类型的绝缘材料102中所形成的任何类型的开口、凹 部或凹槽，其中可形成导电铜结构。凹槽/贯孔104可为任何期望的形状、深度或组构。例 如，在某些具体实施例中，凹槽/贯孔104为未延伸至下方材料层（underlying layer of material)的典型凹槽，如图2A所示的例示性凹槽104。在其它具体实施例中，凹槽/贯孔 104可为例如典型贯孔的穿孔型特征（through-hole type feature),其整个延伸穿过绝缘 材料层102并且曝露下方材料层或下方导电结构（图未示），如下方金属线。因此，凹槽/ 贯孔104的形状、尺寸、深度或组构不应视为本发明的限制。凹槽/贯孔104可利用例示性 图案化掩膜层106借由进行干反应性离子蚀刻制程等各种不同蚀刻制程的任何一种予以 形成。请继续参阅图2A，已在装置100之上及凹槽/贯孔104中沉积例示性阻障层108 YAX 与110YAX、铜基晶种层112以及主体铜114的主体沉积层。
[0036] 图2B描述产物100,已对产物100进行如化学机械研磨（CMP)制程的一或多道平 整化制程后，用以移除位于凹槽/贯孔104外侧的过剩材料并且借此界定使用一或多个本 文所揭露的新颖性阻障层结构的铜基导电结构105的一种例示性具体实施例。在一个实施 例中，一或多道CMP制程中止（stop)于层件106上。在所述实施例中，本文所揭露的两个 例示性阻障层（108 YAX，110YAX)用于形成例示性铜基导电结构105。然而，所属领域的技术 人员将了解的是，在完整阅读本申请书后，本文所揭露的导电铜结构可使用一或多个本文 所揭露的新颖性阻障层予以形成，例如在图2A至2B中，可以省略阻障层110 YAX。另外，底下 将更完全说明的是，本文所揭露的产物100另可包括一或多个由传统阻障层材料制成的阻 障层。在一个具体实施例中，阻障层108 YAX、110YAX可由Y族及X族材料的不同组合所构成。 例如，阻障层108 YAX可由钽钴构成，而阻障层110YAX可由钽钛构成。在另一个实施例中，阻 障层108 YAX可由鹤错构成，而阻障层110#)(可由银猛构成。
[0037] 在一个特殊例示性实施例中，借由在一或多个阻障层108ΥΑΧ、110 ΥΑΧ中包括各种合 金元素，晶种层112可由实质纯铜制成，亦即通常在先前技术铜晶种层中发现的合金元素， 如铝和锰，未出现在本文所揭露的实质纯铜晶种层112中。如本文所使用并且在权利要求 书中，「实质纯铜」意指由具有所属领域的技术人员所知典型成分的非合金标材（target) 沉积的铜材料或呈至少99%纯度的铜材料。
[0038] 装置100的各个组件及层件可使用各种不同材料并且借由进行各种已知技术而 初始形成。例如，绝缘材料层102可由例如二氧化硅、低k绝缘材料（k值低于3)等任何一 种绝缘材料所构成，其可形成为任何期望厚度并且可借由进行例如化学气相沉积（CVD)制 程或旋涂式沉积（S0D)制程等形成。形成凹槽/贯孔104时使用的图案化掩膜层106可使 用已知的光光刻及/或蚀刻技术形成。因为可由例如光阻材料、硅氮化物、硅氮氧化物、二 氧化硅、金属等各种材料所构成，所以图案化掩膜层106在本质上属代表性。再者，图案化 掩膜层106可由例如接垫氧化物层（pad oxide layer)(图未示）及形成于接垫氧化物层 上的接垫氮化硅层所构成。因此，图案化掩膜层106的特定形式与组成及其制作方式不应 该视为本发明的限制。在图案化掩膜层106由一或多个硬掩膜层构成的情况下，此些层件 可借由进行如CVD制程、原子层沉积（ALD)制程、物理气相沉积（PVD)制程、或此些制程的 等离子增强版等各种已知的处理技术形成，并且此（些）层件的厚度可取决于特定应用而 变。在一个例示性具体实施例中，图案化掩膜层106为氮化硅的硬罩层，其借由进行CVD制 程沉积氮化硅层然后使用已知侧壁影像转移技术及/或光光刻技术配合进行已知蚀刻技 术而初始形成。
[0039] 图2C至2D描述其中单阻障层116YAX是形成作为形成导电结构105的另一例示性 具体实施例的部份制程的例示性具体实施例。图2D描述已进行一或多道CMP制程后的产物 100。在本特定实施例中，可在形成阻障层116 YAX时将材料「X」和「Y」引进阻障层116YAX。 或者，阻障层116 YAX可单纯为一或多个上述阻障层108YAX、110 YAX的较厚版。底下将更详细 说明的是可形成阻障层116YA X的一种特定方式。
[0040] 本文所揭露的阻障层的厚度可取决于特定应用而变。在一个例示性具体实施例 中，每一个阻障层108 YAX、110YAX的厚度都可为大约0. 5至3奈米。关于本文所揭露的阻障 层的形成，Y族材料包括钽（Ta)、铌（Nb)、钨（W)、钒（V)、铪（Hf)、钛（Ti)、或锆（Zr)、以及 由此些材料制成的氮化物、硼化物或磷化物。本文所参照的X族材料包括钛（Ti)、钴（Co)、 钌（Ru)、锰（Μη)、铝（A1)、镍（Ni)、铬（Cr)和钥（Mo)、以及由此些材料制成的氮化物、碳化 物、碳氮化物、硼化物或磷化物。
[0041] 将参阅图2E至2H说明本文所揭露的各种方法的一个例示性具体实施例，其中上 述「X」与「Y」数字标号及阻障层的交叉影线底纹（cross-hatch shading)将用于帮助清楚 理解本文所揭露的方法。为此，图2E描述于进行保形沉积制程以形成初始阻障材料层108γ 的制造点的产物。在本实施例中，阻障层未包括任何上述X族元素，如缺乏阻障材料层l〇8Y 的任何剖面底纹所反映者。可使用例如CVD、PVD、ALD、或此些制程作业的等离子增强版等 任何传统制程作业形成阻障材料层108 γ。
[0042] 其次，如图2F所示，对产物100进行一或多道制程作业120以将一或多种X族材料 引进阻障材料层l〇8 Y，借此导致阻障材料层108ΥΑΧ的形成，如借由新的组件参考符号及另 外的层件影线所反映者，亦即，将图2Ε与图2F作比较。在一个例示性具体实施例中，制程作 业120可为予以进行用以将以上所揭露X族材料至少其一引进图2Ε中所示阻障层108 γ内 的等离子掺杂制程。在另一个例示性实施例中，制程作业120可为进行用以将以上所揭露 的X族材料的至少其中的一引进图2E所示的阻障材料层108γ中的离子注入制程系列。为 了确保将来自X族材料的材料均匀引进形成于凹槽/贯孔104中的阻障材料层108 γ中，此 离子注入制程系列的一个例示性具体实施例可包括垂直取向离子注入制程以及四道另外 的倾角离子注入（angled ion implantation)制程，其中产物100于每一道倾角注入制程 转动约90度。在制程作业120包括至少一道离子注入制程的情况下，注入剂量及注入能量 可取决于特定应用而变。在一个例示性具体实施例中，X族材料的注入剂量可为大约l〇e 14 至10e17离子/平方公分（cm2)，其可使用大约0. 2至20keV的注入能量等级进行。
[0043] 将参阅图2G至2H说明形成上述例示性阻障层110YAX的方法的一个例示性具体实 施例。为此，图2G描述进行保形沉积制程以在先前所形成的阻障物108 YAX上形成初始阻障 材料层11〇γ的制造点的产物100。层件11〇 γ未包括任何上述X族元素，如缺乏阻障材料层 11〇γ的任何剖面底纹所反映者。可使用例如CVD、PVD、ALD、或此些制程作业的等离子增强 版等传统制程作业形成阻障材料层11〇 γ。
[0044] 接着，如图2Η所示，对产物100进行一或多道制程作业122以将一或多种X族材料 引进阻障材料层110γ，借此导致阻障层11〇γΑ χ的形成，如层件的新的参考组件符号及另外 的交叉影线底纹所反映者，亦即，将图2G与图2Η作比较。在一个例示性具体实施例中，制 程作业122可如同上述的制程作业120。基本上，制程作业122可为用以将以上所揭露的X 族材料的至少其中的一引进图2G所示的阻障材料层110γ中所进行的等离子掺杂制程。在 另一个例示性实施例中，制程作业122可为用以将以上所揭露的X族材料的至少其中的一 引进图2G所示的阻障材料层110 γ中所进行的离子注入制程系列。为了确保将来自X族材 料的材料均匀引进在凹槽/贯孔104内所形成的阻障层110 γ中，此离子注入制程系列的一 个例示性具体实施例可包括垂直取向的离子注入制程以及四道另外的倾角离子注入制程， 其中产物100于每一个倾角注入制程转动约90度。在制程作业122包括至少一道离子注 入制程的情况下，注入剂量及注入能量可取决于特定应用而变。在一个例示性具体实施例 中，X族材料的注入剂量可为大约l〇e 14至10e17离子/cm2,并且其可使用大约0. 2至20keV 的注入能量等级进行。
[0045] 如上所述，若有特殊应用上的需要或担保，本文所揭露的新颖性阻障层可结合一 或多个传统阻障层材料使用。图21描述一种例示性具体实施例，其中本文所揭露的新颖性 阻障层l〇8 YAx可结合由例如钽、钴、钌、锰、氮化钽、氮化钛、氮化钨、钛或其组合的传统阻障 材料所构成的传统阻障层130来使用。阻障层130的厚度可取决于特定应用而变，例如0. 5 至3奈米。阻障层130可由例如PVD、CVD、ALD等各种任何已知技术形成。在此所述实例 中，传统阻障层130形成于阻障层108 YAX之上。之后，使用传统技术形成铜晶种层112及主 体铜材料114。图2J描述已对产物100进行如化学机械研磨（CMP)制程的一或多道平整化 制程以移除位于凹槽/贯孔104外侧的过剩材料并借此界定利用新颖性阻障层108 YAX和传 统阻障层130的铜基导电结构105的一个例示性具体实施例后的产物100。
[0046] 图2至2L描述传统阻障层130在形成阻障层110YAX之前形成的例示性实施例。 之后，在传统阻障层130之上形成阻障层110 YAX、铜晶种层112及主体铜材料114。图2L描 述已对产物100进行如化学机械研磨（CMP)制程的一或多道平整化制程以移除位于凹槽/ 贯孔104外侧的过剩材料并借此界定使用新颖性阻障层110 YAX和传统阻障层130的铜基导 电结构105的一个例示性具体实施例后的产物100。
[0047] 图2M描述本文所揭露的新颖性阻障层可在沉积制程124中形成的例示性具体实 施例，其中来自Y族与X族的材料于阻障层正在形成时被引进。在一个实施例中，制程124 可为CVD、ALD、或PVD制程，在这期间，一或多种选自Y族的材料以及一或多种选自X族的 材料在例示性阻障层116 YAX形成于凹槽/贯孔194中及之上时出现或被引进。例如，制程 作业124可为利用选自Y与X族的材料所构成的单一标材的PVD制程。或者，制程作业124 可为使用两种分离标材的PVD制程（共溅镀制程），其中标材的一包含至少选自Y族的材料 并且另一种标材包括来自X族的材料。在制程作业124为CVD制程的情况下，可在CVD制 程期间引进适当的前驱物（precursor)。于图2M所示的制造点，可在阻障层116 YAX之上形 成本文所揭露的额外新颖性阻障层、传统阻障层130及/或铜晶种层112。之后，可在凹槽 /贯孔104中形成主体铜材料114并且可进行CMP制程以移除位于凹槽/贯孔104外侧的 过剩材料。
[0048] 图2N至20描述其中例示性硅层140形成于一或多个本文所揭露的新颖性阻障层 与铜晶种层112之间的例示性实施例。硅层140的厚度可取决于特定应用而变，例如0. 5 至3奈米。硅层140可借由例如PVD、CVD、ALD等各种已知技术中的任何一种形成。在所述 实施例中，硅层140形成于阻障层110 YAX之上。之后，使用传统技术形成铜晶种层112和主 体铜材料114。图20描述已对产物100进行如化学机械研磨（CMP)的一或多道平整化制 程以移除位于凹槽/贯孔104外侧的过剩材料并借此界定使用新颖性阻障层108 YAX、110YAX 及硅层140的铜基导电结构105的一个例示性具体实施例后的产物100。
[0049] 图2P至2Q描述其中例示性硅层140形成于新颖性阻障层116YAX与铜晶种层112 之间的例示性实施例。
[0050] 以上所揭示的特殊具体实施例仅属例示性，因为对于受惠于本揭示内容的教示的 本【技术领域】中具有通常知识者而言，本发明显然能以不同但等效的方式进行修改以及实 施。例如，前述制程步骤可用不同顺序实施。另外，除了权利要求书中所述者以外，对于本 文所示构造或设计的细节无限制用意。因此，显然可对以上所揭示的特殊具体实施例进行 改变或改进，并且所有此等变化皆视为在本发明的范畴及精神内。因此，本文所谋求的保护 如权利要求书中所提出者。
【权利要求】
1. 一种方法，包含： 在绝缘材料层中形成凹槽/贯孔； 在至少该凹槽/贯孔中形成阻障层； 在形成该阻障层后，进行至少一道制程作业，以将锰引进该阻障层中，并借此界定含锰 阻障层； 在该含锰阻障层之上形成实质纯铜基晶种层； 在该实质纯铜基晶种层之上沉积主体铜基材料，以便过量填充该凹槽/贯孔；以及 移除位于该凹槽/贯孔外侧的过剩材料，以借此界定铜基导电结构。
2. 根据权利要求1所述的方法，其特征在于，进行该至少一道制程作业包含进行以下 其中一者：等离子掺杂制程作业或至少一道离子注入制程。
3. 根据权利要求2所述的方法，其特征在于，进行该至少一道离子注入制程包含进行 垂直取向离子注入制程及多个倾角离子注入制程。
4. 根据权利要求1所述的方法，其特征在于，该阻障层由后述材料中的至少其中一者 所构成：钽（Ta)、铌（Nb)、钨（W)、钒（V)、铪（Hf)、钛（Ti)以及锆（Zr)。
5. 根据权利要求1所述的方法，其特征在于，该铜基晶种层不含锰。
6. 根据权利要求1所述的方法，其特征在于，该铜基导电结构是导电线或导电贯孔的 其中一者。
7. 根据权利要求1所述的方法，更包含邻近该绝缘材料层或该含锰阻障层的其中一者 而形成传统阻障层，其中，该传统阻障层由钽、钴、钌、锰、氮化钽、氮化钛、钛或此等材料的 任意组合、或此等材料的碳化物、碳氮化物、硼化物或磷化物所构成。
8. 根据权利要求1所述的方法，其特征在于，该实质纯铜晶种层形成于该含锰阻障层 上。
9. 一种方法，包含： 在绝缘材料层中形成凹槽/贯孔； 在至少该凹槽/贯孔中形成阻障层，该阻障层由后述材料的至少其中一者所构成：钽 (Ta)、银（Nb)、钨（W)、fL (V)、铪（Hf)、钛（Ti)以及锆（Zr); 在形成该阻障层后，进行等离子掺杂制程作业或至少一道离子注入制程的其中一者， 以将锰引进该阻障层，并借此界定含锰阻障层； 在该含锰阻障层之上形成实质纯铜基晶种层； 在该实质纯铜基晶种层之上沉积主体铜基材料，以便过量填充该凹槽/贯孔；以及 移除位于该凹槽/贯孔外侧的过剩材料，借此界定铜基导电结构。
10. 根据权利要求9所述的方法，其特征在于，进行该至少一道离子注入制程包含进行 垂直取向离子注入制程以及多个倾角离子注入制程。
11. 根据权利要求9所述的方法，更包含邻近该绝缘材料层或该含锰阻障层的其中一 者而形成传统阻障层，其中，该传统阻障层由钽、钴、钌、锰、氮化钽、氮化钛、钛或此等材料 的任意组合、或此等材料的碳化物、碳氮化物、硼化物或磷化物所构成。
12. 根据权利要求9所述的方法，其特征在于，该实质纯铜晶种层形成于该含锰阻障层 上。
13. -种方法，包含： 在绝缘材料层中形成凹槽/贯孔； 在至少该凹槽/贯孔中形成阻障层； 在形成该阻障层后，进行垂直取向离子注入制程和多个倾角离子注入制程，以将锰引 进该阻障层中，并借此界定含锰阻障层； 在该含锰阻障层上形成实质纯铜基晶种层； 在该实质纯铜基晶种层之上沉积主体铜基材料，以便过量填充该凹槽/贯孔；以及 移除位于该凹槽/贯孔外侧的过剩材料，借此界定铜基导电结构。
14. 根据权利要求13所述的方法，其特征在于，该阻障层由后述材料的至少其中一者 所构成：钽（Ta)、铌（Nb)、钨（W)、钒（V)、铪（Hf)、钛（Ti)以及锆（Zr)。
15. -种方法，包含： 在绝缘材料层中形成凹槽/贯孔； 在至少该凹槽/贯孔中形成第一阻障层，该第一阻障层由第一材料组合所构成，其包 括后述Y族材料的至少其中一者：钽（Ta)、铌（Nb)、钨（W)、钒（V)、铪（Hf)、钛（Ti)和锆 (Zr)，以及后述X族材料的至少其中一者：钛（Ti)、钴（Co)、钌（Ru)、锰（Μη)、铝（A1)、镍 (Ni)、铬（Cr)和钥（Mo); 在形成该第一阻障层后，于该第一阻障层之上形成第二阻障层，该第二阻障层由第二 材料组合所构成，其包括该Y族材料的至少其中一者和该X族材料的至少其中一者，其中， 该第二材料组合不同于该第一材料组合； 在该第二阻障层之上形成实质纯铜基晶种层； 在该铜基晶种层之上沉积主体铜基材料，以便过量填充该凹槽/贯孔；以及 移除位于该凹槽/贯孔外侧的过剩材料，借此界定铜基导电结构。
16. 根据权利要求15所述的方法，其特征在于，该第一阻障层由该Y族材料的任何一者 的碳化物、碳氮化物、硼化物或磷化物所构成。
【文档编号】H01L21/768GK104051335SQ201410098150
【公开日】2014年9月17日 申请日期:2014年3月17日 优先权日:2013年3月15日
【发明者】B·辛茨, F·科琴斯基 申请人:格罗方德半导体公司
相关技术
网友询问留言
已有0条留言
- 还没有人留言评论。精彩留言会获得点赞！
1