选择性外延生长工艺的前处理方法及半导体器件制造方法
【专利摘要】本发明提供一种选择性外延生长工艺的前处理方法以及半导体器件制造方法，采用含卤素的气体对半导体衬底表面进行处理。由于含卤素气体的蚀刻性，半导体衬底表面的不平整缺陷就可以得到修复，从而得到缺陷较少或无缺陷的外延生长薄膜。又由于卤素原子与半导体衬底硅之间存在键合作用，半导体衬底表面被氯原子占据，同时氯原子在硅表面的吸附能力大于氧原子的吸附能力，所以可以进一步的去除半导体衬底表面的氧，形成表面钝化。当选择性生长硅锗或碳化硅时，卤素原子被锗或碳取代，使得外延生长薄膜的选择性提高。
【专利说明】选择性外延生长工艺的前处理方法及半导体器件制造方法
【技术领域】
[0001]本发明涉及半导体制备【技术领域】，特别涉及一种选择性外延生长工艺的前处理方法及半导体器件制造方法。
【背景技术】
[0002]微电子技术的发展一直沿着两个方向在进行，一是不断扩大晶圆尺寸，以提高芯片产量和降低芯片成本；二是不断缩小芯片特征尺寸，以满足芯片微型化、高密度化、高速化、高可靠化和系统集成化的要求。随着特征尺寸越来越小，电路的速度越来越快，器件内部PN结之间以及器件与器件之间通过半导体衬底的相互作用(如形成寄生MOS管等)越来越严重。因此，随着MOSFET器件的特征尺寸缩小到纳米尺度后，等比例缩小技术面临着越来越严峻的挑战:漏电、阈值电压增大、功耗密度增大、迁移率退化等现象严重。以往通过减小沟道长度、减小栅介质层厚度等方法来解决上述问题，但随着栅介质层厚度逐渐减小到其物理极限后，提高电子迁移率则逐渐成为了主流趋势。这是因为MOS器件的开关速度与载流子迁移速率有关，通过提闻沟道内载流子的迁移率，可弥补沟道闻惨杂引起的库仑相互作用，改善栅介质层变薄导致的有效电场强度提高和界面散射增强等问题带来的迁移率退化。其中，得到广泛应用的是应变娃(strained silicon)技术。所谓应变娃简单来说就是指一层仅有几纳米厚度的超薄应变层，利用应变硅代替原来的高纯硅制造晶体管内部的通道，如此一来，可以让晶体管内的原子距离拉长，从而实现单位长度上原子数目减少的目的。当电子通过这些区域时所遇到的阻力就会减少，从而提高了晶体管性能。
[0003]在应变硅技术中，对于PMOS晶体管，填充的源区和漏区可以是硅锗(SiGe)，其晶格常数(lattice constant)大于半导体衬底单晶硅的晶格常数，产生压应力，能够提高载流子迁移率；对于NMOS晶体管，填充的源区和漏区可以是碳化硅SiC，其晶格常数小于半导体衬底单晶娃的晶格常数，广生张应力，能够提闻载流子迁移率。
[0004]图1是现有技术中利用应变硅技术形成的MOS晶体管的剖面结构示意图。MOS晶体管制作步骤包括:首先，提供一半导体衬底100，所述半导体衬底100中形成浅沟槽隔离110 ;然后，在上述半导体衬底上形成栅极结构120 ;接着，对所述栅极结构120两侧的半导体衬底进行刻蚀形成开口 ；之后，用氢氟酸溶液去除半导体衬底表面的自然氧化层；再之后，进入外延沉积设备中，通过选择性外延生长方法在所述开口中填充材料形成源区130和漏区140。所述半导体衬底100的材料一般为单晶硅。所述栅极结构120包括位于所述半导体衬底100上的栅介质层121，位于所述栅介质层121之上的栅电极122，以及包围所述栅介质层121和栅电极122侧壁的侧墙123。
[0005]在实际生产中发现，由于在选择性外延生长薄膜之前必须进行半导体衬底自然氧化层的去除，使用的氢氟酸溶液腐蚀性比较强，容易使半导体衬底表面被腐蚀，导致半导体衬底表面不够均匀、平整，使得在选择性外延生长薄膜时出现缺陷150 (如图1所示)，如凸起、凹坑、位错等。这种择性外外延生长薄膜的缺陷的存在导致晶体管结构漏电、阈值电压增大、功耗密度增大、迁移率退化等问题。[0006]因此，需要找寻一种选择性外延生长工艺的前处理方法，使得半导体衬底在被处理完之后表面更加平整并对外延生长薄膜具有高的选择性，从而得到缺陷较少或无缺陷高选择性的外延生长薄膜。
【发明内容】
[0007]本发明的目的在于提供一种选择性外延生长工艺的前处理方法及半导体器件制造方法，提高半导体衬底表面的平整性、选择性，从而得到缺陷较少或无缺陷且选择性较高的外延生长薄膜。
[0008]为解决上述技术问题，本发明提供一种选择性外延生长工艺的前处理方法，该方法引入含卤素的气体对半导体衬底表面进行处理。
[0009]可选的，在所述的选择性外延生长工艺的前处理方法中，所述半导体衬底为硅衬
。
[0010]可选的，所述采用含卤素的气体对半导体衬底表面进行处理过程中，去除半导体衬底表面5~45 A的表层。
[0011]可选的，在所述的选择性外延生长工艺的前处理方法中，所述含卤素的气体是指氯化氢气体、氯气、氟化氢气体中之一与氢气的混合气体。
[0012]可选的，在所述的选择性外延生长工艺的前处理方法中，所述含卤素的气体是指氯化氢气体、氯气或氟化氢气体。
[0013]可选的，在所述的选择性外延生长工艺的前处理方法中，还包括:在750~830度温度下，采用氢气烘烤所述半导体衬底。
[0014]根据本发明的另一方面，还提供了一种半导体器件制造方法，包括:
[0015]提供一半导体衬底；
[0016]在所述半导体衬底中形成浅沟槽隔离；
[0017]在所述半导体衬底上形成栅极结构；
[0018]在所述栅极结构两侧的半导体衬底中进行蚀刻形成开口 ；
[0019]采用氢氟酸溶液去除所述半导体衬底表面的自然氧化层；
[0020]采用含卤素的气体对所述半导体衬底表面进行处理；
[0021]采用选择性外延生长工艺在所述开口中生长薄膜。
[0022]可选的，采用含卤素的气体对所述半导体衬底表面进行处理之前或之后，还包括:采用氢气对所述半导体衬底进行烘烤。
[0023]可选的，采用选择性外延生长工艺在所述开口中生长薄膜之后，还包括:对所述半导体衬底进行离子注入。
[0024]与现有技术相比，本发明通过在选择性外延生长薄膜生长前，采用含卤素的气体对半导体衬底进行前处理，由于含卤素气体的蚀刻性，半导体衬底表面的不平整缺陷就可以得到修复，从而得到缺陷较少或无缺陷的外延生长薄膜。又由于卤素原子与半导体衬底硅之间存在键合作用，另外，利用氯原子在硅表面的吸附能力大于氧原子的吸附能力，来进一步实现衬底表面氧的去除，使得半导体衬底表面被氯原子占据，形成表面钝化。当选择性生长硅锗或碳化硅时，卤素原子被锗或碳取代，使得外延生长薄膜的选择性提高，从而得到缺陷较少或无缺陷且选择性较高的外延生长薄膜。【专利附图】
【附图说明】
[0025]图1是现有技术的一种晶体管的剖面结构示意图；
[0026]图2是本发明一实施例的半导体器件制造方法的工艺流程图；
[0027]图3a?3e是本发明一实施例的半导体器件制造方法过程中的器件结构示意图。
【具体实施方式】
[0028]以下结合附图和具体实施例对本发明作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0029]本发明的核心思想在于，提供一种选择性外延生长工艺的前处理方法，采用含卤素的气体对半导体衬底表面进行刻蚀处理和钝化。由于含卤素气体的蚀刻性，半导体衬底表面的不平整缺陷就可以得到修复，从而得到缺陷较少或无缺陷的外延生长薄膜。又由于卤素原子与半导体衬底硅之间存在键合作用，半导体衬底表面被氯原子占据，同时氯原子在硅表面的的吸附能力大于氧原子的吸附能力，所以可以进一步的去除半导体衬底表面的氧，形成表面钝化。当选择性生长硅锗或碳化硅时，齒素原子被锗或碳取代，使得外延生长薄膜的选择性提高，从而得到缺陷较少或无缺陷且选择性较高的外延生长薄膜。
[0030]图2是本发明一实施例的半导体器件制造方法的工艺流程图，图3a?3e是本发明一实施例的半导体器件制造方法过程中的器件结构示意图。
[0031 ] 结合图2和图3a?e，在CMOS制造工艺的PMOS制造工艺或NMOS制造工艺中，首先提供一半导体衬底200，在半导体衬底200上进行浅沟槽隔离210的制作，所述半导体衬底200为硅衬底，如图3a所示；然后在所述半导体衬底200上形成至少一栅极结构220，所述栅极结构220包括位于所述半导体衬底200上的栅介质层221，位于所述栅介质层221之上的栅电极222，以及包围所述栅介质层221和栅电极222侧壁的侧墙223，如图3b所示；接着，在所述栅极结构220两侧的半导体衬底中形成开口 235，如图3c所示，所述开口 235的形成过程可以包括光刻、刻蚀等本领域技术人员公知的步骤，本实施例中刻蚀形成的开口 235的侧壁延伸至所述栅极侧墙223的下方。
[0032]接着,采用氢氟酸溶液去除半导体衬底200表面的自然氧化层(native oxide),所述氢氟酸溶液的氟化氢与水的体积比为1/200?1/300。然而，由于氢氟酸溶液的腐蚀性比较强，容易使半导体衬底表面被腐蚀，导致半导体衬底表面不够均匀、平整。
[0033]之后，对半导体衬底进行烘烤(bake )，用以进一步的去除氧和碳。所述烘烤采用的气体例如是氢气(H2)，温度例如是750?830度。
[0034]接着，使用含卤素的气体对半导体衬底进行处理。所述含卤素的气体可以是指单一的含卤素的气体或者含卤素的气体与氢气的混合气。所述单一的含卤素的气体可以是氯化氢(HCl)气体、氯气(C12)或氟化氢气体(HF)。本实施例中，米用稀释的氯化氢气体对半导体衬底表面进行处理，所述稀释的氯化氢气体为100?600毫升的氯化氢气体与25?35升的氢气的混合气体。由于含卤素的气体对半导体衬底200的刻蚀作用相比于氢氟酸溶液比较弱，半导体衬底200表面5?45人的表层被缓慢地去除了。此过程中，半导体衬底表面带有凸起的地方由于处于高位能，凸起首先被平整，存在凹陷的地方由于半导体衬底表面总体被刻蚀一定厚度，而凹陷的地方刻蚀量比较少，使得半导体衬底也趋于平坦化，所以由前一步骤氢氟酸溶液造成的表面不良就被修复了，从而得到缺陷较少或无缺陷的外延生长膜。又由于氯化氢气体被半导体衬底吸附，氯化氢气体中的氯与半导体衬底中的硅相结合形成键合作用，在半导体衬底表面形成保护层，起到钝化作用。当选择性生长硅锗或碳化硅时，氯被锗或碳取代，使得外延生长薄膜的选择性提高。
[0035]需要说明的是，本发明并不限制氢气烘烤和含卤素气体的处理工艺的顺序，可以先采用氢气烘烤半导体衬底再采用含卤素气体对半导体衬底进行处理，也可以先采用含卤素气体对半导体衬底进行处理再进行氢气烘烤。
[0036]接下来，在所述开口 235内选择性外延生长薄膜，如图3d所示。填充材料的选择根据晶体管类型决定，对于PMOS晶体管，填充的源区和漏区可以是硅锗(SiGe)，其晶格常数(lattice constant)大于半导体衬底单晶娃的晶格常数,产生压应力，能够提高载流子迁移率；对于NMOS晶体管，填充的源区和漏区可以是碳化硅(SiC)，其晶格常数小于半导体衬底单晶硅的晶格常数，产生张应力，能够提高载流子迁移率。由于半导体衬底经过含卤素的气体处理，使半导体衬底对外延生长材料的选择性提高，从而得到缺陷较少或无缺陷且选择性较高外延生长薄膜。
[0037]最后，对选择性外延生长的薄膜进行离子注入制作工艺，形成源极330和漏极340，如图3e所示，使晶体管的性能进一步得到提高。
[0038]综上所述，半导体衬底经过含卤素气体的前处理，由于含卤素气体的蚀刻性半导体衬底表面的不平整缺陷就可以得到修复，从而得到缺陷较少或无缺陷的外延生长膜。又由于卤素原子与半导体衬底硅之间存在键合作用，半导体衬底表面被氯原子占据，同时氯原子在硅表面的吸附能力大于氧原子的吸附能力，所以可以进一步的去除半导体衬底表面的氧，形成表面钝化。当选择性生长硅锗或碳化硅时，卤素原子被锗或碳取代，使得外延生长薄膜的选择性提高。总之，经过选择性外延生长工艺的前处理，得到缺陷较少或无缺陷且选择性高的外延生长薄膜。
[0039]上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
【权利要求】
1.一种选择性外延生长工艺的前处理方法，其特征在于，包括: 采用含卤素的气体对半导体衬底表面进行处理。
2.如权利要求1所述的一种选择性外延生长工艺的前处理方法，其特征在于，所述半导体衬底为硅衬底。
3.如权利要求1所述的一种选择性外延生长工艺的前处理方法，其特征在于，所述采用含卤素的气体对半导体衬底表面进行处理过程中，去除半导体衬底表面5?45人的表层。
4.如权利要求1所述的一种选择性外延生长工艺的前处理方法，其特征在于，所述含卤素的气体是指氯化氢气体、氯气、氟化氢气体中之一与氢气的混合气体。
5.如权利要求1所述的一种选择性外延生长工艺的前处理方法，其特征在于，所述含卤素的气体是指氯化氢气体、氯气或氟化氢气体。
6.如权利要求1所述的一种选择性外延生长工艺的前处理方法，其特征在于，还包括:在750?830度温度下，采用氢气烘烤所述半导体衬底。
7.一种半导体器件制造方法，其特征在于，包括: 提供一半导体衬底； 在所述半导体衬底中形成浅沟槽隔离； 在所述半导体衬底上形成栅极结构； 在所述栅极结构两侧的半导体衬底中进行蚀刻形成开口； 采用氢氟酸溶液去除所述半导体衬底表面的自然氧化层； 采用含卤素的气体对所述半导体衬底表面进行处理； 采用选择性外延生长工艺在所述开口中生长薄膜。
8.如权利要求7所述的一种半导体器件制造方法，其特征在于，采用含卤素的气体对所述半导体衬底表面进行处理之前或之后，还包括:采用氢气对所述半导体衬底进行烘烤。
9.如权利要求7所述的一种半导体器件制造方法，其特征在于，采用选择性外延生长工艺在所述开口中生长薄膜之后，还包括:对所述半导体衬底进行离子注入。
【文档编号】H01L21/3213GK103943494SQ201410111349
【公开日】2014年7月23日 申请日期:2014年3月24日 优先权日:2014年3月24日
【发明者】高剑琴, 周海锋, 谭俊 申请人:上海华力微电子有限公司