形成源漏区外延锗硅均匀轮廓的方法
【技术领域】
[0001] 本发明主要设及半导体器件，更确切地说，设及一种带有错娃材料作为场效应晶 体管器件的源极区和漏极区的半导体器件及其对应的制备方法，藉此来增强场效应晶体管 器件的栅极控制和电流驱动能力。
【背景技术】
[0002] 半导体集成电路行业经历着快速的增长，高速发展期间让每忍片单元面积上总器 件的数量不断增加成为可能，但是器件单元本身的几何尺寸不断降低，运种尺寸的降低为 提高生产效益和降低成本提供了益处，但是同步也让忍片的加工和制造趋于复杂化。例如， 随着金属氧化物半导体场效应晶体管通过技术节点来减小尺寸，已经出现了应变的源极区 和漏极区来增加载流子的迁移率，实现器件的性能改善。应力的措施使得半导体的晶格变 形或者应变，影响着半导体的能带排列和电荷传输特性。尽管当前出现了利用错娃材料作 为应变的漏极区和源极区来适用于器件性能的改善，但改善的效果上并不令人完全满意。 由本发明后续的详细说明和所附的权利要求中，在结合本发明伴随着的图式和先前技术的 基础之上，本发明掲示的特征和方案将变得清晰。
【发明内容】
[0003] 在一些实施例中，本发明设及一种形成源漏区外延错娃均匀轮廓的方法，包括W 下步骤：步骤Sl :在一个衬底上预制备栅极结构；步骤S2 :在衬底的顶部刻蚀形成第一、 第二沟槽，使栅极结构布置在衬底位于第一、第二沟槽之间的区域的上方；步骤S3 :刻蚀第 一、第二沟槽各自的侧壁直至在它们的侧壁上形成向内凹陷的凹槽；步骤S4:刻蚀第一、第 二沟槽各自带有凹槽的侧壁W增加侧壁的粗糖程度；步骤S5 :在第一、第二沟槽中填充错 娃材料W分别形成漏极区和源极区。
[0004] 上述的形成源漏区外延错娃均匀轮廓的方法，在步骤S2中，形成第一、第二沟槽 带有与衬底所在平面相正交的呈现为垂直平面的侧壁形貌。 阳0化]上述的形成源漏区外延错娃均匀轮廓的方法，在步骤S3中，藉由各向异性的湿法 刻蚀，将第一、第二沟槽各自的侧壁刻蚀成带有上部倾斜面和下部倾斜面的S型的侧壁形 貌。
[0006] 上述的形成源漏区外延错娃均匀轮廓的方法，在步骤S4中，藉由干法刻蚀第一、 第二沟槽各自的侧壁，在第一、第二沟槽各自带有凹槽的侧壁表面形成蜂窝状的绒面结构。
[0007] 上述的形成源漏区外延错娃均匀轮廓的方法，在步骤S3中，第一、第二沟槽各自 的带有的上部倾斜面和下部倾斜面均为<111〉晶面。
[0008] 上述的形成源漏区外延错娃均匀轮廓的方法，在步骤S3中，采用含有氯化氨的蚀 刻气体来蚀刻第一、第二沟槽各自的内壁表面，并且进行干法蚀刻的条件满足：将溫度控制 在550~750°C范围内，压强在10~70化orr范围内，气体流量在70~300sccm范围内及 刻蚀时间在3~120s范围内。
[0009] 上述的形成源漏区外延错娃均匀轮廓的方法，在步骤S5中，包括W下分/子步骤： 子步骤S5. 1 :在第一、第二沟槽的底部和侧壁外延生长一个缓冲层度Uffer layer) ; W及 步骤S5. 2 :在第一、第二沟槽内部外延生长错娃材料度Ulk layer);步骤S5. 3 :在第一、第 二沟槽内的错娃材料上表面外延生长娃材料（Silicon-Cap layer);
[0010] 上述的形成源漏区外延错娃均匀轮廓的方法，在步骤S5. I中制备的缓冲层为低 渗杂浓度错娃的一个巧晶层，其渗杂浓度低于步骤S5. 2中制备的错娃材料的浓度，W及巧 晶层的厚度在10~200A的范围内。
[0011] 上述的形成源漏区外延错娃均匀轮廓的方法，在步骤S5. 3中外延生长娃材料之 前，先刻蚀错娃材料的上表面W便在错娃材料的上表面形成蜂窝状的绒面结构，然后再 在绒面结构上外延生长娃材料；其中采用含有氯化氨的蚀刻气体来蚀刻错娃材料的上表 面，并且进行蚀刻工艺的条件满足：将溫度控制在550~750°C范围内，压强控制在10~ TOOtorr范围内，气体流量控制在70~300sccm范围内及刻蚀时间控制在3~120s范围 内。
[0012] 上述的形成源漏区外延错娃均匀轮廓的方法，其中在该错娃材料上表面再外延生 长的一层娃材料（Silicon-Cap layer)层的厚度在7孩~或沉A的范围内。
【附图说明】
[0013] 阅读W下详细说明并参照W下附图之后，本发明的特征和优势将显而易见：
[0014] 图1显示在底部衬底上制备了浅沟槽隔离结构STI和栅极结构。
[0015] 图2显示在衬底顶部形成位于栅极机构两侧的U型沟槽。
[0016] 图3显示将U型沟槽的侧壁予W刻蚀从而将U型沟槽变化成S型沟槽。
[0017] 图4显示使用适量的蚀刻气体原位蚀刻S型沟槽的表面制成绒面结构。
[0018] 图5显示在X型沟槽的表面生长一层缓冲层。
[0019] 图6显示在沟槽内继续填充错娃材料。
[0020] 图7显示使用蚀刻气体原位蚀刻X型沟槽内的错娃材料的上表面制成绒面结构。
【具体实施方式】
[0021] 下面将结合各实施例，对本发明的技术方案进行清楚完整的阐述，但所描述的实 施例仅是本发明用作叙述说明所用的实施例而非全部的实施例，基于该等实施例，本领域 的技术人员在没有做出创造性劳动的前提下所获得的方案都属于本发明的保护范围。
[0022] 参见图1，提供例如娃衬底或SOI衬底或任何等同形式的一个衬底100,按照常规 工艺流程，在衬底100的顶部形成有浅沟槽隔离结构103 (STI)用来在衬底100中定义一个 或多个区域作为场效应晶体管的有源区，W及在衬底100的顶面或上表面上制备有栅极结 构，该栅极结构包括可绝缘隔离的栅极绝缘层101和导电的栅极电极102。并且栅极绝缘 层101可W是单独的一层也可W是不同材料叠加构成的复合层，同样栅极电极102可W是 单独的一层也可W是不同材料叠加构成的复合层。
[0023] 参见图2,在衬底100的顶部进行刻蚀，制备形成位于栅极结构两侧的沟槽，例如 图中所示的第一沟槽104a和第二沟槽104b，值得注意的是，此时栅极结构两侧沟槽的形貌 为U型沟槽，运也意味着第一沟槽104a和第二沟槽104b各自的侧壁的形貌是平面型的，而 且它们的侧壁与衬底100所在的平面基本垂直。其中栅极结构在衬底100位于第一沟槽 104a和第二沟槽104b之间的区域的上方，限定栅极结构和第一沟槽104a及第二沟槽104b 的位置关系，是因为第一沟槽104a和第二沟槽104b内的填充材料后续会作为源极区或漏 极区，及衬底100位于源极区和漏极区之间的区域则会作为沟道区来形成反型层而建立载 流子迁移的通道，而栅极结构则用来控制沟道区的形成与否。
[0024] 参见图3,对第一沟槽104a和第二沟槽104b暴露出来的垂直侧壁实施刻蚀，破坏 其侧壁的垂直形貌，运里的刻蚀方式强调是各向异性腐蚀。例如经由湿法刻蚀，使得第一沟 槽104a和第二沟槽104b最终形成了呈现为带有上部倾斜面104-1和下部倾斜面104-2的 X型沟槽，而不再是上文提及的带有垂直侧壁形貌的U型沟槽。此时第一沟槽104a和第 二沟槽104b各自的侧壁在竖直方向上的较中间部分向内横向凹陷得最深，而且上部倾斜 面104-1从其底部到顶部的横向凹陷程度逐步降低或变浅，W及下部倾斜面104-2从其顶 部到底部的横向凹陷程度逐步降低或变浅。换而言之，衬底100位于栅极结构正下方的区 域（也即夹持在第一沟槽104a和第二沟槽104b之间的区域），此时呈现为顶部和底部的 宽度大于中间部宽度的沙漏状结构，其中间部分向上和向下分别W逐步增加宽度的方式与 顶部区域和底部区域连续，是因为该沙漏状结构两侧的侧壁上形成了向内侧横向凹进的凹 槽，正是因为凹槽的存在，沙漏状结构的侧壁才具有相对竖直方向而呈现出为倾斜侧壁的 上部倾斜面104-1和为倾斜侧壁的下部倾斜面104-2。在一个可选的实施例中，譬如衬底 100具有<100〉晶面，它的顶面体现为<100〉晶向的晶面，则上部倾斜面104-1和下部倾斜 面104-2往往是<111〉晶面。问题之一在于，相对于其它晶面（例如第一沟槽104a和第二 沟槽104b各自的底面），<111〉晶面上的错娃外延巧晶层（种子/晶层）生长的速率较慢， 导致巧晶层在<111〉晶面处生长厚度较小，而其它晶面的巧晶层生长速率相对较快并且厚 度值也较大。为了避免因为术语不一致带来的疑虑，注意运里所谓的巧晶层有多种称呼， 例如缓冲层度Uffer layer),可用错娃材料或者娃材料等。巧晶层厚度不一致/不均匀容 易诱发一个负面现象：它原本用来缓冲该错元素材料的浓度变化较快的效果非常有限，进 一步导致在错娃体层（也即后文记载的错娃材料Bu化layer)中出现一些例如Stacking fault位错缺陷，从而形成应力弛豫，运会恶化晶体管器件的性能。
[00巧]参见图4,本发明主张刻蚀第一沟槽104a和第二沟槽104b各自带有横向凹槽的 原本相对较为光滑地的侧壁，W增加侧壁的上部倾斜面104-1和下部