一种mos栅控晶闸管的制造方法
【专利摘要】本发明涉及半导体技术，具体的说是涉及一种MOS栅控晶闸管的制造方法。本发明的方法的主要步骤为：制备衬底；进行正面P型杂质离子注入，在N型漂移区上层形成P型掺杂层，所述P型掺杂层的浓度为不均匀的；在N型漂移区上层进行栅氧热生长，栅氧层上进行多晶硅栅淀积；进行正面N型杂质离子注入，在P型掺杂层上层形成N型掺杂层，所述N型掺杂层的浓度为不均匀的；在N型掺杂层上层制作P+阴极接触区；在P型衬底背面制作阳极区。本发明的有益效果为，在不损害器件耐压及正向导通能力情况下，能提高器件的dV/dt抗性能力，并且本发明的实现方式能与现有工艺相兼容。本发明尤其适用于MOS栅控晶闸管的制造。
【专利说明】—种MOS栅控晶闸管的制造方法
【技术领域】
[0001]本发明涉及半导体技术，具体的说是涉及一种MOS栅控晶闸管的制造方法。
【背景技术】
[0002]MCT全名为MOS控制晶闸管，是V.A.K.Temple在1982年提出的结构，其同时具备了 MOSFET驱动简单与晶闸管电流导通能力强的优点。基本上来说MCT是一个带有两个固有MOSFET的晶闸管。一个MOSFET负责器件开启，另一个负责关断。根据开启沟道的种类可以将MCT分为N-MCT与P-MCT，他们都具有极低的导通损耗与大电流容量，而N-MCT相比P-MCT具有更好的动态特性。在早期的应用中，研究者将其应用在功率整流相关领域，但是其三个主要缺点限制了其作为功率开关整流的应用，一是无电流饱和能力，二是关断能力较弱，三是正向耐压时，需在栅极加负压。
[0003]由于MCT缺乏电流饱和能力，研究者开始将MCT应用在脉冲功率领域，其di/dt性能、脉冲幅度等指标优越。在电容性脉冲功率源应用中，MCT在电源向电容两端充电时要承受电容两端的高电压，为了提高充电速度，电压上升率dV/dt —般较高，更高的dV/dt也就意味着更快的充电速度。对于MOS控制双极型开关器件，普遍存在一种由于两端电压迅速上升而产生较大的寄生电容充放电位移电流现象，此位移电流能导致器件误开启的可能，导致MCT开关无法达到所需的电位，使电容在充电完成之前提前放电。器件所能承受的dV/dt值越高，代表该器件具有更强的dV/dt抗性，应用在脉冲放电领域中可以实现更短充电时间与稳定性，实现更高的脉冲重复频率，低的dV/dt抗性能力意味着在高dV/dt情形下，器件由于两端电压迅速上升而导致误开启的可能性增大，尤其当MCT应用在脉冲放电中，特别是重复性脉冲快速操作中，器件会面临正向电压的快速上升，即高dV/dt值，器件的误开启可能性很大。一种常规N-MCT制造方法如图1所示，其结构如图2所示。包括以下步骤:衬底2的制备，P阱3 —次离子注入退火，栅氧6热生长、多晶硅栅7淀积，N阱4 一次离子注入退火，P+阴极接触区5 —次离子注入退火，翻转硅片到背面进行阳极区I 一次离子注入退火。然而此制造方法存在着这样的问题:P阱3 —次离子注入退火过程中若注入剂量过低容易造成dV/dt抗性能力不足，过高时则会使得正向耐压时发生雪崩击穿，即器件耐压与dV/dt抗性能力存在着矛盾关系。N阱4 一次离子注入退火过程中若注入剂量过低会造成电流导通能力的下降，造成脉冲放电时的di/dt降低,过高则会造成dV/dt抗性能力不足，即器件电流导通能力与dV/dt抗性能力存在着矛盾关系。
【发明内容】
[0004]本发明所要解决的，就是针对传统MCT制造方法中存在耐压及正向导通能力与dV/dt抗性能力存在的矛盾关系，在传统工艺的基础上，提出了解决该矛盾的具有高dV/dt抗性的MCT制造方法。
[0005]本发明解决上述技术问题所采用的技术方案是:一种MOS栅控晶闸管的制造方法，其特征在于，包括以下步骤:[0006]a.制备衬底，具体为在P型衬底上层外延生长N型漂移区；
[0007]b.进行正面P型杂质离子注入，在N型漂移区上层形成P型掺杂层，所述P型掺杂层的浓度为不均匀的，具体为靠近MOS栅控晶闸管器件的栅极沟道区一侧的浓度低于另一侧的浓度；
[0008]c.在N型漂移区上层进行栅氧热生长，栅氧层上进行多晶硅栅淀积；
[0009]d.进行正面N型杂质离子注入，在P型掺杂层上层形成N型掺杂层，所述N型掺杂层的浓度为不均匀的，具体为靠近MOS栅控晶闸管器件的栅极沟道区一侧的浓度低于另一侧的浓度；
[0010]e.在N型掺杂层上层制作P+阴极接触区；
[0011]f.在P型衬底背面制作阳极区。
[0012]本发明的总的技术方案，是在正面P型杂质离子注入退火时，制造一层横向变掺杂层的P型掺杂层，使得在P阱3中，靠近源极欧姆接触处一端掺杂浓度相对较高，保证器件的dV/dt抗性能力，靠近栅沟道处一端的掺杂浓度相对较低保证正向耐压时不发生雪崩击穿。正面N型杂质离子注入退火时，制造一层横向变掺杂层的N型掺杂层，使得在N阱4中，靠近源极欧姆接触处一端掺杂浓度相对较高，保证器件的正向电流导通能力，靠近栅沟道处掺杂浓度相对较低，保证器件的dV/dt抗性能力。从而解决传统MCT中耐压及正向导通能力与dV/dt抗性能力的矛盾关系
[0013]具体的，步骤b中所述在N型漂移区上层形成P型掺杂层的具体方法为:
[0014]采用明暗相间的掩膜板进行离子注入退火工艺形成浓度不均匀的P型掺杂层，所述明暗相间的掩膜板为靠近MOS栅控晶闸管器件的栅极沟道区一侧的透明区少于另一侧的透明区。
[0015]具体的，步骤b中所述在N型漂移区上层形成P型掺杂层的具体方法为:
[0016]采用多张掩膜板多次离子注入退火形成浓度不均匀的P型掺杂层。
[0017]具体的，所述P型掺杂层在注入窗口内表面掺杂浓度可优选从4X IO17CnT3变化到1.5 X IO17Cm 3O
[0018]具体的，步骤d中所述在P型掺杂层形成N型掺杂层的具体方法为:
[0019]采用明暗相间的掩膜板进行离子注入退火工艺形成浓度不均匀的N型掺杂层，所述明暗相间的掩膜板为靠近MOS栅控晶闸管器件的栅极沟道区一侧的透明区少于另一侧的透明区。
[0020]具体的，步骤d中所述在P型掺杂层形成N型掺杂层的具体方法为:
[0021]采用多张掩膜板多次离子注入退火形成浓度不均匀的N型掺杂层。
[0022]具体的，所述N型掺杂层在注入窗口内表面掺杂浓度可优选从I X IO19cnT3变化到
1.5 X IO18Cm 3O
[0023]本发明的有益效果为，在不损害器件耐压及正向导通能力情况下，能提高器件的dV/dt抗性能力，并且本发明的实现方式能与现有工艺相兼容。
【专利附图】
【附图说明】
[0024]图1是常规MCT制造方法流程图；
[0025]图2是MCT结构剖面示意图；[0026]图3为本发明提供的一种具有高dV/dt抗性的MCT制造方法流程图；
[0027]图4为横向变掺杂的P阱3形成过程示意图；
[0028]图5为横向变掺杂的N阱4形成过程示意图；
[0029]图6为本发明具有高dV/dt抗性的MCT与常规MCT表面掺杂浓度对比图；
[0030]图7为测量脉冲放电参数的电路图；
[0031]图8为本发明具有高dV/dt抗性的MCT与常规MCT在dV/dt值为75kV/ μ s与90kV/ μ s时的阳极电压变化曲线；
[0032]图9为本发明具有高dV/dt抗性的MCT与常规MCT在dV/dt值为75kV/ μ s与90kV/ μ S时的阳极电流变化曲线；
[0033]图10是dV/dt抗性与栅电压之间的关系示意图；
[0034]图11是不同电容值下两种MCT的di/dt特性对比图。
【具体实施方式】
[0035]下面结合附图，详细描述本发明的技术方案
[0036]本发明提出了一种具有高dV/dt抗性的MCT制造方法，能解决传统MCT制造方法中耐压及正向导通能力与dV/dt抗性能力的矛盾关系。主要方法为:在正面P型杂质离子注入退火制备P阱3时，利用一张明暗相间的掩膜板一次离子注入或多张掩膜板多次离子注入，制造一层横向变掺杂层的P型掺杂层，使得在靠近源极欧姆接触处一端掺杂浓度相对较高，保证器件的dV/dt抗性能力，靠近栅沟道处一端的掺杂浓度相对较低保证正向耐压时不发生雪崩击穿。在正面N型杂质离子注入退火制备N阱4时，利用一张明暗相间的掩膜板一次离子注入或多张掩膜板多次离子注入制造一层横向变掺杂层的N型掺杂层，使得靠近源极欧姆接触处一端掺杂浓度相对较高，保证器件的正向电流导通能力，靠近栅沟道处N阱掺杂浓度相对较低，保证器件的dV/dt抗性能力。
[0037]如图3所示，本发明的主要制造流程包括:
[0038]a.制备衬底，具体为在P型衬底上层外延生长N型漂移区；
[0039]b.进行正面P型杂质离子注入，在N型漂移区上层形成P型掺杂层，所述P型掺杂层的浓度为不均匀的，具体为靠近MOS栅控晶闸管器件的栅极沟道区一侧的浓度低于另一侧的浓度；
[0040]c.在N型漂移区上层进行栅氧热生长，栅氧层上进行多晶硅栅淀积；
[0041]d.进行正面N型杂质离子注入，在P型掺杂层上层形成N型掺杂层，所述N型掺杂层的浓度为不均匀的，具体为靠近MOS栅控晶闸管器件的栅极沟道区一侧的浓度低于另一侧的浓度；
[0042]e.在N型掺杂层上层制作P+阴极接触区；
[0043]d.在P型衬底背面制作阳极区。
[0044]如图4所示，步骤b中所述在N型漂移区上层形成P型掺杂层的具体方法为:
[0045]采用明暗相间的掩膜板进行离子注入退火工艺形成浓度不均匀的P型掺杂层，所述明暗相间的掩膜板为靠近MOS栅控晶闸管器件的栅极沟道区一侧的透明区少于另一侧的透明区。
[0046]如图5所示，步骤d中所述在P型掺杂层形成N型掺杂层的具体方法为:[0047]采用明暗相间的掩膜板进行离子注入退火工艺形成浓度不均匀的N型掺杂层，所述明暗相间的掩膜板为靠近MOS栅控晶闸管器件的栅极沟道区一侧的透明区少于另一侧的透明区。
[0048]在实施过程中，可根据实际情况，在基本结构不变的前提下，进行一系列的变通互换。例如，采用外延制造工艺，自对准工艺，正面、背面交叉进行制造步骤。
[0049]借助MEDICI与tsuprem4仿真软件，对比了本发明的高dV/dt抗性的MCT与常规MCT各参数性能，进一步说明本发明优势，两种器件正向耐压都为1400V。图6给出了两种MCT器件的表面浓度分布，可以看到，本发明的高dV/dt抗性的MCT在靠近源端处P型杂质表面浓度相比常规MCT更高，而在栅端关断沟道处N型杂质表面浓度相比常规MCT更低。图7给出了用于测量脉冲放电参数的电路图，在此电路基础上，对比了两种器件的dV/dt与di/dt能力。图8与图9给出了在栅压为-15V时的仿真结果，图8中的电压曲线说明了本发明的高dV/dt抗性的MCT可以在dV/dt值为75kV/ μ s时仅需0.06 μ s就可以达到1000V的耐压，而此时常规MCT的电压则会在经历一个500V左右的峰值后迅速下降至零。当dV/dt值为90kV/y s时，器件两端电压上升更快，本发明的高dV/dt抗性的MCT达到最终耐压的时间也会降低，而常规MCT会在更早的时刻发生误触发开启。图9给出了电流随时间变化的曲线。本发明的高dV/dt抗性MCT能够更快的将充电过程中产生的位移电流引入阴极，因此电流在经历一个脉冲后逐渐下降为零，器件进入阻断状态。常规MCT由于此时无法保持关断，电流迅速上升，发生不可控的误触发，电流达到300A左右，而本发明的高dV/dt抗性MCT仅表现出小于50mA的峰值电流。以上这些结果表明了本发明的高dV/dt抗性MCT可以在更闻的dV/dt值下仍保持关断，具有更闻的dV/dt抗性。
[0050]进一步对不同栅压VG下，本发明的高dV/dt抗性的MCT与常规MCT的dV/dt抗性进行比对，结果如图10所示。从图中明显地可以看出，本发明的高dV/dt抗性的MCT在栅压小于-5V后即可以出现dV/dt抗性，常规MCT需要在栅压小于-13V后才可出现dV/dt抗性。这就表明了本发明的高dV/dt抗性的MCT相比常规MCT而言dV/dt抗性改善了近8V。为了进一步说明本发明在改善dV/dt能力的同时，没有牺牲正向导电能力，对比了能体现脉冲功率应用中正向导电能力的di/dt值大小。如图11所示，对于从0.2μ F到20μ F的多个不同电容值，可以看出本发明高dV/dt抗性的MCT与常规MCT的di/dt能力基本保持一致。
[0051]综上，本发明的有益成果主要包括:
[0052]在正面P杂质离子注入退火制备P阱3时，利用一张明暗相间的掩膜板一次离子注入或多张掩膜板多次离子注入，制造一层横向变掺杂层的P型掺杂层，使得在靠近源极欧姆接触处一端掺杂浓度相对较高，保证器件的dV/dt抗性能力，靠近栅沟道处一端的掺杂浓度相对较低保证正向耐压时不发生雪崩击穿。在正面N型杂质离子注入退火制备N阱4时，利用一张明暗相间的掩膜板一次离子注入或多张掩膜板多次离子注入制造一层横向变掺杂层的N型掺杂层，使得在靠近源极欧姆接触处一端掺杂浓度相对较高，保证器件的正向电流导通能力，靠近栅沟道处掺杂浓度相对较低，保证器件的dV/dt抗性能力。从而解决传统MCT制造方法中存在的耐压及正向导通能力与dV/dt抗性能力存在的矛盾关系，且能与现有工艺相兼容。
[0053]在具体实施的过程中，在保证基本结构不变的前提下，可依据实际工艺过程，进行一系列的制造步骤变通互换。当所述半导体衬底为P型，且各步骤中掺杂类型P型与N型互换时，所述MOS栅控晶闸管为P沟道MOS栅控晶闸管器件。半导体衬底除了硅外，还可采用碳化硅、砷化镓、氮化镓或者锗硅复合材料。
【权利要求】
1.一种MOS栅控晶闸管的制造方法，其特征在于，包括以下步骤: a.制备衬底，具体为在P型衬底上层外延生长N型漂移区； b.进行正面P型杂质离子注入，在N型漂移区上层形成P型掺杂层，所述P型掺杂层的浓度为不均匀的，具体为P型掺杂层靠近MOS栅控晶闸管栅极沟道区一侧的浓度低于另一侧的浓度； c.在N型漂移区上层进行栅氧热生长，栅氧层上进行多晶硅栅淀积； d.进行正面N型杂质离子注入，在P型掺杂层上层形成N型掺杂层，所述N型掺杂层的浓度为不均匀的，具体为N型掺杂层靠近MOS栅控晶闸管栅极沟道区一侧的浓度低于另一侧的浓度； e.在N型掺杂层上层制作P+阴极接触区； f.在P型衬底背面制作阳极区。
2.根据权利要求1所述的一种MOS栅控晶闸管的制造方法，其特征在于，步骤b中所述在N型漂移区上层形成P型掺杂层的具体方法为: 采用明暗相间的掩膜板进行离子注入退火工艺形成浓度不均匀的P型掺杂层，所述明暗相间的掩膜板为靠近MOS栅控晶闸管栅极沟道区一侧的透明区少于另一侧的透明区。
3.根据权利要求1所述的一种MOS栅控晶闸管的制造方法，其特征在于，步骤b中所述在N型漂移区上层形成P型掺杂层的具体方法为: 采用多张掩膜板多次离子注入退火形成浓度不均匀的P型掺杂层。
4.根据权利要求1所述的一种MOS栅控晶闸管的制造方法，其特征在于，步骤d中所述在P型掺杂层形成N型掺杂层的具体方法为: 采用明暗相间的掩膜板进行离子注入退火工艺形成浓度不均匀的N型掺杂层，所述明暗相间的掩膜板为靠近MOS栅控晶闸管栅极沟道区一侧的透明区少于另一侧的透明区。
5.根据权利要求1所述的一种MOS栅控晶闸管的制造方法，其特征在于，步骤d中所述在P型掺杂层形成N型掺杂层的具体方法为: 采用多张掩膜板多次离子注入退火形成浓度不均匀的N型掺杂层。
【文档编号】H01L21/332GK103972086SQ201410226744
【公开日】2014年8月6日 申请日期:2014年5月26日 优先权日:2014年5月26日
【发明者】陈万军, 肖琨, 程武, 杨骋, 王珣阳, 孙瑞泽, 张波 申请人:电子科技大学