一种提升led抗静电能力与亮度的制备方法
【专利摘要】本发明提供一种提升LED抗静电能力与亮度的制备方法，包括步骤：提供一基板；在所述基板上形成发光外延叠层，其从下至上至少包含N型层、发光层和P型层；在所述P型层上形成电流扩展层；从电流扩展层表面往下挖孔至部分P型层内，使得电流扩展层与P型层呈图案化，通过移除发光外延叠层表面上容易导电与易吸光的物质，减少金属与残留物在外延缺陷表面上，改善外延缺陷，从而提升LED抗静电能力与亮度。
【专利说明】一种提升LED抗静电能力与亮度的制备方法
【技术领域】
[0001] 本发明涉及LED制程领域，特别是指一种LED提升抗静电能力的制备方法。
【背景技术】
[0002] 发光二极管(英文为Light Emitting Diode,简称LED)是半导体二极管的一种，它 能将电能转化为光能，发出黄、绿、蓝等各种颜色的可见光及红外和紫外不可见光。与小白 炽灯泡及氖灯相比，它具有工作电压和电流低、可靠性高、寿命长且可方便调节发光亮度等 优点由于发光二极管材料本身具备有发出红光、橘光、黄光甚至到黄绿光的特性，而且发光 二极管所使用的材料本身是高直接能隙的材料，所以可来达到应用高光亮度发光二极管的 发展。
[0003] 以氮化镓（GaN)发光二极管为例，可以通过控制材料的组成来制作各种色光的发 光二极管，因此其相关技术成为近年来业界积极研发的焦点。氮化镓发光二极管，例如除了 在各种电子时钟、手机等消费性电子装置的显示功能的传统应用之外，因为其在亮度与发 光效率等方面的技术突破，更逐渐应用在户外显示板、车用照明等领域。
[0004] 当应用在这些户外照明显示设备时，氮化镓发光二极管除了要具有高亮度与高 发光效率外，另外很重要的要求就是要具有相当高的抗静电（Electrostatic Discharge, ESD)能力，以便长时间在户外的苛刻环境下运作，而具有实用价值。
[0005] 如图1所示，公知的氮化镓发光二极管结构是以氮化镓的氮化物外延生长在通常 是由蓝宝石（Sapphire)所构成的基板上。氮化镓和蓝宝石基板的晶格常数的不匹配常会造 成过大应力的累积，使得氮化镓发光二极管的外延生长品质不佳，进而影响其承受ESD的 能力。
【发明内容】
[0006] 本发明要解决的技术问题是提供一种LED的制备方法，提高LED提升抗静电能力 与亮度，减少LED的制程工序，从而减少制程工时。
[0007] 为解决上述技术问题，本发明的提供技术方案为：一种提升LED抗静电能力与亮 度的制备方法，包括步骤：提供一基板；在所述基板上形成发光外延叠层，其从下至上至少 包含N型层、发光层和P型层；在所述P型层上形成电流扩展层；从电流扩展层表面往下挖 孔贯穿电流扩展层，直至部分P型层内，使得电流扩展层与P型层呈图案化，通过移除容易 导电与易吸光的物质，减少金属与残留物在外延缺陷表面上，从而提升LED抗静电能力与 亮度。
[0008] 优选的，所述挖孔后的电流扩展层或P型层具有周期性或随机性图案。
[0009] 优选的，所述挖孔方式为ICP或是RIE或是化学蚀刻或是剥离或是雷射烧结中的 一种或其它任意组合。
[0010] 优选的，所述随机性图案的挖孔位置对应外延缺陷表面的位置。
[0011] 优选的，采用以下方法形成随机图案：采用一超高解析度自动光学检测机扫描所 述形成的发光外延叠层表面，获取外延表面缺陷位置图；在所述发光外延叠层表面涂布一 掩膜层，以所述缺陷位置图作为掩膜图案，蚀刻所述发光外延叠层缺陷处的电流扩展层，并 延伸至部分P型层，形成孔洞结构。
[0012] 优选的，采用一高解析LED显示屏呈现所述缺陷位置图，并曝光至所述发光外延 叠层表面，获得掩膜图案。
[0013] 优选的，所述P型层从下至上依次包括P型电子阻挡层、P型氮化镓层和P型接触 层，挖孔至P型接触层内部或者直至露出P型氮化镓层表面。
[0014] 优选的，所述挖孔至P型层内的深度为广200nm，更优选地，深度为l(T20nm。
[0015] 优选的，所述图案化P型层由若干个凹洞组成，其宽度为ΙμπΓ?ΟΟμπι。
[0016] 本发明的有益效果包括：通过移除发光外延叠层表面容易导电和易吸光的物质， 减少金属与残留物在外延缺陷表面上，抗静电能力（ESD)的良率和亮度均可提升5%以上， 不影响正向操作电压。
【专利附图】
【附图说明】
[0017] 附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实 施例一起用于解释本发明，并不构成对本发明的限制。此外，附图数据是描述概要，不是按 比例绘制。
[0018] 图1为公知的发光二极管芯片剖视图。
[0019] 图2飞为本实施例1之制作发光二极管芯片的工艺流程示意图，其中图5为图4 的俯视图。
[0020] 图6~7为本实施例2之制作发光二极管芯片的工艺流程示意图，其中图7为图6 的俯视图。
[0021] 图示说明： 基板 101，201，301 ;Ν 型层 102,202,302 ;发光层 103,203,303 ;Ρ 型电子阻挡层 104， 204, 304 ;Ρ 型氮化镓层 105, 205, 305 ;Ρ 型接触层 106, 206, 306 ;电流扩展层 107, 207, 307 ; 孔洞结构 208, 308 ;Ρ 电极 108, 209, 309 ;Ν 电极 109, 210, 310 ;外延缺陷 311。
【具体实施方式】
[0022] 下面结合示意图对本发明的LED芯片结构及其制备方法进行详细的描述，借此对 本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以 实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征 可以相互结合，所形成的技术方案均在本发明的保护范围之内。
[0023] 实施例1 如图4和5所示，发光二极管芯片，从下至上依次包括：蓝宝石（A1203)基板201、N型 层202、发光层203、具有孔洞结构208的P型层和电流扩展层207,以及P电极209和N电 极210,其中N型层、发光层和P型层构成发光外延叠层，具体地：P型层包括P型电子阻挡 层204、P型氮化物层205和P型接触层206。下面结合制备方法进行详细说明。
[0024] 如图2所示，首先在蓝宝石基板201上形成Si掺浓度为1. 5X 1019cnT3的N型层 (GaN) 202,接着生长多量子阱有源区（MQW)作为发光层203,然后生长约200nm厚的P型 Α1α?56&(ι.85Ν层作为P型电子阻挡层204、约300nm厚的Mg掺浓度为5X 1019cm_3的P型氮 化物层（GaN) 205和高掺杂的P型接触层（InGaN) 206,外延生长结束后，在温度为400°C至 520°C之间，在纯氮气环境中对外延片退火5~20分钟。接着通过蒸镀方式，在P型接触层上 形成电流扩展层207,形成外延晶片，电流扩展层可以选用氧化铟锡（ITO)或氧化锌（ZnO) 或氧化镉锡（CTO)或氧化铟（InO)或铟（In)掺杂氧化锌（ZnO)或铝（A1)掺杂氧化锌（ZnO) 或镓（Ga)掺杂氧化锌（ZnO)中的一种或其它任意组合，在本实施例优选ITO作为电流扩展 层。由于本实施例基板选用绝缘的蓝宝石基板，需要制作同面电极，故采用干法蚀刻工艺， 从电流扩展层207表面蚀刻至N型层202,使得部分N型层平台裸露出来，用于后续制作N 电极。
[0025] 如图3所示，从ΙΤ0电流扩展层207表面往下挖孔贯穿电流扩展层，直至部分P型 层内，使得电流扩展层与P型层呈周期性图案化，通过移除容易导电与易吸光的物质，减少 金属与残留物在外延缺陷表面上，从而提升LED抗静电能力与亮度。具体来说，挖孔方式可 以选用ICP或是RIE或是化学蚀刻或是剥离或是雷射烧结中的一种或其它任意组合，在本 实施例优选通过ICP蚀刻将电流扩展层与P型层周期性图案化，从而获得孔洞结构208,该 孔洞结构包括若干个成周期性分布的凹洞，凹洞的宽度范围为1 μ πΓ?ΟΟ μ m，在本实施例优 选ΙΟμπι;由于P型层中的P型接触层206存在容易吸光的现象，所以通过挖孔方式，不但可 以减少金属与残留物在外延缺陷表面上，还可以减少易吸光的物质，从而使得抗静电能力 (ESD)的良率和亮度均可提升5%以上，在本实施例优选蚀刻的深度为直至露出P型氮化物 层的表面即可，孔洞结构208中处于P型层内的深度为200nm以下，更优化地为l(T20nm。
[0026] 如图4和5所示，分别在ΙΤ0电流扩展层207和裸露的N型层202上制作P电极 209和N电极210,需要指出的是，在本实施例裸露的N型层202平台是孔洞结构208前形 成的，而应当知道，裸露的N型层202也可以在形成孔洞结构208之后进行，其蚀刻方式也 不限于干法蚀刻，亦可选用湿法蚀刻。
[0027] 实施例2 如图6和7所示，与实施例1不同的是，本实施的孔洞结构308是在外延缺陷表面的位 置随机形成的，即：孔洞结构308仅在有外延缺陷311的表面部位形成，而无外延缺陷的表 面并不挖孔。具体来说，先使用超高解析度Α0Ι (自动光学检测机）扫描所述形成的发光外 延叠层表面，用电脑记录下外延表面缺陷的位置图（如坐标和大小）；然后将外延缺陷位置 图电脑化转档之后，传送到高解析LED显示屏显示；再将扫描过的外延晶片，涂布上掩膜层 (如光刻胶)，利用高解析LED显示屏显示图形，曝光至所述发光外延叠层表面，获得掩膜图 案；最后，采用RIE蚀刻所述发光外延叠层缺陷处的电流扩展层307,并延伸至P型接触层 306,即可达成在具有外延缺陷311表面位置形成孔洞结构308。由于本实施例只需在具有 外延缺陷的表面位置(特定位置）进行挖孔，而外延缺陷本身具有随机性分布的特点，故获 得的孔洞结构具有随机性图案，从而有效地改善发光二极管芯片的ESD能力并提升亮度。
[0028] 需要指出的是，虽然上述实施例示意出的是水平结构的LED芯片，但是其提升LED 抗静电能力与亮度的制备方法同样适用于垂直或倒装结构的发光二极管芯片。
【权利要求】
1. 一种提升LED抗静电能力与亮度的制备方法，包括步骤： 提供一基板； 在所述基板上形成发光外延叠层，其从下至上至少包含N型层、发光层和P型层； 在所述P型层上形成电流扩展层； 从电流扩展层表面往下挖孔至部分P型层内，使得电流扩展层与P型层呈图案化，通 过移除发光外延叠层表面上容易导电与易吸光的物质，减少金属与残留物在外延缺陷表面 上，改善外延缺陷，从而提升LED抗静电能力与亮度。
2. 根据权利要求1所述的一种提升LED抗静电能力与亮度的制备方法，其特征在于： 所述挖孔后的电流扩展层或P型层具有周期性或随机性图案。
3. 根据权利要求2所述的一种提升LED抗静电能力与亮度的制备方法，其特征在于： 所述图案为通过ICP或是RIE或是化学蚀刻或是剥离或是雷射烧结中的一种或其它任意组 合方式形成。
4. 根据权利要求2所述的一种提升LED抗静电能力与亮度的制备方法，其特征在于： 所述随机性图案的挖孔位置对应外延缺陷表面的位置。
5. 根据权利要求4所述的一种提升LED抗静电能力与亮度的制备方法，其特征在于： 采用以下方法形成图案：采用一超高解析度自动光学检测机扫描所述形成的发光外延叠层 表面，获取外延表面缺陷位置图；在所述发光外延叠层表面涂布一掩膜层，以所述缺陷位置 图作为掩膜图案，蚀刻所述发光外延叠层缺陷处的电流扩展层，并延伸至部分P型层，形成 孔洞结构。
6. 根据权利要求5所述的一种提升LED抗静电能力与亮度的制备方法，其特征在于： 采用一高解析LED显示屏呈现所述缺陷位置图，并曝光至所述发光外延叠层表面，获得掩 膜图案。
7. 根据权利要求1所述的一种提升LED抗静电能力与亮度的制备方法，其特征在于： 所述P型层从下至上依次包括P型电子阻挡层、P型氮化镓层和P型接触层，挖孔至P型接 触层内部或者直至露出P型氮化镓层表面。
8. 根据权利要求1所述的一种提升LED抗静电能力与亮度的制备方法，其特征在于： 所述挖孔至P型层内的深度为广200nm。
9. 根据权利要求8所述的一种提升LED抗静电能力与亮度的制备方法，其特征在于： 所述挖孔至P型层内的深度为l(T20nm。
10. 根据权利要求1所述的一种提升LED抗静电能力与亮度的制备方法，其特征在于： 所述图案化P型层由若干个凹洞组成，其宽度为1 μ πΓ?ΟΟ μ m。
11. 一种发光二极管芯片，其特征在于：采用上述权利要求l~l〇所述的任意一种提升 LED抗静电能力与亮度的制备方法制得。
【文档编号】H01L33/06GK104064645SQ201410313767
【公开日】2014年9月24日 申请日期:2014年7月3日 优先权日:2014年7月3日
【发明者】庄家铭, 吴厚润, 曾信义, 徐宸科, 林素慧 申请人:厦门市三安光电科技有限公司