一种多片式高压驱动电路的制作方法
【专利摘要】本发明提供了一种多片式高压驱动电路，属于半导体功率器件【技术领域】。包括低端电路、横向功率器件、高端电路、键合金属线、第一芯片、第二芯片，所述低端电路和横向功率器件集成在第一芯片上，第一芯片的衬底具有逻辑地电位，高端电路集成在第二芯片上，第二芯片的衬底具有浮动地电位，第一芯片和第二芯片通过键合金属线连接，键合金属线连接横向功率器件的高压端和高端电路。本发明通过增大互连线与器件表面的距离降低互连线电位对器件耐压的不利影响；本发明电路结构避免了高端电路区域与用于电平位移的横向功率器件之间的漏电；同时高端电路区域所集成的芯片衬底具有浮动的地电位，避免了高端电路区域内表面器件与衬底之间的PNP穿通。
【专利说明】—种多片式高压驱动电路
【技术领域】
[0001]该发明属于半导体功率器件【技术领域】，具体涉及一种多片式高压驱动电路。
【背景技术】
[0002]功率集成电路已经在通信、电源管理、马达控制等领域取得巨大的发展，并将继续受到更广泛的关注。功率集成电路将高压器件与低压控制电路集成在一起带来一系列好处的同时，对电路设计也带来严峻的挑战。
[0003]随着集成度的增高，以及更高的互连电压要求，具有高电位的高压互连线(Highvoltage Interconnect1n,简称HVI)在跨过横向双扩散金属氧化物半导体场效应晶体管LDMOS(Lateral Double-Diffused M0SFET)等高压器件与隔离区的表面局部区域时，会导致电力线局部集中，在器件的表面产生场致电荷，使表面电场急剧增大，严重影响器件的击穿电压。传统的高压互连电路常常使用浮空场板或厚氧化层等方法来屏蔽高压线对器件耐压的有害影响。传统的具有高压互连的高压驱动电路结构如图1所示，其中I是低端电路，其地电位为逻辑地，2是横向功率器件，起电平位移作用，3是高端电路，其地电位为浮动地，4是高压互连金属线，5是电路集成的芯片。在这种传统结构中，低端电路、横向功率器件、高端电路位于同一芯片中，而高压互连金属线连接了起电平位移作用的横向功率器件的高压端与基于浮动地的高端电路，因此具有较高电位，当高压互连金属线跨过高压结终端表面时，会在器件表面产生场致电荷，导致低电位区域的电力线局部集中，抑制功率器件漂移区的耗尽，使器件在漂移区未完全耗尽时发生雪崩击穿，导致器件耐压严重降低。
[0004]图2为使用传统结构的高压驱动电路结构剖面图，以N型沟道LDMOS为例，其中201为LDMOS的源区，202为LDMOS的漏区，203为P型隔离区，204为P型衬底，205是高压互连线，206是N型外延层，207是LDMOS的P型阱区，208是LDMOS的栅极，209是高端电路区域PMOS的源区，210是高端电路区域PMOS的栅极，211是高端电路区域PMOS的漏区，212是高端电路区域NMOS的源区，213是高端电路区域NMOS的栅极，214是高端电路区域匪OS的漏区，215是高端电路区域NMOS的P型阱区，216是高端电路区域的电源电位区，217是高端电路区域的地电位区，218是高端电路区域中的N型埋层。在该结构中，LDMOS的外延层与漏区相连，高端电路区域的外延层与高端电路的电源电位相连。当连接到LDMOS栅极的低端电路输出信号使LDMOS开启时，LDMOS的漏区电位将低于高端电路区域的电源电位，夕卜延层中会出现漏电。为保证后级电路正常工作，传统结构在外延层中增加P型隔离区，防止LDMOS与高端电路区域、低端电路区域与高端电路区域之间出现漏电。同时，由于在该结构中，低端电路、LDMOS和高端电路位于同一芯片，即低端电路区域的衬底与高端电路区域的衬底相连，因此高端电路区域的衬底具有逻辑的地电位，而高端电路区域中的器件工作电压通常较高，表面的P型阱区、N型外延层与P型衬底之间会发生PNP穿通，影响器件的正常工作。为了防止该垂直方向的穿通，传统结构中采用外延工艺，使用较厚的外延层或薄外延配合重掺杂N型埋层的结构，并使用高阻衬底材料防止高端电路区域的PNP穿通。
【发明内容】
[0005]本发明针对【背景技术】存在的缺陷，提供了一种多片式高压驱动电路，本发明将电路中的高端电路与低端电路分别集成在不同的芯片中，通过芯片之间的键合金属线完成互连功能，即通过增大互连线与器件表面的距离降低互连线电位对器件耐压的不利影响。多片式的电路结构避免了高端电路区域与用于电平位移的横向功率器件之间的漏电；同时，由于高端电路区域所集成的芯片的衬底具有浮动的地电位，避免了高端电路区域内表面器件与衬底之间的PNP穿通，使高端电路可以使用标准CMOS集成工艺实现，采用常规衬底材料，利用注入扩散的方式来实现CMOS工艺的阱区，而不需要高阻衬底材料及外延工序，有效节省了制造成本，降低了工艺复杂度。
[0006]本发明的技术方案如下:
[0007]—种多片式高压驱动电路，包括低端电路1、横向功率器件2、高端电路3、键合金属线6、第一芯片7、第二芯片8,所述低端电路I和横向功率器件2集成在第一芯片7上,第一芯片7的衬底具有逻辑地电位，高端电路3集成在第二芯片8上，第二芯片8的衬底具有浮动地电位，第一芯片7和第二芯片8通过键合金属线6连接，键合金属线6连接横向功率器件2的高压端和高端电路。
[0008]进一步地，所述低端电路I和横向功率器件2还可以分别集成在不同的芯片上，横向功率器件集成在第三芯片9上，低端电路I集成在第四芯片10上，所述键合金属线6连接横向功率器件2的高压端和高端电路，所述第二键合金属线11连接横向功率器件的低压端和低端电路，所述低端电路的地电位为逻辑地，所述高端电路的地电位为浮动地。
[0009]进一步地，所述横向功率器件的数目为I或2，所述横向功率器件的结构包括单RESURF(REduced SURface Field，表面场降低技术)LDM0S、双 RESURF LDMOS 或 3D RESURFLDMOS等横向功率器件。
[0010]其中，高端电路3采用标准CMOS (互补型金属氧化物半导体)集成工艺实现，采用常规衬底材料，利用注入扩散的方式实现CMOS工艺的阱区。
[0011]本发明的有益效果为:
[0012]1、本发明提供的多片式高压驱动电路可以用于具有高压互连结构的电路中，使用键合金属线作为高压互连线，互连线与器件表面的距离相比传统结构大大增加，降低了互连线电位对器件耐压的不利影响。
[0013]2、本发明将低端电路、横向功率器件和高端电路集成在不同的芯片上，相比传统的单片式集成结构，避免了高端电路区域与用于电平位移的横向功率器件之间、高端电路区域与低端电路区域之间的漏电。
[0014]3、本发明中高端电路集成在第二芯片8上，其衬底电位是浮动地电位，避免了高端电路区域内表面器件与衬底之间的PNP穿通，使高端电路可以使用标准CMOS集成工艺实现，采用常规衬底材料，利用注入扩散的方式形成阱区，而不需要高阻衬底材料及外延工序，有效节省了制造成本，降低了工艺复杂度。
【专利附图】
【附图说明】
[0015]图1为传统的高压驱动电路结构；
[0016]图2为传统的高压驱动电路结构的剖面图；
[0017]图3为本发明提供的一种高压驱动电路结构；
[0018]图4为本发明提供的一种高压驱动电路结构的剖面图；
[0019]图5为本发明提供的一种高压驱动电路结构；
[0020]图6为本发明提供的一种高压驱动电路结构；
[0021]图7为本发明提供的一种高压驱动电路结构。
【具体实施方式】
[0022]为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
[0023]本发明提供了一种多片式高压驱动电路，该电路能够明显增强器件在具有高压互连线时的耐压；同时多片式的电路结构避免了高端电路区域与用于电平位移的横向功率器件之间的漏电，并使高端电路区域中的衬底电位是浮动的地电位，避免了衬底与表面器件之间的穿通；高端电路可以使用标准CMOS集成工艺实现，利用注入扩散的方式形成阱区，而并非传统结构中的外延型高压集成工艺，有效节省了制造成本，降低了工艺复杂度。
[0024]图3为本发明提供的一种多片式高压驱动电路，低端电路的形状为“L”形，其中I是低端电路，其地电位为逻辑地，2是横向功率器件，起电平位移作用，3是高端电路，其地电位为浮动地，6是键合金属线，将横向功率器件的高压端与基于浮动地的高端电路相连，7是第一芯片，集成了低端电路与横向功率器件，8是第二芯片，集成了高端电路。在本发明的高压驱动电路结构中，以该布局方式为例，低端电路和横向功率器件位于第一芯片7，高端电路位于第二芯片8中，采用芯片间的键合金属线作为高压互连线。由于第一芯片和第二芯片间的键合金属线与器件表面有较大距离，通常可以达到几百个微米甚至更大，使得高压互连线与器件表面之间的寄生电容会极大地降低，其引入的电荷量将较传统结构大大减小，降低了高压互连线对器件耐压的影响。图4为使用本发明图3所示的电路结构的高压驱动电路结构剖面图。以N型沟道LDMOS为例，其中401为LDMOS的源区，402为LDMOS的漏区，403为LDMOS区域的P型衬底，404为高端电路区域的P型衬底，405是键合金属线，406是LDMOS的N型阱区，407是LDMOS的P型阱区，408是LDMOS的栅极，409是高端电路区域PMOS的源区，410是高端电路区域PMOS的栅极，411是高端电路区域PMOS的漏区，412是高端电路区域NMOS的源区，413是高端电路区域NMOS的栅极，414是高端电路区域NMOS的漏区，415是高端电路区域NMOS的P型阱区，416是高端电路区域的电源电位区，417是高端电路区域的地电位区，418是高端电路区域中的N型阱区。在本发明的高压驱动电路结构中，LDMOS与高端电路位于不同芯片中，LDMOS的N型阱区406与高端电路区域的N型阱区418相互绝缘，从而无需增加P型隔离区来避免LDMOS的漏区与高端电路区域的地电位区之间的漏电；此外，高端电路区域的衬底404与低端电路和横向功率器件的衬底403位于不同芯片，因此高端电路区域的衬底404的电位可以为浮动的地电位，与高端电路中器件的工作电位没有太大差距，从而避免了高端电路区域中表面器件与衬底之间的PNP穿通，因此可使用CMOS工艺中的注入扩散方式形成N型阱区，取代传统高压集成工艺中的厚外延层或薄外延层与N型重掺杂埋层的结构，衬底也可以采用常规材料，从而极大地节省了制造成本，降低了工艺复杂度。
[0025]图5为本发明提供的一种高压驱动电路的结构，低端电路的形状为矩形。其中I是低端电路，其地电位为逻辑地，2是横向功率器件，起电平位移作用，3是高端电路，其地电位为浮动地，6是键合金属线，将横向功率器件的高压端与基于浮动地的高端电路相连，7是第一芯片，集成了低端电路与横向功率器件，8是第二芯片，集成了高端电路。
[0026]图6为本发明提供的一种高压驱动电路结构，低端电路为一端内凹形状。其中I是低端电路，其地电位为逻辑地，2是横向功率器件，起电平位移作用，3是高端电路，其地电位为浮动地，6是键合金属线，将横向功率器件的高压端与基于浮动地的高端电路相连，7是第一芯片，集成了低端电路与横向功率器件，8是第二芯片，集成了高端电路。
[0027]图7为本发明提供的一种高压驱动电路结构，低端电路和横向功率器件集成在不同的芯片上。其中I是低端电路，其地电位为逻辑地，2是横向功率器件，起电平位移作用，3是闻端电路，其地电位为浮动地，8是第二芯片，集成了闻端电路，9是第二芯片，集成了横向功率器件，10是第四芯片，集成了低端电路，6是键合金属线，将横向功率器件的高压端与基于浮动地的高端电路相连，11是第二键合金属线，将横向功率器件的低压端与基于逻辑地的低端电路相连。
[0028]综上所述，本发明提供了一种多片式高压驱动电路结构，将电路中的高端电路与低端电路分别集成在不同的芯片中，通过芯片之间的键合金属线完成互连功能，即通过增大互连线与器件表面的距离降低互连线电位对器件耐压的不利影响。多片式的电路结构避免了高端电路区域与用于电平位移的横向功率器件之间的漏电。同时，由于高端电路区域所集成的芯片的衬底可以具有浮动的地电位，避免了高端电路区域内表面器件与衬底之间的PNP穿通，使高端电路可以使用标准CMOS集成工艺实现，采用常规衬底材料，利用注入扩散的方式来实现CMOS工艺的阱区，而不需要高阻衬底材料及外延工序，有效节省了制造成本与工艺复杂度。
[0029]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡是本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种多片式高压驱动电路，包括低端电路(I)、横向功率器件(2)、高端电路(3)、键合金属线(6)、第一芯片(7)、第二芯片(8)，所述低端电路(I)和横向功率器件(2)集成在第一芯片(7)上，第一芯片(7)的衬底具有逻辑地电位，高端电路(3)集成在第二芯片(8)上，第二芯片(8)的衬底具有浮动地电位，第一芯片(7)和第二芯片(8)通过键合金属线(6)连接，键合金属线(6)连接横向功率器件(2)的高压端和高端电路。
2.根据权利要求1所述的多片式高压驱动电路，其特征在于，所述低端电路(I)和横向功率器件(2)分别集成在不同的芯片上，横向功率器件(2)集成在第三芯片(9)上，低端电路(I)集成在第四芯片(10)上，所述键合金属线(6)连接横向功率器件(2)的高压端和高端电路，所述第二键合金属线(11)连接横向功率器件的低压端和低端电路，所述低端电路的地电位为逻辑地，所述高端电路的地电位为浮动地。
3.根据权利要求1或2所述的多片式高压驱动电路，其特征在于，所述横向功率器件的数目为I或2，所述横向功率器件的结构为单RESURF LDMOS、双RESURF LDMOS或3D RESURFLDMOS。
4.根据权利要求1或2所述的多片式高压驱动电路，其特征在于，所述高端电路采用标准CMOS集成工艺实现，采用常规衬底材料，利用注入扩散的方式实现CMOS工艺的阱区。
【文档编号】H01L25/065GK104332461SQ201410450116
【公开日】2015年2月4日 申请日期:2014年9月4日 优先权日:2014年9月4日
【发明者】乔明, 张昕, 马金荣, 齐钊, 张波 申请人:电子科技大学