于鳍式场效晶体管设备上形成接触结构的方法及其设备的制作方法
于鳍式场效晶体管设备上形成接触结构的方法及其设备的制作方法
【专利摘要】本发明涉及于鳍式场效晶体管设备上形成接触结构的方法及其设备，其中，一种方法包括：在衬底之上形成具有凹口的隆起隔离结构、在鳍片之上形成栅极结构、在凹口内形成具有外部周界表面的多个间隔埋置型鳍片接触结构(此外部周界表面接触凹口的至少一部分内部周界表面)、以及针对每一个埋置型鳍片接触结构形成至少一个源极/漏极接触结构。一种设备包括：位于栅极结构的相反侧上的隆起隔离结构中的凹口内的多个间隔埋置型鳍片接触结构。每一个埋置型鳍片接触结构的上表面位于隆起隔离结构的上表面的下方，并且每一个埋置型鳍片接触结构的外部周界表面接触凹口的至少一部分内部周界表面。
【专利说明】于鳍式场效晶体管设备上形成接触结构的方法及其设备
【技术领域】
[0001]本揭露基本上涉及集成电路的制造，并且更尤指针对鳍式场效晶体管(打必已丁)半导体设备形成接触结构的各种方法及其产生的半导体设备。
【背景技术】
[0002]在如微处理器、储存设备及诸如此类的现代集成电路中，是在有限的晶片面积上提供并且运作非常大量的电路元件，特别是晶体管。近数十年来，电路元件(如晶体管)在效能提升及特征尺寸缩减方面已有极大的进步。然而，针对电子设备持续增强功能的需求，迫使半导体制造商稳定缩减电路元件的维度，并且提升电路元件的运作速度。然而，特征尺寸持续比例化在重新设计程序技术、以及开发新程序技术与工具以便符合新设计规则方面作了很大的努力。基本上，在含复杂逻辑部分的复杂电路中，鉴于设备效能及/或功率消耗及/或成本效率，108技术现为较佳的制造技术。在藉由103技术所制造含逻辑部分的集成电路中，提供的是一般在切换模式下运作的场效晶体管(而”，也就是这些设备呈现高度导电状态(导通状态(011-8^^6))及高阻抗状态(截止状态场效晶体管的状态受控于栅极电极，栅极电极在施加适当的控制电压时，控制漏极区与源极区之间通道区的导电性。
[0003]为了提升场效晶体管的运作速度，并且增加集成电路设备上场效晶体管的密度，设备设计者多年来已大幅缩减场效晶体管的实体尺寸。更具体地说，场效晶体管的通道长度已显著缩减，这已导致场效晶体管的切换速度提升。然而，缩减场效晶体管的通道长度，也缩减了源极区与漏极区之间的距离。在某些情况下，源极与漏极之间的间距缩减，造成难以使源极区与通道的电位有效免于遭受漏极电位负面影响。这有时称为所谓的短通道效应(81101-1: 0118111161 6打6(^)，其中，场效晶体管作为主动开关的特性已被降低。
[0004]相较于具有平面结构的场效晶体管，所谓的鳍式场效晶体管具有三维(30)结构。图1八为在半导体衬底(训匕廿社一)8上面形成先前技术鳍式场效晶体管半导体设备「幻的透视图，其将被引用以非常高的水平(16761)解释鳍式场效晶体管设备的一些基本特征。在这个实施例中，鳍式场效晶体管设备八包括三个例示性鳍片(丨丨!!)匕栅极结构0、侧壁间隔物2以及栅极覆盖层？。栅极结构0 —般由一层栅极绝缘材料(未分别表示，例如:一层高匕绝缘材料或二氧化硅)、以及一或多个导电材料层(例如:充当设备八的栅极电极的金属及/或多晶硅)构成。鳍片￠:具有三维配置:高度0、宽度I及轴向长度匕轴向长度[对应于设备八运作时里头电流行进的方向。鳍片中由栅极结构0包覆的部位为鳍式场效晶体管设备八的通道区。在习知的处理流程中，鳍片在间隔物2外侧(也就是在设备八的源极/漏极区中)的部位可藉由进行一或多道外延生长程序予以增加尺寸或甚至合并在一起。进行设备八源极/漏极区中鳍片尺寸增加或合并的程序，以降低源极/漏极区的电阻及丨或使其更易于建立对源极漏极区的电接触。即使未进行外延「合并」程序，一般仍将在鳍片上进行外延生长程序以增加其实体尺寸。
[0005]在鳍式场效晶体管设备八中，栅极结构0可包围所有或一部分鳍片的两侧及上表面以形成三栅极结构，为的是要使用具有三维结构而非平面结构的通道。在某些情况下，绝缘覆盖层(图未示，例如:硅氮化物)置于鳍片(:的顶部，并且鳍式场效晶体管设备仅具有双栅极结构(仅侧壁有别于平面型场效晶体管，在鳍式场效晶体管设备中，通道垂直于半导电性衬底的表面而成，为的是要缩减半导体设备的实体尺寸。还有，在鳍式场效晶体管中，设备漏极区的接面电容大幅缩减，倾向于显著降低短通道效应。在将适当电压施加至鳍式场效晶体管设备的栅极电极时，鳍片(:的表面(以及此表面附近的内部位)，也就是垂直取向的侧壁，以及鳍片顶部的上表面，形成有助于电流导通的表面反转层⑶111^61-81011或体积反转层1奶610。在鳍式场效晶体管设备中，
估计「通道宽度」约为垂直鳍片高度加上鳍片顶部表面宽度(也就是鳍片宽度)的两(2)倍。多个鳍片可如平面型晶体管设备有相同的占位区化00丨-即丨社)而形成。因此，就给定的绘图空间(或占位区)而言，鳍式场效晶体管倾向于能够产生显著高于平面型晶体管设备的驱动电流密度。另外，相较于平面型场效晶体管的漏电流，鳍式场效晶体管设备在设备「断开」后的漏电流会显著降低，因鳍式场效晶体管设备上「鳍片」通道的栅极静电控制优越。简言之，鳍式场效晶体管设备的30结构相较于平面型场效晶体管为较优越的'结构，在2011111及更先进的0103技术节点特别如此。可使用所谓的「栅极先制」或「取代栅极8社6)」(栅极后制(职仏-丨狀!:))制造技术，制造此类鳍式场效晶体管设备的栅极结构0。
[0006]对于许多早期的设备技术世代而言，大部分晶体管元件(平面型或鳍式场效晶体管设备)的栅极结构，是由多种硅基础材料(例如:二氧化硅及/或硅氮氧化物栅极绝缘层)搭配多晶硅栅极电极所构成。然而，随着积极微型化的晶体管元件其通道长度已逐渐变小，许多较新世代的设备会运用含有替代材料的栅极结构，目的是要杜绝可能与经缩减通道长度的晶体管中使用传统硅基础材料相关的短通道效应。例如，在一些积极微型化的晶体管元件(其可具有大约10至32纳米或更小等级的通道长度)中，已实现含所谓高匕介电质栅极绝缘层及一或多个金属层(作用为栅极电极(册/咖))的栅极结构。已显示此类替代栅极结构以提供相较于此前更传统的二氧化硅/多晶硅栅极结构配置，有显著增强的运作特性。
[0007]取决于特定的整体设备要求，已将许多不同高&材料(也就是介电常数，或&值，大约10或更高的材料)用于册/咖栅极电极结构中的栅极绝缘层而获得不同程度的成功。例如，在一些晶体管元件设计中，高&栅极绝缘层可包括钽氧化物、铪氧化物(把02〉、锆氧化物(21^)、钛氧化物01100、铝氧化物(八1203〉、铪硅酸盐(把310,)及诸如此类。此外，可为了控制晶体管的功函数，而在册/咖配置中使用一或多种非多晶金属栅极电极材料，也就是金属栅极堆迭。这些金属栅极电极材料可例如包括一或多层钛011)、氮化钛(酬、钛铝(丁1八1)、钛铝碳(11^10、铝(八1)、氮化铝(酬、钽(?)、氮化钽(酬、碳化钽(丁乂)、钽碳氮化物(?⑶〉、钽硅氮化物(了必丨⑷、硅化钽(1331)及诸如此类。
[0008]一种众所周知已用于形成附有高V金属栅极结构的晶体管的处理方法为所谓的「栅极后制」或「取代栅极」技术。可在形成平面型设备或30设备时使用取代栅极程序。图18至图12简述一种在平面型晶体管设备上使用取代栅极技术，用于形成册/咖取代栅极结构的例示性先前技术方法。如图18所示，此程序包括在浅沟槽隔离结构13所界定的主动区中半导电性衬底12的上面形成基本晶体管结构。设备于图1八所示的制造点，设备10包括牺牲栅极绝缘层14、虚拟或牺牲栅极电极15、侧壁间隔物16、一层绝缘材料17、以及在衬底12中形成的源极/漏极区18。可使用各种不同材料并且藉由进行各种已知技术形成设备10的各个组件及结构。例如，牺牲栅极绝缘层14可由二氧化硅构成，牺牲栅极电极15可由多晶硅构成，侧壁间隔物16可由硅氮化物构成，以及此层绝缘材料17可由二氧化硅构成。源极/漏极区18可由使用已知遮罩及离子布植技术予以布植到衬底12内的植入的掺质材料(匪03设备用~型掺质而？103设备用？型掺质)所构成。当然，所属领域技术人员将了解的是，晶体管10还有其它为了清楚而未在图式中绘制的特征。例如，图式中未绘制所谓的光晕布植区、以及一般在高效能1^03晶体管中看到的各种硅/锗层或区。于图18所示的制造点，已形成设备10的各个结构，并且已进行化学机械研磨(⑶?)程序以移除牺牲栅极电极15上面的任何材料(例如:由硅氮化物构成的保护性覆盖层(图未示))，从而至少可移除牺牲栅极电极15。
[0009]如图X所示，进行一或多道蚀刻程序以移除牺牲栅极电极15及牺牲栅极绝缘层14，藉以界定随后将用来形成取代栅极结构的栅极凹穴20。一般而言，如本文所述，移除牺牲栅极绝缘层14为取代栅极技术的一部分。然而，所有应用都可不移除牺牲栅极绝缘层14。
[0010]其次，如图10所示，栅极凹穴20中形成将构成取代栅极结构30的各个材料层。即使是刻意移除牺牲栅极绝缘层14，栅极凹穴20内一般仍将在衬底12上形成非常薄的原生氧化物层(图未示)。匪03及？103设备的用于取代栅极结构30的材料一般是不相同的。例如，匪03设备的取代栅极结构30可由厚度大约2纳米的高&栅极绝缘层30八(例如:铪氧化物)、第一金属层308(例如:一层厚约1至2纳米的氮化钛)、第二金属层30“用于匪03设备的所谓的功函数调整金属层，例如:一层厚度约5纳米的钛铝或钛铝碳)、第三金属层300 (例如:一层厚度约1至2纳米的氮化钛)、以及主体金属层302 (例如:铝或钨)所构成。
[0011]最后，如图12所示，进行一或多道01？程序以移除栅极绝缘层30八、第一金属层308、第二金属层300、第三金属层300及主体金属层302在栅极凹穴20外侧的过剩部位，藉以界定例示性匪03设备的取代栅极结构30。一般而言，？103设备的取代金属栅极结构30不包括如匪03设备这么多的金属层。例如，？103设备的栅极结构30可仅包括高&栅极绝缘层30八、厚度约3至4纳米的单层氮化钛(用于1^03设备的功函数调整金属)、以及主体金属层303。
[0012]图1？描述进行许多程序运作后的设备10。首先，进行一或多道蚀刻程序以移除凹穴20内各种材料的上部位，为的是要在栅极凹穴20内形成凹口。接着，在凹陷式栅极材料上面的凹口中形成栅极覆盖层31。栅极覆盖层31—般由硅氮化物构成，并且其可藉由沉积一层栅极覆盖材料而成，为的是要过量填充(0761-丨丨11)在栅极凹穴中形成的凹口，其后，进行01？程序以移除栅极覆盖层在此层绝缘材料17表面上面的过剩部位。形成栅极覆盖层31以便在后续处理运作期间保护下方的栅极材料。
[0013]近几年来，由于晶体管设备维度缩减，电路组件的运作速度已随着每个新设备世代而提升，并且此类产品中的「堆积密度」(也就是每单位面积的晶体管设备数量)也已在那时增加。此等晶体管设备效能改良已达到最终集成电路产品运作速度有关的限制因子不再是个别晶体管元件而是复杂接线系统电气效能的阶段，此复杂接线系统是在含实际半导体基础电路元件的设备层上面形成的。一般而言，由于电路元件数量大且现代集成电路所需布局复杂，因此无法在其上制造电路元件的相同设备层内建立个别电路元件的电连接，但却需要一或多个另外的金属化层，其大体包括提供内层(intra-level)电连接的含金属线，并且也包括多个互层(inter-level)连接或垂直连接(也称为贯孔(via))。这些垂直互连结构包含适当的金属，并且提供各个堆迭金属化层的电连接。
[0014]此外，为了确实以金属化层连接半导体材料中形成的电路元件，提供了适当的垂直接触结构，其第一端各别连接至电路元件的接触区(例如:晶体管的栅极电极及/或漏极与源极区)，并且第二端藉由导电贯孔各别连接至金属化层中的金属线。在一些应用中，可将接触结构的第二端连接至另一半导体基础电路元件的接触区，在此种情况下，接触层中的互连结构也称为局部互连。接触结构可包含具有大体方形或圆形的接触元件或接触插塞，其在层间介电材料中形成的，此转而包围并且钝化电路元件。随着电路元件在设备层中的关键维度缩减，金属线、贯孔及接触元件的维度也随之缩减。在某些情况下，增加的堆积密度要求使用精细的含金属材料及介电材料，为的是要降低金属化层中的寄生电容，并且提供导电性够高的个别金属线及贯孔。例如，在复杂金属化系统中，一般使用的是铜搭配低k介电材料，其理解为介电常数大约3.0或更低的介电材料，为的是要达到鉴于集成电路可靠度所需的电气效能及电子迁移行为。因此，在较下层的金属化层中，根据设备层中电路元件的密度，为了达成所需的堆积密度，必须提供关键维度大约100纳米且显著更小的金属线及贯孔。
[0015]随着已缩减的设备维度，接触层中的导电接触元件必须设有同样大小等级的关键维度。接触元件一般表示插塞，其由适当金属或金属组合物构成，其中，在精细半导体设备中，已证实钨搭配适当的阻障材料为可行的接触金属。一般而言，在形成钨基础接触元件时，首先形成层间介电材料并且对其图案化，为的是要接收穿过层间介电材料扩展至电路元件对应接触区的接触开口。尤其是，在包装密集的设备区中，漏极与源极区域以及接触区的可用面积的横向尺寸为100纳米且显著更小，因而需要极复杂的微影及蚀刻技术，以便形成横向维度界定良好且对准精确度高的接触开口。
[0016]图2为例示性先前技术鳍式场效晶体管设备60的简化平面图，其将引用于讨论一与鳍式场效晶体管设备上形成接触结构有关的特定问题。一般来说，鳍式场效晶体管设备60是在主动区61上面形成的，主动区61界定于半导体衬底隔离结构(图未示)中，例如:浅沟槽隔离结构。在所示实施例中，鳍式场效晶体管设备60由三个例示性鳍片62及例示性栅极结构63构成。可形成侧壁间隔物63A及栅极覆盖层63B以便封装栅极结构63。可合并或拆分(unmerged)鳍片62。在所示实施例中，鳍片62是拆分的。鳍片62构成设备60的源极/漏极(S/D)区。同样绘制的还有例示性源极/漏极接触结构64(有时称为「沟槽硅化物」或「TS」或「CA」结构)及栅极接触结构65 (有时称为「CB」结构)。源极/漏极接触结构64作成线型结构，以尽量确保即使在「最坏情况」错准情境下仍与所有鳍片62的所有外部表面达到良好的接触。线型源极/漏极接触结构64顺着设备60的栅极宽度方向69，在主动区61的整个宽度69上扩展。栅极接触结构65与源极/漏极接触结构64之间的间隔66，必须大到足以令栅极接触结构65与其中一个线型源极/漏极接触结构64之间不会形成短路。在目前的设备中，距离66可非常小，从而可将主动区61与栅极接触结构65之间的距离67设成约30至60纳米。一种确保不产生此短路的作法是单纯地增加距离67，也就是将栅极接触结构65置于离线型源极/漏极接触结构64端部较远处。不幸的是，若不断地增加堆积密度，此种解决方案将会不合需要地增加设备60的「占位面积」，藉以导致不宜的面积消耗损失。
[0017]本揭露针对为鳍式场效晶体管半导体设备形成接触结构的各种方法及其产生的半导体设备，可杜绝、或至少降低上面所指出的一或多种问题的效应。
【发明内容】
[0018]下文介绍简化的
【发明内容】
，用以对本发明的若干态样有基本的了解。本摘要不是本发明的详尽概观。目的不在于辨别本发明的主要或关键元件，或叙述本发明的范畴。其唯一目的在于以简化形式介绍若干概念，作为下文所述更详细说明的引言。
[0019]基本上，本揭露针对为鳍式场效晶体管半导体设备形成接触结构的各种方法及其产生的半导体设备。此外，所揭露的一种方法包括进行至少一个蚀刻程序以便在半导体衬底中界定至少一个鳍片、在衬底之上形成附有凹口的隆起隔离结构(其中，凹口具有位于隆起隔离结构的上表面下方的底部表面及内部周界表面，以及其中，凹口的底部表面曝露至少一部分鳍片)、在鳍片之上形成栅极结构、在凹口内形成多个间隔埋置型鳍片接触结构(其中，埋置型鳍片接触结构是在栅极结构的相反侧上的凹口中形成，埋置型鳍片接触结构导电耦接至鳍片，并且它们具有位于与隆起隔离结构的上表面齐平或下方的实质平面型上表面)、在埋置型鳍片接触结构和隆起隔离结构之上形成至少一层绝缘材料、以及在此层绝缘材料中形成多个源极/漏极接触结构，其中，每一个源极/漏极接触结构都导电耦接至多个埋置型鳍片接触结构的其中一者。
[0020]此外，本文揭露的另一例示性方法包括进行至少一个蚀刻程序以便在衬底中界定至少一个鳍片、在衬底之上形成附有凹口形成于其中的隆起隔离结构(其中，凹口具有位于隆起隔离结构的上表面下方的底部表面及内部周界表面，以及其中，凹口的底部表面曝露至少一部分鳍片)、在鳍片之上形成具有外侧壁间隔物与其毗连而置的栅极结构、在凹口内形成多个间隔埋置型鳍片接触结构(其中，埋置型鳍片接触结构是在栅极结构的相反侧上的凹口中形成，以及其中，每一个埋置型鳍片接触结构都导电耦接至鳍片，并且它们具有位于与隆起隔离结构的上表面齐平或下方的上表面、以及接触凹口至少一部分内部周界表面和毗连栅极结构所形成的外侧壁间隔物的外部周界表面)、在多个埋置型鳍片接触结构及隆起隔离结构的上面形成至少一层绝缘材料、以及在此层绝缘材料中形成多个柱型源极/漏极接触结构，其中，每一个源极/漏极接触结构都导电耦接至多个埋置型鳍片接触结构的其中一者。
[0021]此外，本文所揭露的一种例示性设备包括至少一个界定于半导体衬底中的鳍片、附有凹口形成于其中的隆起隔离结构(其中，凹口具有位于隆起隔离结构的上表面下方的底部表面及内部周界表面)、围绕至少一部分鳍片而置的栅极结构、位于凹口内的多个间隔埋置型鳍片接触结构(其中，每一个埋置型鳍片接触结构都位于栅极结构的相反侧上，并且其中，每一个埋置型鳍片接触结构都导电耦接至鳍片，并且具有位于隆起隔离结构上表面齐平或下方的上表面)。在这个具体实施例中，设备进一步包含位于多个埋置型鳍片接触结构和隆起隔离结构之上的至少一层绝缘材料、以及位于此层绝缘材料中的多个源极/漏极接触结构，其中，每一个源极/漏极接触结构都导电耦接至多个埋置型鳍片接触结构的其中一者。
【专利附图】
【附图说明】
[0022]可搭配附图参照底下说明以了解本揭露，其中，相同的参考元件符号视为相称的元件，以及其中:
[0023]图1A是先前技术鳍式场效晶体管设备的一例示性具体实施例的透视图；
[0024]图1B至图1F描述使用所谓「取代栅极」技术形成晶体管栅极结构的一种例示性先前技术方法；
[0025]图2是先前技术鳍式场效晶体管设备的一例示性具体实施例的简化平面图，设备上有形成各个接触结构；
[0026]图3A至图3L描述经揭露用于在鳍式场效晶体管半导体设备上形成接触结构的一种例示性方法及其产生的半导体设备；以及
[0027]图4A至图4G描述经揭露用于在鳍式场效晶体管半导体设备上形成接触结构的另一例示性方法及其产生的半导体设备。
[0028]尽管本文所揭示的专利标的(subject matter)容许各种改进和替代形式,但其特定具体实施例仍已藉由图式中的实施例予以表示并且在本文中予以详述。然而，应理解的是，本文对特定具体实施例的说明其用意不在于限制本发明于所揭露的特殊形式，相反地，用意在于含括落于如权利要求书所界定本发明精神与范畴内的所有改进、均等件、以及替代。
[0029]【符号说明】
[0030]10 设备
[0031]12 衬底
[0032]13 浅沟槽隔离结构
[0033]14 牺牲栅极绝缘层
[0034]15 牺牲栅极电极
[0035]16 侧壁间隔物
[0036]17 绝缘材料
[0037]18 源极/漏极区
[0038]20 栅极凹穴
[0039]30 取代栅极结构
[0040]30A 高k栅极绝缘层
[0041]30B 第一金属层
[0042]30C 第二金属层
[0043]30D 第三金属层
[0044]30E 主体金属层
[0045]31 栅极覆盖层
[0046]60 鳍式场效晶体管设备
[0047]61 主动区
[0048]62 鳍片
[0049]63栅极结构
[0050]63A侧壁间隔物
[0051]63B栅极覆盖层
[0052]64源极/漏极接触结构
[0053]65栅极接触结构
[0054]66间隔
[0055]67距离
[0056]69栅极宽度方向
[0057]100鳍式场效晶体管设备
[0058]102半导体衬底
[0059]102T沟槽
[0060]106鳍片[0061 ]106S上表面
[0062]106X虚线
[0063]107隆起隔离区
[0064]107A凹陷式底部表面
[0065]107D维度
[0066]107R 凹陷式表面
[0067]107S上表面
[0068]107X内部周界表面
[0069]107Z凹口
[0070]109半导体材料
[0071]110金属硅化物区
[0072]111绝缘材料
[0073]IllS上表面
[0074]118距离
[0075]119栅极宽度方向
[0076]120牺牲栅极结构
[0077]120R 上表面
[0078]122牺牲栅极绝缘层
[0079]124牺牲栅极电极
[0080]124S上表面
[0081]126栅极覆盖层
[0082]130侧壁间隔物
[0083]132蚀刻终止衬垫
[0084]133取代栅极结构
[0085]135牺牲材料层
[0086]136栅极凹穴
[0087]140栅极覆盖层
[0088]150导电材料
[0089]150R埋置型鳍片接触结构
[0090]150S上表面
[0091]150X外部周界表面
[0092]152绝缘材料
[0093]154源极/漏极接触结构
[0094]154A接触开口
[0095]156栅极接触结构
[0096]156A接触开口
[0097]156D厚度。
【具体实施方式】
[0098]下面说明的是本发明的各个例示性具体实施例。为了清楚，本说明书未说明实际实现的所有特征。当然，将领会的是，在开发任何此类实际具体实施例时，可施作许多特定实现的决策以达成开发者的目的，如符合系统相关和商务相关限制条件之类，此将随不同实现而变。再者，将领会的是，此类开发上的努力可能复杂且耗时，但对于具有本揭露利益的所属领域具有普通技术者而言，将是例行工作。
[0099]现将引用【专利附图】
【附图说明】本专利标的。图式中所示意的各种结构、系统及设备其目的仅在于说明而非为了以所属领域技术人员所熟知的细节混淆本揭露。虽然如此，仍含括附图以说明并且解释本揭示的例示性实施例。应该理解并且解读本文的用字及词组与所属相关领域的技术人员所理解的用字及词组具有相容的意义。术语或词组的特殊定义，也就是，有别于所属领域技术人员所理解的普通或惯用意义的定义，用意是要藉由本文对于术语或词组的一致性用法予以隐喻。就术语或词组用意在于具有特殊意义(也就是，不同于所属领域技术人员所理解的术语或词组)的方面来说，此特殊定义将在说明书中以直接并且明确提供术语或词组特殊定义的明确方式予以清楚提出。
[0100]本揭露基本上涉及鳍式场效晶体管半导体设备形成接触结构的各种方法及其产生的半导体设备。此外，所属领域技术人员若完整阅读本申请书将轻易明白的是，本方法适用于各种设备，包括但不局限于逻辑设备、记忆体设备等，并且可将本文所揭露的方法运用于形成N型或P型半导体设备。可使用NM0S、PM0S、CM0S等各种技术，将本文所揭露的方法及设备运用于制造产品，并且可将其运用于制造各种不同设备，例如:记忆体设备、逻辑设备、ASIC等。所属领域技术人员完整阅读本申请书后将了解的是，可使用各种所谓的3D设备(例如:鳍式场效晶体管)，将本文所揭露的发明运用于形成集成电路产品。基于揭露，将引用例示性处理流程，其中，形成的是单一鳍式场效晶体管设备100。此外，将在使用取代栅极(「栅极后制」)处理技术形成栅极结构的内容中揭露发明。然而，可在使用所谓「栅极先制」处理技术形成晶体管栅极结构的情况下，运用本文揭露的方法、结构及产品。因此，不应将本文揭露的发明视为受限于本文所示及说明的例示性实施例。请参阅附图，现将更详细地说明本文所揭露方法及设备的各个例示性具体实施例。
[0101]图3A至图3L描述经揭露用于在鳍式场效晶体管半导体设备上形成接触结构的一种例示性方法及其产生的半导体设备。将在半导体衬底102中及上面形成的是例示性设备100。设备100可为NMOS或PMOS晶体管任一者。另外，附图中并未绘制各个掺杂区，例如:源极/漏极区、光晕布植区、井区及诸如此类。衬底102可具有各种配置，如所示的主体硅配置。衬底102也可具有含主体硅层、埋置型绝缘层及主动层的绝缘体上硅晶(SOI)配置，其中，半导体设备是在主动层中及上面形成的。衬底102可由硅制成，或其可由非硅的材料制成。因此，应该将术语「衬底」或「半导体衬底」了解成涵盖所有半导电性材料及所有形式的此类材料。
[0102]图3A至图3L呈现可使用本文所揭露方法形成的鳍式场效晶体管设备100 —例示性具体实施例的各种剖面图。图式也包括设备100(右上方)的简化平面图，其描述底下图式中所示各个剖面图将采用的位置。更具体地说，视图「X-X」沿着鳍片长轴(电流传送方向)而取；视图「Y-Y」是顺着横切鳍片长轴的方向穿过设备源极/漏极区而取的剖面图；以及视图「Z-Z」是穿过设备栅极结构而取的剖面图。
[0103]图3A描述已进行许多程序运作的制造点的设备100。图3A也含有设备100的简化平面图，其显示隆起隔离区107的形成。首先在衬底102中形成多个沟槽102T，藉以界定多个鳍片106以及将形成隆起隔离区107处的较深沟槽。将本文揭露的例示性鳍式场效晶体管设备100绘制成由三个附有上表面106S的例示性鳍片106所构成。然而，所属领域技术人员在完整阅读本申请书后将知道的是，可在制造具有任何数量鳍片的鳍式场效晶体管设备时运用本文揭露的方法及设备。在一具体实施例中，使用已知的蚀刻技术，透过一或多个图案化蚀刻遮罩(图未示，例如:图案化硬罩层)，藉由进行一或多道蚀刻程序形成沟槽102T。可使用已知的侧壁影像移转技术及/或光微影技术，搭配进行已知的蚀刻技术，将图案化蚀刻遮罩图案化。在一些应用中，可进行进一步蚀刻程序以缩减宽度或「薄化」鳍片106，但此一薄化程序未在附图中绘制。基于本揭露及权利要求书，应该将术语「鳍片」的使用理解成涉及尚未薄化的鳍片、以及已遭受此薄化蚀刻程序的鳍片。
[0104]可形成例示性隆起隔离区107的方式对于所属领域技术人员是众所周知的。例如，在一具体实施例中，于形成沟槽后，在衬底102上毯覆式沉积一层绝缘材料(未分别表示，例如:二氧化硅)，以便用所需用量的材料将沟槽102T过量填充，为的是要提供隆起隔离区107另外的厚度或高度。接着可进行CMP程序以平坦化隆起隔离区107的上表面107S。其次，在绝缘材料的平坦化层上面形成图案化蚀刻遮罩(图未示)，用以曝露此层绝缘材料需缩减厚度的部位，也就是介于鳍片106之间的区域。然后，在此层绝缘材料的曝露部位上进行定时(timed)凹口蚀刻程序，用以缩减此层绝缘材料的厚度，也就是在具有凹陷式底部表面107A及内部周界表面107X的隆起隔离结构107中形成凹口 107Z。有效的是，这在沟槽102T底部产生较薄的绝缘材料层，以便使鳍片106互相局部隔离。此凹口蚀刻程序将鳍片106曝露至其近似理想的最终鳍片高度。隆起隔离区107的整体高度可取决于特定应用而变。在一例示性具体实施例中，隆起隔离区107经形成为使得其上表面107S位于鳍片106的上表面106S高度上面大约30至50纳米处，如维度107D所表现者。用于形成隆起隔离区107的另一例示性处理流程包括下列步骤:(I)进行蚀刻程序以界定鳍片106 ； (2)以二氧化硅将沟槽102T过量填充；(3)在此层二氧化硅上进行终止于鳍片106的CMP程序；
(4)在抛光的二氧化硅层上面沉积另一层硅氮化物；(5)进行蚀刻程序以移除任何多余鳍片并且界定STI沟槽；(6)以二氧化硅将STI沟槽过量填充并且进行终止于此层硅氮化物的CMP程序；(7)移除曝露的硅氮化物层；以及(8)令此层二氧化硅凹陷以曝露所需高度的鳍片106。
[0105]请继续参阅图3A，沟槽102T及鳍片106的整体尺寸、形状及配置可取决于特定应用而变。沟槽102T的深度及宽度可取决于特定应用而变。在一例示性具体实施例中，基于现今技术，沟槽102T的深度范围可大约由40至100纳米，并且沟槽102T的宽度可为约20至60纳米。在一些具体实施例中，鳍片106可具有范围在约5至20纳米内的最终宽度(位于或在鳍片底部附近处)。在附图所示的例示性实施例中，沟槽102T及鳍片106全都有均匀的尺寸及形状。然而，至少一些本文所揭露发明的态样在实践时，不需要具有此均匀尺寸及形状的沟槽102T及鳍片106。在本文所示的实施例中，藉由进行非等向性(anisotropic)蚀刻程序形成沟槽102T，这导致沟槽102T具有概要绘制、大体呈矩形的配置。在实际的现实设备中，沟槽102T的侧壁某种程度可向内渐缩，但图式中未绘制那种配置。在某些情况下，沟槽102T在沟槽102T底部附近可具有凹入外形。相较于藉由进行非等向性蚀刻程序所形成的大体矩形配置的沟槽102T，到了藉由进行湿蚀刻程序形成沟槽102T的程度，沟槽102T可倾向具有更圆的配置或非线性配置。因此，沟槽102T及鳍片106的尺寸和配置、以及其制作方式不应该视为本发明的限制。为了容易揭露，后续图式中将仅绘制实质矩形的沟槽102T及鳍片106。
[0106]所属领域技术人员在完整阅读本申请书后将领会的是，可(藉由删除下面图3D至图3F中所示步骤)使用「取代栅极」或「栅极先制」任一技术，将本文所揭露的发明运用于形成集成电路产品。基于揭露，将引用的是使用取代栅极处理流程形成鳍式场效晶体管设备100的例示性处理流程。然而，不应该将本文揭露的发明视为受限于此一例示性实施例。
[0107]如上所示，在本文揭露的实施例中，将使用取代栅极技术形成鳍式场效晶体管设备100。因此，图3B描述已在衬底102及鳍片106上面形成牺牲栅极结构120的制造点的设备100。还描述的是例示性栅极覆盖层126及侧壁间隔物130。栅极覆盖层126及侧壁间隔物130 —般由硅氮化物制成。牺牲栅极结构120包括牺牲栅极绝缘层122及虚拟或牺牲栅极电极124。可使用各种不同材料并且藉由进行各种已知技术形成设备100的各个组件及结构。例如，牺牲栅极绝缘层122可由二氧化硅构成，并且牺牲栅极电极124可由多晶硅构成。图3B中所示的各个材料层、以及下面所述的材料层可藉由各种不同已知技术的任一者形成，例如:化学气相沉积(CVD)程序、原子层沉积(ALD)程序、热生长程序、旋转涂布技术等。再者，如本文及所附权利要求书中使用者，字词「紙连」要给予广义的诠释，并且应该诠释成涵盖其中一个特征确实接触另一特征或紧密靠近该另一特征的情况。
[0108]图3C描述进行许多程序运作后的设备100。首先，进行选用的外延生长程序以在衬底102的曝露面形成另外的半导体材料109，例如:硅。请参阅视图X-X及Y-Y。半导体材料109大体呈菱形的本质(请参阅视图Y-Y)是导因于外延生长程序进行的方式以及衬底材料中晶面的配向。虚线106X反应原始鳍片106的轮廓。一般是进行外延生长程序以增加往后将必须形成导电接触的材料的尺寸。在某些情况下，必要时，进行所谓的鳍片合并外延生长程序(fin-merger epi growth process),使得一个鳍片上生长的外延材料并入田比连鳍片上所生长的外延材料。此类合并的鳍片未在图式中绘制。其后，在整个设备100上面形成薄蚀刻终止衬垫132 (例如2至3纳米)。蚀刻终止衬垫132可由各种材料构成(例如:硅氮化物、铪氧化物等)，并且其可藉由进行保形ALD或CVD程序形成。一般而言，形成外延材料109后，进行退火程序以活化植入的掺质材料，并且修复因进行各种离子布植程序对衬底102造成的任何破坏。
[0109]图3D描述进行许多程序运作后的设备100。首先使用传统沉积技术在设备100上面形成一层绝缘材料111 (例如:二氧化硅)。接着，在此层绝缘材料111上进行一或多道平坦化程序(例如:CMP)，使得此层绝缘材料111的上表面IllS与牺牲栅极电极124的上表面124S实质均匀。重要的是，此平坦化程序曝露牺牲栅极电极124的表面124S，以致可将其移除。在一例示性具体实施例中，平坦化程序可为终止于牺牲栅极电极124上的化学机械平坦化(CMP)程序。
[0110]图3E描述进行一或多道湿或干蚀刻程序后的设备100，所述的湿或干蚀刻程序是用来移除牺牲栅极电极124及牺牲栅极绝缘层122，藉以界定随后将为设备100形成取代栅极结构处的栅极凹穴136。一般而言，如本文所述，移除牺牲栅极绝缘层122为取代栅极技术的一部分。然而，所有应用都可不移除牺牲栅极绝缘层122。即使是刻意移除牺牲栅极绝缘层122，栅极凹穴136内一般仍将在鳍片的表面106S上形成非常薄的原生氧化物层(图未示)。就移除牺牲栅极结构120造成隔离区107任何消耗的方面来说，未在附图中描述此消耗。
[0111]图3F描述进行许多程序运作后的设备100。首先，进行预清洁程序，以便在形成各个材料层(其将变成部分取代栅极结构133)前移除栅极凹穴136内的所有异物。其后，进行许多已知的处理运作以在栅极凹穴136中形成概要描述的取代栅极结构133。本文所示的取代栅极结构133本质上是要表示任何类型可使用所谓栅极后制(取代栅极)制造技术在制造集成电路产品时运用的栅极结构。取代栅极结构133—般包含高k(k值大于10)栅极绝缘层(未个别图示，例如:铪氧化物)、一或多个金属层(未个别图示，例如:氮化钛或TiAlC，端视所制造晶体管设备类型而定)、以及主体导电材料层(未个别图示，例如:钨或铝)。一般而言，取代栅极结构133中呈现的各个材料层循序沉积于栅极凹穴136中及此层绝缘材料111上面，并且进行一或多道CMP程序以移除栅极材料在栅极凹穴136外侧的过剩部位。接着，进行一或多道蚀刻程序以移除凹穴136内各种材料的上部位，为的是要形成取代栅极结构133并且在取代栅极结构133上面形成凹口。接着，在凹陷式栅极材料上面的凹口中形成栅极覆盖层140。栅极覆盖层140 —般由硅氮化物构成，并且其可藉由沉积一层栅极覆盖材料而成，为的是要将取代栅极结构133上面栅极凹穴136中形成的凹口过量填充，其后，进行CMP程序以移除栅极覆盖层在此层绝缘材料111表面上面的过剩部位。形成栅极覆盖层140以便在后续处理运作期间保护下方的栅极材料。
[0112]图3G描述进行许多程序运作后的设备100。首先，进行蚀刻程序以移除此层绝缘材料111。其后，进行蚀刻程序以移除蚀刻终止层132。在一些具体实施例中，可在单一处理室里完成此层绝缘材料111及蚀刻终止层132的移除，并且视需要变更蚀刻化学品。接着，进行传统的硅化程序以在外延半导体材料109的表面上形成金属硅化物区110(请参阅视图X-X及Y-Y)。一般来说，此娃化程序一般含括沉积一层金属(图未不，例如:镍、钴、钛、钼等、或此类材料的组合)，使得其接触外延半导体材料109 (或在未生长外延材料109的情况下，在鳍片106上)的曝露部位。接着，在温度范围在约220至300°C时进行第一退火程序，使得此层金属与此层金属所接触含硅区中的硅反应，藉以形成具有相对较高电阻的金属硅化物。其次，藉由进行标准剥除程序，移除此层金属在第一退火程序期间未与外延半导体材料109反应的部位。在移除此层金属未反应的部位后，以范围约400至500°C的温度在设备100上进行第二退火程序，以便将相对较高电阻的硅化物区转换成相对较低电阻的金属硅化物区110。在形成取代栅极结构133 (请参阅图3F)后，藉由形成金属硅化物区110，金属硅化物区110不会曝露于与活性相关的较高处理温度。也就是，金属硅化物材料若曝露于大于约700°C的退火温度，则通常变得不稳定且其电阻增加。
[0113]图3H描述在设备100上毪覆式沉积一层导电材料150 (例如:金属)后的设备100。此层导电材料150为用来形成埋置型鳍片接触结构的材料，下面有更完整的说明。在一例示性具体实施例中，此层导电材料150可由钨、铝、铜等构成，并且其可藉由进行PVD或CVD程序形成。另外，在形成此层导电材料150前，可在产品上沉积一或多个阻障层(未图示)。在一例示性实施例中，本文揭露的方法可包括沉积衬垫(例如:T1、TiN)，接着是毯覆式沉积导电材料(例如:钨)。其后，可进行CMP程序以将此层导电材料150的上表面平坦化。
[0114]其次，如图31所示，对此层导电材料150进行定时凹口蚀刻程序以缩减其厚度，使得其上表面150S位于与隆起隔离区107的上表面107S大约齐平或约3至5纳米下方处(也就是在上表面107S的水平下方)。此程序运作导致埋置型鳍片接触结构150R在隆起隔离结构107中所形成的凹口 107Z里形成。要注意的是，埋置型鳍片接触结构150R相对于隆起隔离区107的上表面107S完全凹陷。图31也含有设备100的简化平面图，其显示在栅极结构相反侧隆起隔离区107的凹口 107Z内形成埋置型鳍片接触结构150R。还要注意的是，外部周界表面150X接合凹口 107Z的内部周界表面107X，并且在所示实施例中，接合外侧壁间隔物130。
[0115]图3J描述使用传统沉积技术在设备100上面形成一层绝缘材料152 (例如:二氧化硅)后的设备100。接着，在此层绝缘材料152上进行一或多道平坦化程序(例如:CMP)。此层绝缘材料152连同隆起隔离区107有效封装埋置型鳍片接触结构150R。
[0116]图3K描述进行许多程序运作后的设备100，所述程序运作是用来将导电源极/漏极接触结构154形成至每一个埋置型鳍片接触结构150R，并且形成导电耦接至取代栅极结构133 (也就是至作为部分取代栅极结构133的导电栅极材料)的栅极接触结构156。一般而言，处理过程顺序含括在此层绝缘材料152的曝露部位上及/或栅极覆盖层140上，透过一或多个蚀刻遮罩层(图未示)，进行一或多道蚀刻程序，以界定各个导电结构的接触开口 154A/156A。源极/漏极接触结构154及栅极接触结构156从上面观视时，可呈任何所需的截面配置，例如:方形、矩形、圆形等。如图所示，源极/漏极接触结构154导电耦接至埋置型鳍片接触结构150R，而栅极接触结构156则导电耦接至取代栅极结构133。源极/漏极接触结构154及栅极接触结构156本质上属于示意性及例示性，可使用各种不同导电材料任何一种并且藉由进行传统制造运作将其形成。接触结构154/156也可含有一或多个阻障层(未图示)。在一例示性实施例中，可藉由沉积衬垫(例如:T1、TiN)形成接触结构154/156，接着是以导电材料(例如:钨)将接触开口 154A/156A过量填充。其后，可进行CMP程序以平坦化此层绝缘材料152的上表面，这导致移除此层绝缘材料152上面衬垫及钨在开口 154A/154B外侧的过剩部位，并且形成接触结构154/156。要注意的是，在一具体实施例中，隆起隔离区107上面栅极接触结构156将接触处取代栅极结构133的厚度156D可为约20纳米的等级。
[0117]图3L为本文所揭露移除此层绝缘材料152形成例示性接触结构154/156后，鳍式场效晶体管设备100的一具体实施例的简化平面图。可看出的是，埋置型鳍片接触结构150R位于隆起隔离区107的凹口 107X内。要注意的是，由于埋置型鳍片接触结构150R导电耦接至所有鳍片106，因此相较于图2所示的一般先前技术的线型源极/漏极接触结构64，源极/漏极接触结构154可为单一柱型源极/漏极接触结构。因此，源极/漏极接触结构154与栅极接触结构156之间的距离相对于先前技术设备中的距离可增加，并且相对应的是，栅极接触结构156与源极/漏极接触结构154短路的机会得以降低。本文中设备100的结构也意指主动区与栅极接触结构156之间的距离118相较于先前技术结构可缩减。例如，在一例示性具体实施例中，主动区与栅极接触结构156之间的距离118可为约10至30纳米。因此，使用本文揭露的方法及设备，集成电路产品上的堆积密度相对于对应的先前技术产品可利用此类设备100予以降低，藉以理想地缩减设备100的「占位面积」。尤其要注意的是，在本文揭露的设备中，柱型源极/漏极接触结构154未顺着设备100的栅极宽度方向119在整个主动区宽度上扩展。反而是，柱型源极/漏极接触结构154的端部终止于恰好未触及主动区边缘处。在一具体实施例中，柱型源极/漏极接触结构154顺着栅极宽度方向119的维度(长度或直径)，可为主动区顺着设备100栅极宽度方向119整体宽度的约10%至80%。在所示实施例中，将单一柱型源极/漏极接触结构154绘制成形成用来对源极/漏极区建立电接触。然而，必要时，可在各源极/漏极区上形成多于一个柱型源极/漏极接触结构154。例如，可形成两个柱型源极/漏极接触结构154，以便在设备的每一个源极/漏极区上面接触埋置型鳍片接触结构150R。另外，值得注意的是，除了在当前处理技术所用者外，达成上述结构无需另外形成任何遮罩。
[0118]图4A至图4G描述经揭露用于在鳍式场效晶体管半导体设备上形成接触结构的另一例示性方法及其产生的半导体设备。图4A描述对应于上面图3C中所示的制造点的设备100，也就是已如上述形成牺牲栅极结构120、外延半导体材料109以及蚀刻终止层132。
[0119]图4B描述进行许多程序运作后的设备100。首先使用传统沉积技术在设备100上面形成上述绝缘材料111 (例如:二氧化硅)。接着，在此层绝缘材料111上进行一或多道平坦化程序(例如:CMP)，使得其上表面实质平坦。其次，进行回蚀(etch-back)程序以令此层绝缘材料111的上表面IllS相对于牺牲栅极结构124的上表面124S凹陷一所需量，例如:约10至20纳米的距离。接着，在设备100上毯覆式沉积牺牲材料层135(例如:娃氮化物，CMP后的最终厚度约为5至15纳米)。然后进行一或多道CMP程序，以便移除位于牺牲栅极电极124的上表面124S上面的所有材料。重要的是，这些运作导致牺牲栅极电极124曝露而可将其移除。在某些情况下，如所示，形成牺牲硅氮化物材料135并非必要。由于牺牲硅氮化物材料135是用于在后续处理运作期间防止二氧化硅材料过度损耗，已可代替牺牲娃氮化物材料135形成另外的二氧化娃材料。必要时,可如名称为「Facilitating GateHeight Uniformity and Inter-layer Dielectric Protect1n」的第 13/654, 717 号美国专利申请案所述形成此些材料层，此专利申请案的内容是完整并于本文中。
[0120]图4C描述进行一或多道湿或干蚀刻程序后的设备100，所述的湿或干蚀刻程序是用来移除一部分但非全部的牺牲栅极结构120，使得凹陷式牺牲栅极结构中目前凹陷的上表面120R，位于与隆起隔离区107上表面107S大约均等或下方(也就是下方的一水平)约3至20纳米距离处的水平。由于不是所有牺牲栅极结构都已移除，故此蚀刻程序会导致部分栅极凹穴的界定。
[0121]图4D描述进行定时蚀刻程序后的设备100，此定时蚀刻程序是用来将牺牲栅极绝缘层122的曝露部位移除，并且令隆起隔离区107将落在取代栅极结构下方的部位凹陷。请注意视图Z-Z中隆起隔离区107的凹陷式表面107R。在一具体实施例中，隆起隔离区107的目前凹陷式表面107R位于凹陷式牺牲栅极结构的上表面120R下方约10至50纳米距离处。
[0122]图4E描述进行一或多道湿或干蚀刻程序后的设备100，所述的湿或干蚀刻程序是用来移除凹陷式牺牲栅极结构的剩余部位(也就是牺牲栅极电极124和牺牲栅极绝缘层122的任何剩余部位)，藉以界定随后将为设备100形成取代栅极结构处的完全栅极凹穴136。
[0123]图4F描述进行许多程序运作后的设备100。首先，在栅极凹穴136中形成用于上述取代栅极结构133的材料。作为该程序的一部分，并且如上所述，进行一或多道蚀刻程序以将凹穴136内各种材料的上部位移除，为的是要形成取代栅极结构133并且在取代栅极结构133上面形成凹口。接着，在凹陷式栅极材料上面的凹口中形成栅极覆盖层140。在进行CMP程序形成栅极覆盖层140期间，将牺牲材料层135从此层绝缘材料111的表面上面清除(请参阅视图Y-Y)。
[0124]图4G描述上述埋置型鳍片接触结构150R、绝缘材料层152、源极/漏极接触结构154及栅极接触结构156已形成后的设备100。要注意的是，由于隆起隔离区107凹陷，取代栅极结构133由栅极接触结构156接触处的厚度，大于图3K中所示设备者(将距离156D与距离156X作比较)。在一具体实施例中，取代栅极结构133在隆起隔离区107的凹陷式表面107R上面将与栅极接触结构156接触处的厚度156X可为约40纳米或更大的等级。
[0125]以上所揭示的特殊具体实施例仅属例示性，正如本发明可以所属领域的技术人员所明显知道的不同但均等方式予以改进并且实践而具有本文的指导效益。例如，前述制程步骤可用不同顺序实施。另外，除了作为权利要求书中所述，对于本文所示构造或设计的细节无限制用意。因此，得以证实以上所揭示特殊具体实施例可予以改变或改进并且所有此等变化皆视为落于本发明的范畴及精神内。要注意的是，本说明书及所附权利要求书中如「第一」、「第二」、第三」或「第四」之类用以说明各个程序或结构的术语，仅当作此些步骤/结构节略参考，并且不必然暗喻此些步骤/结构的进行/形成顺序。当然，取决于精准声称的措辞，可或可不需要此些程序的排列顺序。因此，本文所谋求的保护是如权利要求书中所提出者。
【权利要求】
1.一种在半导体衬底之上形成鳍式场效晶体管的方法，该晶体管包含至少一个鳍片，其中，该方法包含: 进行至少一个蚀刻程序，以便在该衬底中界定该至少一个鳍片； 在该衬底之上形成附有凹口形成于其中的隆起隔离结构，其中，该凹口具有位于该隆起隔离结构的上表面下方的底部表面以及内部周界表面，以及其中，该凹口的该底部表面曝露该至少一个鳍片的至少一部分； 在该至少一个鳍片之上形成栅极结构； 在该凹口内形成多个间隔埋置型鳍片接触结构，所述埋置型鳍片接触结构在该栅极结构的相反侧上的该凹口中形成，其中，各该埋置型鳍片接触结构导电耦接至该至少一个鳍片，并且具有位于与该隆起隔离结构的该上表面齐平或下方的实质平面型上表面； 在该多个埋置型鳍片接触结构和该隆起隔离结构之上形成至少一层绝缘材料；以及 在该至少一层绝缘材料中形成多个源极/漏极接触结构，其中，各该源极/漏极接触结构导电耦接至该多个埋置型鳍片接触结构的其中一者。
2.根据权利要求1所述的方法，其中，该埋置型鳍片接触结构进一步包含外部周界表面，以及其中，该多个埋置型鳍片接触结构经形成，使得各该埋置型鳍片接触结构的该外部周界表面接触该隆起隔离结构中该凹口的该内部周界表面的至少一部分。
3.根据权利要求2所述的方法，其中，各该埋置型鳍片接触结构经形成，使得所述埋置型鳍片接触结构的该外部周界表面接触该凹口的该内部周界表面及毗连该栅极结构所形成的侧壁间隔物。
4.根据权利要求1所述的方法，其中，在该至少一个鳍片之上形成该栅极结构包含进行栅极后制或栅极先制处理过程顺序的其中一者，以形成该栅极结构。
5.根据权利要求1所述的方法，其中，形成该多个源极/漏极接触结构包含形成多个柱型源极/漏极接触结构。
6.根据权利要求1所述的方法，其中，形成该多个源极/漏极接触结构包含形成至少四个柱型源极/漏极接触结构，其中，该至少四个柱型接触结构的其中两者导电耦接至所述埋置型鳍片接触结构的其中一者。
7.根据权利要求1所述的方法，其中，在该凹口内形成该多个埋置型鳍片接触结构包含: 在该隆起隔离结构之上沉积一层导电材料，以便将该凹口过量填充；以及 对该层导电材料进行定时凹口蚀刻程序，以便自该隆起隔离结构的该上表面之上清除该导电材料，以及界定具有该上表面的所述埋置型鳍片接触结构，该上表面位于该隆起隔离结构的该上表面的下方。
8.根据权利要求1所述的方法，其中，该栅极结构为牺牲栅极结构，以及其中，该方法在形成该多个间隔埋置型鳍片接触结构前进一步包含: 进行至少一个第二蚀刻程序，以移除该牺牲栅极结构的至少一牺牲栅极电极的一部分，以便藉此界定凹陷式牺牲栅极结构以及界定一部分栅极凹穴，其中，该至少一个第二蚀刻程序经进行，使得该凹陷式牺牲栅极结构的上表面位于该隆起隔离结构的该上表面的水平下方的水平； 随着该凹陷式牺牲栅极结构就位，进行至少一个第三蚀刻程序，以缩减在该部分栅极凹穴底下的区域中该隆起隔离结构的一部分的厚度，使得该隆起隔离结构的该厚度缩减部位的上表面位于该凹陷式牺牲栅极电极的该上表面下方的水平； 在进行该至少一个第三蚀刻程序后，移除至少该凹陷式牺牲栅极结构，以便界定完全栅极凹穴；以及 在该完全栅极凹穴中形成取代栅极结构。
9.一种在半导体衬底之上形成鳍式场效晶体管的方法，该晶体管包含至少一个鳍片，其中，该方法包含: 进行至少一个蚀刻程序，以便在该衬底中界定该至少一个鳍片； 在该衬底之上形成附有凹口形成于其中的隆起隔离结构，其中，该凹口具有位于该隆起隔离结构的上表面下方的底部表面以及内部周界表面，以及其中，该凹口的该底部表面曝露该至少一个鳍片的至少一部分； 形成栅极结构，该栅极结构在该至少一个鳍片之上形成具有与其毗连而置的外侧壁间隔物； 在该凹口内形成多个间隔埋置型鳍片接触结构，所述埋置型鳍片接触结构在该栅极结构的相反侧上的该凹口中形成，其中，各该埋置型鳍片接触结构导电耦接至该至少一个鳍片，并且具有位于与该隆起隔离结构的该上表面齐平或下方的上表面以及外部周界表面，以及其中，各该埋置型鳍片接触结构的该外部周界表面的至少一部分接触该隆起隔离结构中该凹口的该内部周界表面的至少一部分及毗连该栅极结构所形成的该外侧壁间隔物；在该多个埋置型鳍片接触结构和该隆起隔离结构之上形成至少一层绝缘材料；以及在该至少一层绝缘材料中形成多个柱型源极/漏极接触结构，其中，各该源极/漏极接触结构导电耦接至该多个埋置型鳍片接触结构的其中一者。
10.根据权利要求9所述的方法，其中，形成该多个源极/漏极接触结构包含形成至少四个柱型源极/漏极接触结构，其中，该至少四个柱型源极/漏极接触结构的其中两者导电耦接至所述埋置型鳍片接触结构的其中一者。
11.根据权利要求9所述的方法，其中，在该凹口内形成该多个埋置型鳍片接触结构包含: 在该隆起隔离结构之上沉积一层导电材料，以便将该凹口过量填充；以及对该层导电材料进行定时凹口蚀刻程序，以便自该隆起隔离结构的该上表面之上清除该导电材料，以及界定具有该上表面的所述埋置型鳍片接触结构，该上表面位于该隆起隔离结构的该上表面的下方。
12.根据权利要求9所述的方法，其中，该栅极结构为牺牲栅极结构，以及其中，该方法在形成该多个间隔埋置型鳍片接触结构前进一步包含: 进行至少一个第二蚀刻程序，以移除该牺牲栅极结构的至少一牺牲栅极电极的一部分，以便藉此界定凹陷式牺牲栅极结构以及界定一部分栅极凹穴，其中，该至少一个第二蚀刻程序经进行，使得该凹陷式牺牲栅极结构的上表面位于该隆起隔离结构的该上表面的水平下方的水平； 随着该凹陷式牺牲栅极结构就位，进行至少一个第三蚀刻程序，以缩减该部分栅极凹穴底下的区域中该隆起隔离结构的一部分的厚度，使得该隆起隔离结构的该厚度缩减部位的上表面位于该凹陷式牺牲栅极电极的该上表面下方的水平； 在进行该至少一个第三蚀刻程序后，移除至少该凹陷式牺牲栅极结构，以便界定完全栅极凹穴；以及 在该完全栅极凹穴中形成取代栅极结构。
13.—种设备,包含: 在半导体衬底中所界定的至少一个鳍片； 附有凹口形成于其中的隆起隔离结构，其中，该凹口具有上表面、位于该隆起隔离结构的该上表面下方的底部表面、以及内部周界表面； 围绕该至少一个鳍片的至少一部分而置的栅极结构； 位于该凹口内的多个间隔埋置型鳍片接触结构，其中，各该埋置型鳍片接触结构位于该栅极结构的相反侧上，以及其中，各该埋置型鳍片接触结构导电耦接至该至少一个鳍片，并且具有位于与该隆起隔离结构的该上表面齐平或下方的上表面； 位于该多个埋置型鳍片接触结构及该隆起隔离结构之上的至少一层绝缘材料；以及位于该至少一层绝缘材料中的多个源极/漏极接触结构，其中，各该源极/漏极接触结构导电耦接至该多个埋置型鳍片接触结构的其中一者。
14.根据权利要求13所述的设备，其中，各该埋置型鳍片接触结构进一步包含外部周界表面，以及其中，各该埋置型鳍片接触结构的该外部周界表面的至少一部分接触该隆起隔离结构中该凹口的该内部周界表面的至少一部分。
15.根据权利要求14所述的设备，其中，各该埋置型鳍片接触结构的该外部周界表面接触该凹口的该内部周界表面以及毗连该栅极结构的相反侧所形成的侧壁间隔物。
16.根据权利要求13所述的设备，其中，该多个源极/漏极接触结构为柱型源极/漏极接触结构。
17.根据权利要求13所述的设备，其中，各该多个埋置型鳍片接触结构具有实质平面型上表面。
18.根据权利要求13所述的设备，其中，该栅极结构为取代栅极结构或栅极先制栅极结构的其中一者。
19.根据权利要求13所述的设备，其中，该隆起隔离结构具有位于该栅极结构底下的凹陷式表面，该凹陷式表面位于该隆起隔离结构的该上表面的下方。
【文档编号】H01L21/28GK104425285SQ201410449743
【公开日】2015年3月18日 申请日期:2014年9月4日 优先权日:2013年9月4日
【发明者】谢瑞龙, R·R-H·金, W·J·小泰勒 申请人:格罗方德半导体公司
【专利摘要】本发明涉及于鳍式场效晶体管设备上形成接触结构的方法及其设备，其中，一种方法包括：在衬底之上形成具有凹口的隆起隔离结构、在鳍片之上形成栅极结构、在凹口内形成具有外部周界表面的多个间隔埋置型鳍片接触结构(此外部周界表面接触凹口的至少一部分内部周界表面)、以及针对每一个埋置型鳍片接触结构形成至少一个源极/漏极接触结构。一种设备包括：位于栅极结构的相反侧上的隆起隔离结构中的凹口内的多个间隔埋置型鳍片接触结构。每一个埋置型鳍片接触结构的上表面位于隆起隔离结构的上表面的下方，并且每一个埋置型鳍片接触结构的外部周界表面接触凹口的至少一部分内部周界表面。
【专利说明】于鳍式场效晶体管设备上形成接触结构的方法及其设备
【技术领域】
[0001]本揭露基本上涉及集成电路的制造，并且更尤指针对鳍式场效晶体管(打必已丁)半导体设备形成接触结构的各种方法及其产生的半导体设备。
【背景技术】
[0002]在如微处理器、储存设备及诸如此类的现代集成电路中，是在有限的晶片面积上提供并且运作非常大量的电路元件，特别是晶体管。近数十年来，电路元件(如晶体管)在效能提升及特征尺寸缩减方面已有极大的进步。然而，针对电子设备持续增强功能的需求，迫使半导体制造商稳定缩减电路元件的维度，并且提升电路元件的运作速度。然而，特征尺寸持续比例化在重新设计程序技术、以及开发新程序技术与工具以便符合新设计规则方面作了很大的努力。基本上，在含复杂逻辑部分的复杂电路中，鉴于设备效能及/或功率消耗及/或成本效率，108技术现为较佳的制造技术。在藉由103技术所制造含逻辑部分的集成电路中，提供的是一般在切换模式下运作的场效晶体管(而”，也就是这些设备呈现高度导电状态(导通状态(011-8^^6))及高阻抗状态(截止状态场效晶体管的状态受控于栅极电极，栅极电极在施加适当的控制电压时，控制漏极区与源极区之间通道区的导电性。
[0003]为了提升场效晶体管的运作速度，并且增加集成电路设备上场效晶体管的密度，设备设计者多年来已大幅缩减场效晶体管的实体尺寸。更具体地说，场效晶体管的通道长度已显著缩减，这已导致场效晶体管的切换速度提升。然而，缩减场效晶体管的通道长度，也缩减了源极区与漏极区之间的距离。在某些情况下，源极与漏极之间的间距缩减，造成难以使源极区与通道的电位有效免于遭受漏极电位负面影响。这有时称为所谓的短通道效应(81101-1: 0118111161 6打6(^)，其中，场效晶体管作为主动开关的特性已被降低。
[0004]相较于具有平面结构的场效晶体管，所谓的鳍式场效晶体管具有三维(30)结构。图1八为在半导体衬底(训匕廿社一)8上面形成先前技术鳍式场效晶体管半导体设备「幻的透视图，其将被引用以非常高的水平(16761)解释鳍式场效晶体管设备的一些基本特征。在这个实施例中，鳍式场效晶体管设备八包括三个例示性鳍片(丨丨!!)匕栅极结构0、侧壁间隔物2以及栅极覆盖层？。栅极结构0 —般由一层栅极绝缘材料(未分别表示，例如:一层高匕绝缘材料或二氧化硅)、以及一或多个导电材料层(例如:充当设备八的栅极电极的金属及/或多晶硅)构成。鳍片￠:具有三维配置:高度0、宽度I及轴向长度匕轴向长度[对应于设备八运作时里头电流行进的方向。鳍片中由栅极结构0包覆的部位为鳍式场效晶体管设备八的通道区。在习知的处理流程中，鳍片在间隔物2外侧(也就是在设备八的源极/漏极区中)的部位可藉由进行一或多道外延生长程序予以增加尺寸或甚至合并在一起。进行设备八源极/漏极区中鳍片尺寸增加或合并的程序，以降低源极/漏极区的电阻及丨或使其更易于建立对源极漏极区的电接触。即使未进行外延「合并」程序，一般仍将在鳍片上进行外延生长程序以增加其实体尺寸。
[0005]在鳍式场效晶体管设备八中，栅极结构0可包围所有或一部分鳍片的两侧及上表面以形成三栅极结构，为的是要使用具有三维结构而非平面结构的通道。在某些情况下，绝缘覆盖层(图未示，例如:硅氮化物)置于鳍片(:的顶部，并且鳍式场效晶体管设备仅具有双栅极结构(仅侧壁有别于平面型场效晶体管，在鳍式场效晶体管设备中，通道垂直于半导电性衬底的表面而成，为的是要缩减半导体设备的实体尺寸。还有，在鳍式场效晶体管中，设备漏极区的接面电容大幅缩减，倾向于显著降低短通道效应。在将适当电压施加至鳍式场效晶体管设备的栅极电极时，鳍片(:的表面(以及此表面附近的内部位)，也就是垂直取向的侧壁，以及鳍片顶部的上表面，形成有助于电流导通的表面反转层⑶111^61-81011或体积反转层1奶610。在鳍式场效晶体管设备中，
估计「通道宽度」约为垂直鳍片高度加上鳍片顶部表面宽度(也就是鳍片宽度)的两(2)倍。多个鳍片可如平面型晶体管设备有相同的占位区化00丨-即丨社)而形成。因此，就给定的绘图空间(或占位区)而言，鳍式场效晶体管倾向于能够产生显著高于平面型晶体管设备的驱动电流密度。另外，相较于平面型场效晶体管的漏电流，鳍式场效晶体管设备在设备「断开」后的漏电流会显著降低，因鳍式场效晶体管设备上「鳍片」通道的栅极静电控制优越。简言之，鳍式场效晶体管设备的30结构相较于平面型场效晶体管为较优越的'结构，在2011111及更先进的0103技术节点特别如此。可使用所谓的「栅极先制」或「取代栅极8社6)」(栅极后制(职仏-丨狀!:))制造技术，制造此类鳍式场效晶体管设备的栅极结构0。
[0006]对于许多早期的设备技术世代而言，大部分晶体管元件(平面型或鳍式场效晶体管设备)的栅极结构，是由多种硅基础材料(例如:二氧化硅及/或硅氮氧化物栅极绝缘层)搭配多晶硅栅极电极所构成。然而，随着积极微型化的晶体管元件其通道长度已逐渐变小，许多较新世代的设备会运用含有替代材料的栅极结构，目的是要杜绝可能与经缩减通道长度的晶体管中使用传统硅基础材料相关的短通道效应。例如，在一些积极微型化的晶体管元件(其可具有大约10至32纳米或更小等级的通道长度)中，已实现含所谓高匕介电质栅极绝缘层及一或多个金属层(作用为栅极电极(册/咖))的栅极结构。已显示此类替代栅极结构以提供相较于此前更传统的二氧化硅/多晶硅栅极结构配置，有显著增强的运作特性。
[0007]取决于特定的整体设备要求，已将许多不同高&材料(也就是介电常数，或&值，大约10或更高的材料)用于册/咖栅极电极结构中的栅极绝缘层而获得不同程度的成功。例如，在一些晶体管元件设计中，高&栅极绝缘层可包括钽氧化物、铪氧化物(把02〉、锆氧化物(21^)、钛氧化物01100、铝氧化物(八1203〉、铪硅酸盐(把310,)及诸如此类。此外，可为了控制晶体管的功函数，而在册/咖配置中使用一或多种非多晶金属栅极电极材料，也就是金属栅极堆迭。这些金属栅极电极材料可例如包括一或多层钛011)、氮化钛(酬、钛铝(丁1八1)、钛铝碳(11^10、铝(八1)、氮化铝(酬、钽(?)、氮化钽(酬、碳化钽(丁乂)、钽碳氮化物(?⑶〉、钽硅氮化物(了必丨⑷、硅化钽(1331)及诸如此类。
[0008]一种众所周知已用于形成附有高V金属栅极结构的晶体管的处理方法为所谓的「栅极后制」或「取代栅极」技术。可在形成平面型设备或30设备时使用取代栅极程序。图18至图12简述一种在平面型晶体管设备上使用取代栅极技术，用于形成册/咖取代栅极结构的例示性先前技术方法。如图18所示，此程序包括在浅沟槽隔离结构13所界定的主动区中半导电性衬底12的上面形成基本晶体管结构。设备于图1八所示的制造点，设备10包括牺牲栅极绝缘层14、虚拟或牺牲栅极电极15、侧壁间隔物16、一层绝缘材料17、以及在衬底12中形成的源极/漏极区18。可使用各种不同材料并且藉由进行各种已知技术形成设备10的各个组件及结构。例如，牺牲栅极绝缘层14可由二氧化硅构成，牺牲栅极电极15可由多晶硅构成，侧壁间隔物16可由硅氮化物构成，以及此层绝缘材料17可由二氧化硅构成。源极/漏极区18可由使用已知遮罩及离子布植技术予以布植到衬底12内的植入的掺质材料(匪03设备用~型掺质而？103设备用？型掺质)所构成。当然，所属领域技术人员将了解的是，晶体管10还有其它为了清楚而未在图式中绘制的特征。例如，图式中未绘制所谓的光晕布植区、以及一般在高效能1^03晶体管中看到的各种硅/锗层或区。于图18所示的制造点，已形成设备10的各个结构，并且已进行化学机械研磨(⑶?)程序以移除牺牲栅极电极15上面的任何材料(例如:由硅氮化物构成的保护性覆盖层(图未示))，从而至少可移除牺牲栅极电极15。
[0009]如图X所示，进行一或多道蚀刻程序以移除牺牲栅极电极15及牺牲栅极绝缘层14，藉以界定随后将用来形成取代栅极结构的栅极凹穴20。一般而言，如本文所述，移除牺牲栅极绝缘层14为取代栅极技术的一部分。然而，所有应用都可不移除牺牲栅极绝缘层14。
[0010]其次，如图10所示，栅极凹穴20中形成将构成取代栅极结构30的各个材料层。即使是刻意移除牺牲栅极绝缘层14，栅极凹穴20内一般仍将在衬底12上形成非常薄的原生氧化物层(图未示)。匪03及？103设备的用于取代栅极结构30的材料一般是不相同的。例如，匪03设备的取代栅极结构30可由厚度大约2纳米的高&栅极绝缘层30八(例如:铪氧化物)、第一金属层308(例如:一层厚约1至2纳米的氮化钛)、第二金属层30“用于匪03设备的所谓的功函数调整金属层，例如:一层厚度约5纳米的钛铝或钛铝碳)、第三金属层300 (例如:一层厚度约1至2纳米的氮化钛)、以及主体金属层302 (例如:铝或钨)所构成。
[0011]最后，如图12所示，进行一或多道01？程序以移除栅极绝缘层30八、第一金属层308、第二金属层300、第三金属层300及主体金属层302在栅极凹穴20外侧的过剩部位，藉以界定例示性匪03设备的取代栅极结构30。一般而言，？103设备的取代金属栅极结构30不包括如匪03设备这么多的金属层。例如，？103设备的栅极结构30可仅包括高&栅极绝缘层30八、厚度约3至4纳米的单层氮化钛(用于1^03设备的功函数调整金属)、以及主体金属层303。
[0012]图1？描述进行许多程序运作后的设备10。首先，进行一或多道蚀刻程序以移除凹穴20内各种材料的上部位，为的是要在栅极凹穴20内形成凹口。接着，在凹陷式栅极材料上面的凹口中形成栅极覆盖层31。栅极覆盖层31—般由硅氮化物构成，并且其可藉由沉积一层栅极覆盖材料而成，为的是要过量填充(0761-丨丨11)在栅极凹穴中形成的凹口，其后，进行01？程序以移除栅极覆盖层在此层绝缘材料17表面上面的过剩部位。形成栅极覆盖层31以便在后续处理运作期间保护下方的栅极材料。
[0013]近几年来，由于晶体管设备维度缩减，电路组件的运作速度已随着每个新设备世代而提升，并且此类产品中的「堆积密度」(也就是每单位面积的晶体管设备数量)也已在那时增加。此等晶体管设备效能改良已达到最终集成电路产品运作速度有关的限制因子不再是个别晶体管元件而是复杂接线系统电气效能的阶段，此复杂接线系统是在含实际半导体基础电路元件的设备层上面形成的。一般而言，由于电路元件数量大且现代集成电路所需布局复杂，因此无法在其上制造电路元件的相同设备层内建立个别电路元件的电连接，但却需要一或多个另外的金属化层，其大体包括提供内层(intra-level)电连接的含金属线，并且也包括多个互层(inter-level)连接或垂直连接(也称为贯孔(via))。这些垂直互连结构包含适当的金属，并且提供各个堆迭金属化层的电连接。
[0014]此外，为了确实以金属化层连接半导体材料中形成的电路元件，提供了适当的垂直接触结构，其第一端各别连接至电路元件的接触区(例如:晶体管的栅极电极及/或漏极与源极区)，并且第二端藉由导电贯孔各别连接至金属化层中的金属线。在一些应用中，可将接触结构的第二端连接至另一半导体基础电路元件的接触区，在此种情况下，接触层中的互连结构也称为局部互连。接触结构可包含具有大体方形或圆形的接触元件或接触插塞，其在层间介电材料中形成的，此转而包围并且钝化电路元件。随着电路元件在设备层中的关键维度缩减，金属线、贯孔及接触元件的维度也随之缩减。在某些情况下，增加的堆积密度要求使用精细的含金属材料及介电材料，为的是要降低金属化层中的寄生电容，并且提供导电性够高的个别金属线及贯孔。例如，在复杂金属化系统中，一般使用的是铜搭配低k介电材料，其理解为介电常数大约3.0或更低的介电材料，为的是要达到鉴于集成电路可靠度所需的电气效能及电子迁移行为。因此，在较下层的金属化层中，根据设备层中电路元件的密度，为了达成所需的堆积密度，必须提供关键维度大约100纳米且显著更小的金属线及贯孔。
[0015]随着已缩减的设备维度，接触层中的导电接触元件必须设有同样大小等级的关键维度。接触元件一般表示插塞，其由适当金属或金属组合物构成，其中，在精细半导体设备中，已证实钨搭配适当的阻障材料为可行的接触金属。一般而言，在形成钨基础接触元件时，首先形成层间介电材料并且对其图案化，为的是要接收穿过层间介电材料扩展至电路元件对应接触区的接触开口。尤其是，在包装密集的设备区中，漏极与源极区域以及接触区的可用面积的横向尺寸为100纳米且显著更小，因而需要极复杂的微影及蚀刻技术，以便形成横向维度界定良好且对准精确度高的接触开口。
[0016]图2为例示性先前技术鳍式场效晶体管设备60的简化平面图，其将引用于讨论一与鳍式场效晶体管设备上形成接触结构有关的特定问题。一般来说，鳍式场效晶体管设备60是在主动区61上面形成的，主动区61界定于半导体衬底隔离结构(图未示)中，例如:浅沟槽隔离结构。在所示实施例中，鳍式场效晶体管设备60由三个例示性鳍片62及例示性栅极结构63构成。可形成侧壁间隔物63A及栅极覆盖层63B以便封装栅极结构63。可合并或拆分(unmerged)鳍片62。在所示实施例中，鳍片62是拆分的。鳍片62构成设备60的源极/漏极(S/D)区。同样绘制的还有例示性源极/漏极接触结构64(有时称为「沟槽硅化物」或「TS」或「CA」结构)及栅极接触结构65 (有时称为「CB」结构)。源极/漏极接触结构64作成线型结构，以尽量确保即使在「最坏情况」错准情境下仍与所有鳍片62的所有外部表面达到良好的接触。线型源极/漏极接触结构64顺着设备60的栅极宽度方向69，在主动区61的整个宽度69上扩展。栅极接触结构65与源极/漏极接触结构64之间的间隔66，必须大到足以令栅极接触结构65与其中一个线型源极/漏极接触结构64之间不会形成短路。在目前的设备中，距离66可非常小，从而可将主动区61与栅极接触结构65之间的距离67设成约30至60纳米。一种确保不产生此短路的作法是单纯地增加距离67，也就是将栅极接触结构65置于离线型源极/漏极接触结构64端部较远处。不幸的是，若不断地增加堆积密度，此种解决方案将会不合需要地增加设备60的「占位面积」，藉以导致不宜的面积消耗损失。
[0017]本揭露针对为鳍式场效晶体管半导体设备形成接触结构的各种方法及其产生的半导体设备，可杜绝、或至少降低上面所指出的一或多种问题的效应。
【发明内容】
[0018]下文介绍简化的
【发明内容】
，用以对本发明的若干态样有基本的了解。本摘要不是本发明的详尽概观。目的不在于辨别本发明的主要或关键元件，或叙述本发明的范畴。其唯一目的在于以简化形式介绍若干概念，作为下文所述更详细说明的引言。
[0019]基本上，本揭露针对为鳍式场效晶体管半导体设备形成接触结构的各种方法及其产生的半导体设备。此外，所揭露的一种方法包括进行至少一个蚀刻程序以便在半导体衬底中界定至少一个鳍片、在衬底之上形成附有凹口的隆起隔离结构(其中，凹口具有位于隆起隔离结构的上表面下方的底部表面及内部周界表面，以及其中，凹口的底部表面曝露至少一部分鳍片)、在鳍片之上形成栅极结构、在凹口内形成多个间隔埋置型鳍片接触结构(其中，埋置型鳍片接触结构是在栅极结构的相反侧上的凹口中形成，埋置型鳍片接触结构导电耦接至鳍片，并且它们具有位于与隆起隔离结构的上表面齐平或下方的实质平面型上表面)、在埋置型鳍片接触结构和隆起隔离结构之上形成至少一层绝缘材料、以及在此层绝缘材料中形成多个源极/漏极接触结构，其中，每一个源极/漏极接触结构都导电耦接至多个埋置型鳍片接触结构的其中一者。
[0020]此外，本文揭露的另一例示性方法包括进行至少一个蚀刻程序以便在衬底中界定至少一个鳍片、在衬底之上形成附有凹口形成于其中的隆起隔离结构(其中，凹口具有位于隆起隔离结构的上表面下方的底部表面及内部周界表面，以及其中，凹口的底部表面曝露至少一部分鳍片)、在鳍片之上形成具有外侧壁间隔物与其毗连而置的栅极结构、在凹口内形成多个间隔埋置型鳍片接触结构(其中，埋置型鳍片接触结构是在栅极结构的相反侧上的凹口中形成，以及其中，每一个埋置型鳍片接触结构都导电耦接至鳍片，并且它们具有位于与隆起隔离结构的上表面齐平或下方的上表面、以及接触凹口至少一部分内部周界表面和毗连栅极结构所形成的外侧壁间隔物的外部周界表面)、在多个埋置型鳍片接触结构及隆起隔离结构的上面形成至少一层绝缘材料、以及在此层绝缘材料中形成多个柱型源极/漏极接触结构，其中，每一个源极/漏极接触结构都导电耦接至多个埋置型鳍片接触结构的其中一者。
[0021]此外，本文所揭露的一种例示性设备包括至少一个界定于半导体衬底中的鳍片、附有凹口形成于其中的隆起隔离结构(其中，凹口具有位于隆起隔离结构的上表面下方的底部表面及内部周界表面)、围绕至少一部分鳍片而置的栅极结构、位于凹口内的多个间隔埋置型鳍片接触结构(其中，每一个埋置型鳍片接触结构都位于栅极结构的相反侧上，并且其中，每一个埋置型鳍片接触结构都导电耦接至鳍片，并且具有位于隆起隔离结构上表面齐平或下方的上表面)。在这个具体实施例中，设备进一步包含位于多个埋置型鳍片接触结构和隆起隔离结构之上的至少一层绝缘材料、以及位于此层绝缘材料中的多个源极/漏极接触结构，其中，每一个源极/漏极接触结构都导电耦接至多个埋置型鳍片接触结构的其中一者。
【专利附图】
【附图说明】
[0022]可搭配附图参照底下说明以了解本揭露，其中，相同的参考元件符号视为相称的元件，以及其中:
[0023]图1A是先前技术鳍式场效晶体管设备的一例示性具体实施例的透视图；
[0024]图1B至图1F描述使用所谓「取代栅极」技术形成晶体管栅极结构的一种例示性先前技术方法；
[0025]图2是先前技术鳍式场效晶体管设备的一例示性具体实施例的简化平面图，设备上有形成各个接触结构；
[0026]图3A至图3L描述经揭露用于在鳍式场效晶体管半导体设备上形成接触结构的一种例示性方法及其产生的半导体设备；以及
[0027]图4A至图4G描述经揭露用于在鳍式场效晶体管半导体设备上形成接触结构的另一例示性方法及其产生的半导体设备。
[0028]尽管本文所揭示的专利标的(subject matter)容许各种改进和替代形式,但其特定具体实施例仍已藉由图式中的实施例予以表示并且在本文中予以详述。然而，应理解的是，本文对特定具体实施例的说明其用意不在于限制本发明于所揭露的特殊形式，相反地，用意在于含括落于如权利要求书所界定本发明精神与范畴内的所有改进、均等件、以及替代。
[0029]【符号说明】
[0030]10 设备
[0031]12 衬底
[0032]13 浅沟槽隔离结构
[0033]14 牺牲栅极绝缘层
[0034]15 牺牲栅极电极
[0035]16 侧壁间隔物
[0036]17 绝缘材料
[0037]18 源极/漏极区
[0038]20 栅极凹穴
[0039]30 取代栅极结构
[0040]30A 高k栅极绝缘层
[0041]30B 第一金属层
[0042]30C 第二金属层
[0043]30D 第三金属层
[0044]30E 主体金属层
[0045]31 栅极覆盖层
[0046]60 鳍式场效晶体管设备
[0047]61 主动区
[0048]62 鳍片
[0049]63栅极结构
[0050]63A侧壁间隔物
[0051]63B栅极覆盖层
[0052]64源极/漏极接触结构
[0053]65栅极接触结构
[0054]66间隔
[0055]67距离
[0056]69栅极宽度方向
[0057]100鳍式场效晶体管设备
[0058]102半导体衬底
[0059]102T沟槽
[0060]106鳍片[0061 ]106S上表面
[0062]106X虚线
[0063]107隆起隔离区
[0064]107A凹陷式底部表面
[0065]107D维度
[0066]107R 凹陷式表面
[0067]107S上表面
[0068]107X内部周界表面
[0069]107Z凹口
[0070]109半导体材料
[0071]110金属硅化物区
[0072]111绝缘材料
[0073]IllS上表面
[0074]118距离
[0075]119栅极宽度方向
[0076]120牺牲栅极结构
[0077]120R 上表面
[0078]122牺牲栅极绝缘层
[0079]124牺牲栅极电极
[0080]124S上表面
[0081]126栅极覆盖层
[0082]130侧壁间隔物
[0083]132蚀刻终止衬垫
[0084]133取代栅极结构
[0085]135牺牲材料层
[0086]136栅极凹穴
[0087]140栅极覆盖层
[0088]150导电材料
[0089]150R埋置型鳍片接触结构
[0090]150S上表面
[0091]150X外部周界表面
[0092]152绝缘材料
[0093]154源极/漏极接触结构
[0094]154A接触开口
[0095]156栅极接触结构
[0096]156A接触开口
[0097]156D厚度。
【具体实施方式】
[0098]下面说明的是本发明的各个例示性具体实施例。为了清楚，本说明书未说明实际实现的所有特征。当然，将领会的是，在开发任何此类实际具体实施例时，可施作许多特定实现的决策以达成开发者的目的，如符合系统相关和商务相关限制条件之类，此将随不同实现而变。再者，将领会的是，此类开发上的努力可能复杂且耗时，但对于具有本揭露利益的所属领域具有普通技术者而言，将是例行工作。
[0099]现将引用【专利附图】
【附图说明】本专利标的。图式中所示意的各种结构、系统及设备其目的仅在于说明而非为了以所属领域技术人员所熟知的细节混淆本揭露。虽然如此，仍含括附图以说明并且解释本揭示的例示性实施例。应该理解并且解读本文的用字及词组与所属相关领域的技术人员所理解的用字及词组具有相容的意义。术语或词组的特殊定义，也就是，有别于所属领域技术人员所理解的普通或惯用意义的定义，用意是要藉由本文对于术语或词组的一致性用法予以隐喻。就术语或词组用意在于具有特殊意义(也就是，不同于所属领域技术人员所理解的术语或词组)的方面来说，此特殊定义将在说明书中以直接并且明确提供术语或词组特殊定义的明确方式予以清楚提出。
[0100]本揭露基本上涉及鳍式场效晶体管半导体设备形成接触结构的各种方法及其产生的半导体设备。此外，所属领域技术人员若完整阅读本申请书将轻易明白的是，本方法适用于各种设备，包括但不局限于逻辑设备、记忆体设备等，并且可将本文所揭露的方法运用于形成N型或P型半导体设备。可使用NM0S、PM0S、CM0S等各种技术，将本文所揭露的方法及设备运用于制造产品，并且可将其运用于制造各种不同设备，例如:记忆体设备、逻辑设备、ASIC等。所属领域技术人员完整阅读本申请书后将了解的是，可使用各种所谓的3D设备(例如:鳍式场效晶体管)，将本文所揭露的发明运用于形成集成电路产品。基于揭露，将引用例示性处理流程，其中，形成的是单一鳍式场效晶体管设备100。此外，将在使用取代栅极(「栅极后制」)处理技术形成栅极结构的内容中揭露发明。然而，可在使用所谓「栅极先制」处理技术形成晶体管栅极结构的情况下，运用本文揭露的方法、结构及产品。因此，不应将本文揭露的发明视为受限于本文所示及说明的例示性实施例。请参阅附图，现将更详细地说明本文所揭露方法及设备的各个例示性具体实施例。
[0101]图3A至图3L描述经揭露用于在鳍式场效晶体管半导体设备上形成接触结构的一种例示性方法及其产生的半导体设备。将在半导体衬底102中及上面形成的是例示性设备100。设备100可为NMOS或PMOS晶体管任一者。另外，附图中并未绘制各个掺杂区，例如:源极/漏极区、光晕布植区、井区及诸如此类。衬底102可具有各种配置，如所示的主体硅配置。衬底102也可具有含主体硅层、埋置型绝缘层及主动层的绝缘体上硅晶(SOI)配置，其中，半导体设备是在主动层中及上面形成的。衬底102可由硅制成，或其可由非硅的材料制成。因此，应该将术语「衬底」或「半导体衬底」了解成涵盖所有半导电性材料及所有形式的此类材料。
[0102]图3A至图3L呈现可使用本文所揭露方法形成的鳍式场效晶体管设备100 —例示性具体实施例的各种剖面图。图式也包括设备100(右上方)的简化平面图，其描述底下图式中所示各个剖面图将采用的位置。更具体地说，视图「X-X」沿着鳍片长轴(电流传送方向)而取；视图「Y-Y」是顺着横切鳍片长轴的方向穿过设备源极/漏极区而取的剖面图；以及视图「Z-Z」是穿过设备栅极结构而取的剖面图。
[0103]图3A描述已进行许多程序运作的制造点的设备100。图3A也含有设备100的简化平面图，其显示隆起隔离区107的形成。首先在衬底102中形成多个沟槽102T，藉以界定多个鳍片106以及将形成隆起隔离区107处的较深沟槽。将本文揭露的例示性鳍式场效晶体管设备100绘制成由三个附有上表面106S的例示性鳍片106所构成。然而，所属领域技术人员在完整阅读本申请书后将知道的是，可在制造具有任何数量鳍片的鳍式场效晶体管设备时运用本文揭露的方法及设备。在一具体实施例中，使用已知的蚀刻技术，透过一或多个图案化蚀刻遮罩(图未示，例如:图案化硬罩层)，藉由进行一或多道蚀刻程序形成沟槽102T。可使用已知的侧壁影像移转技术及/或光微影技术，搭配进行已知的蚀刻技术，将图案化蚀刻遮罩图案化。在一些应用中，可进行进一步蚀刻程序以缩减宽度或「薄化」鳍片106，但此一薄化程序未在附图中绘制。基于本揭露及权利要求书，应该将术语「鳍片」的使用理解成涉及尚未薄化的鳍片、以及已遭受此薄化蚀刻程序的鳍片。
[0104]可形成例示性隆起隔离区107的方式对于所属领域技术人员是众所周知的。例如，在一具体实施例中，于形成沟槽后，在衬底102上毯覆式沉积一层绝缘材料(未分别表示，例如:二氧化硅)，以便用所需用量的材料将沟槽102T过量填充，为的是要提供隆起隔离区107另外的厚度或高度。接着可进行CMP程序以平坦化隆起隔离区107的上表面107S。其次，在绝缘材料的平坦化层上面形成图案化蚀刻遮罩(图未示)，用以曝露此层绝缘材料需缩减厚度的部位，也就是介于鳍片106之间的区域。然后，在此层绝缘材料的曝露部位上进行定时(timed)凹口蚀刻程序，用以缩减此层绝缘材料的厚度，也就是在具有凹陷式底部表面107A及内部周界表面107X的隆起隔离结构107中形成凹口 107Z。有效的是，这在沟槽102T底部产生较薄的绝缘材料层，以便使鳍片106互相局部隔离。此凹口蚀刻程序将鳍片106曝露至其近似理想的最终鳍片高度。隆起隔离区107的整体高度可取决于特定应用而变。在一例示性具体实施例中，隆起隔离区107经形成为使得其上表面107S位于鳍片106的上表面106S高度上面大约30至50纳米处，如维度107D所表现者。用于形成隆起隔离区107的另一例示性处理流程包括下列步骤:(I)进行蚀刻程序以界定鳍片106 ； (2)以二氧化硅将沟槽102T过量填充；(3)在此层二氧化硅上进行终止于鳍片106的CMP程序；
(4)在抛光的二氧化硅层上面沉积另一层硅氮化物；(5)进行蚀刻程序以移除任何多余鳍片并且界定STI沟槽；(6)以二氧化硅将STI沟槽过量填充并且进行终止于此层硅氮化物的CMP程序；(7)移除曝露的硅氮化物层；以及(8)令此层二氧化硅凹陷以曝露所需高度的鳍片106。
[0105]请继续参阅图3A，沟槽102T及鳍片106的整体尺寸、形状及配置可取决于特定应用而变。沟槽102T的深度及宽度可取决于特定应用而变。在一例示性具体实施例中，基于现今技术，沟槽102T的深度范围可大约由40至100纳米，并且沟槽102T的宽度可为约20至60纳米。在一些具体实施例中，鳍片106可具有范围在约5至20纳米内的最终宽度(位于或在鳍片底部附近处)。在附图所示的例示性实施例中，沟槽102T及鳍片106全都有均匀的尺寸及形状。然而，至少一些本文所揭露发明的态样在实践时，不需要具有此均匀尺寸及形状的沟槽102T及鳍片106。在本文所示的实施例中，藉由进行非等向性(anisotropic)蚀刻程序形成沟槽102T，这导致沟槽102T具有概要绘制、大体呈矩形的配置。在实际的现实设备中，沟槽102T的侧壁某种程度可向内渐缩，但图式中未绘制那种配置。在某些情况下，沟槽102T在沟槽102T底部附近可具有凹入外形。相较于藉由进行非等向性蚀刻程序所形成的大体矩形配置的沟槽102T，到了藉由进行湿蚀刻程序形成沟槽102T的程度，沟槽102T可倾向具有更圆的配置或非线性配置。因此，沟槽102T及鳍片106的尺寸和配置、以及其制作方式不应该视为本发明的限制。为了容易揭露，后续图式中将仅绘制实质矩形的沟槽102T及鳍片106。
[0106]所属领域技术人员在完整阅读本申请书后将领会的是，可(藉由删除下面图3D至图3F中所示步骤)使用「取代栅极」或「栅极先制」任一技术，将本文所揭露的发明运用于形成集成电路产品。基于揭露，将引用的是使用取代栅极处理流程形成鳍式场效晶体管设备100的例示性处理流程。然而，不应该将本文揭露的发明视为受限于此一例示性实施例。
[0107]如上所示，在本文揭露的实施例中，将使用取代栅极技术形成鳍式场效晶体管设备100。因此，图3B描述已在衬底102及鳍片106上面形成牺牲栅极结构120的制造点的设备100。还描述的是例示性栅极覆盖层126及侧壁间隔物130。栅极覆盖层126及侧壁间隔物130 —般由硅氮化物制成。牺牲栅极结构120包括牺牲栅极绝缘层122及虚拟或牺牲栅极电极124。可使用各种不同材料并且藉由进行各种已知技术形成设备100的各个组件及结构。例如，牺牲栅极绝缘层122可由二氧化硅构成，并且牺牲栅极电极124可由多晶硅构成。图3B中所示的各个材料层、以及下面所述的材料层可藉由各种不同已知技术的任一者形成，例如:化学气相沉积(CVD)程序、原子层沉积(ALD)程序、热生长程序、旋转涂布技术等。再者，如本文及所附权利要求书中使用者，字词「紙连」要给予广义的诠释，并且应该诠释成涵盖其中一个特征确实接触另一特征或紧密靠近该另一特征的情况。
[0108]图3C描述进行许多程序运作后的设备100。首先，进行选用的外延生长程序以在衬底102的曝露面形成另外的半导体材料109，例如:硅。请参阅视图X-X及Y-Y。半导体材料109大体呈菱形的本质(请参阅视图Y-Y)是导因于外延生长程序进行的方式以及衬底材料中晶面的配向。虚线106X反应原始鳍片106的轮廓。一般是进行外延生长程序以增加往后将必须形成导电接触的材料的尺寸。在某些情况下，必要时，进行所谓的鳍片合并外延生长程序(fin-merger epi growth process),使得一个鳍片上生长的外延材料并入田比连鳍片上所生长的外延材料。此类合并的鳍片未在图式中绘制。其后，在整个设备100上面形成薄蚀刻终止衬垫132 (例如2至3纳米)。蚀刻终止衬垫132可由各种材料构成(例如:硅氮化物、铪氧化物等)，并且其可藉由进行保形ALD或CVD程序形成。一般而言，形成外延材料109后，进行退火程序以活化植入的掺质材料，并且修复因进行各种离子布植程序对衬底102造成的任何破坏。
[0109]图3D描述进行许多程序运作后的设备100。首先使用传统沉积技术在设备100上面形成一层绝缘材料111 (例如:二氧化硅)。接着，在此层绝缘材料111上进行一或多道平坦化程序(例如:CMP)，使得此层绝缘材料111的上表面IllS与牺牲栅极电极124的上表面124S实质均匀。重要的是，此平坦化程序曝露牺牲栅极电极124的表面124S，以致可将其移除。在一例示性具体实施例中，平坦化程序可为终止于牺牲栅极电极124上的化学机械平坦化(CMP)程序。
[0110]图3E描述进行一或多道湿或干蚀刻程序后的设备100，所述的湿或干蚀刻程序是用来移除牺牲栅极电极124及牺牲栅极绝缘层122，藉以界定随后将为设备100形成取代栅极结构处的栅极凹穴136。一般而言，如本文所述，移除牺牲栅极绝缘层122为取代栅极技术的一部分。然而，所有应用都可不移除牺牲栅极绝缘层122。即使是刻意移除牺牲栅极绝缘层122，栅极凹穴136内一般仍将在鳍片的表面106S上形成非常薄的原生氧化物层(图未示)。就移除牺牲栅极结构120造成隔离区107任何消耗的方面来说，未在附图中描述此消耗。
[0111]图3F描述进行许多程序运作后的设备100。首先，进行预清洁程序，以便在形成各个材料层(其将变成部分取代栅极结构133)前移除栅极凹穴136内的所有异物。其后，进行许多已知的处理运作以在栅极凹穴136中形成概要描述的取代栅极结构133。本文所示的取代栅极结构133本质上是要表示任何类型可使用所谓栅极后制(取代栅极)制造技术在制造集成电路产品时运用的栅极结构。取代栅极结构133—般包含高k(k值大于10)栅极绝缘层(未个别图示，例如:铪氧化物)、一或多个金属层(未个别图示，例如:氮化钛或TiAlC，端视所制造晶体管设备类型而定)、以及主体导电材料层(未个别图示，例如:钨或铝)。一般而言，取代栅极结构133中呈现的各个材料层循序沉积于栅极凹穴136中及此层绝缘材料111上面，并且进行一或多道CMP程序以移除栅极材料在栅极凹穴136外侧的过剩部位。接着，进行一或多道蚀刻程序以移除凹穴136内各种材料的上部位，为的是要形成取代栅极结构133并且在取代栅极结构133上面形成凹口。接着，在凹陷式栅极材料上面的凹口中形成栅极覆盖层140。栅极覆盖层140 —般由硅氮化物构成，并且其可藉由沉积一层栅极覆盖材料而成，为的是要将取代栅极结构133上面栅极凹穴136中形成的凹口过量填充，其后，进行CMP程序以移除栅极覆盖层在此层绝缘材料111表面上面的过剩部位。形成栅极覆盖层140以便在后续处理运作期间保护下方的栅极材料。
[0112]图3G描述进行许多程序运作后的设备100。首先，进行蚀刻程序以移除此层绝缘材料111。其后，进行蚀刻程序以移除蚀刻终止层132。在一些具体实施例中，可在单一处理室里完成此层绝缘材料111及蚀刻终止层132的移除，并且视需要变更蚀刻化学品。接着，进行传统的硅化程序以在外延半导体材料109的表面上形成金属硅化物区110(请参阅视图X-X及Y-Y)。一般来说，此娃化程序一般含括沉积一层金属(图未不，例如:镍、钴、钛、钼等、或此类材料的组合)，使得其接触外延半导体材料109 (或在未生长外延材料109的情况下，在鳍片106上)的曝露部位。接着，在温度范围在约220至300°C时进行第一退火程序，使得此层金属与此层金属所接触含硅区中的硅反应，藉以形成具有相对较高电阻的金属硅化物。其次，藉由进行标准剥除程序，移除此层金属在第一退火程序期间未与外延半导体材料109反应的部位。在移除此层金属未反应的部位后，以范围约400至500°C的温度在设备100上进行第二退火程序，以便将相对较高电阻的硅化物区转换成相对较低电阻的金属硅化物区110。在形成取代栅极结构133 (请参阅图3F)后，藉由形成金属硅化物区110，金属硅化物区110不会曝露于与活性相关的较高处理温度。也就是，金属硅化物材料若曝露于大于约700°C的退火温度，则通常变得不稳定且其电阻增加。
[0113]图3H描述在设备100上毪覆式沉积一层导电材料150 (例如:金属)后的设备100。此层导电材料150为用来形成埋置型鳍片接触结构的材料，下面有更完整的说明。在一例示性具体实施例中，此层导电材料150可由钨、铝、铜等构成，并且其可藉由进行PVD或CVD程序形成。另外，在形成此层导电材料150前，可在产品上沉积一或多个阻障层(未图示)。在一例示性实施例中，本文揭露的方法可包括沉积衬垫(例如:T1、TiN)，接着是毯覆式沉积导电材料(例如:钨)。其后，可进行CMP程序以将此层导电材料150的上表面平坦化。
[0114]其次，如图31所示，对此层导电材料150进行定时凹口蚀刻程序以缩减其厚度，使得其上表面150S位于与隆起隔离区107的上表面107S大约齐平或约3至5纳米下方处(也就是在上表面107S的水平下方)。此程序运作导致埋置型鳍片接触结构150R在隆起隔离结构107中所形成的凹口 107Z里形成。要注意的是，埋置型鳍片接触结构150R相对于隆起隔离区107的上表面107S完全凹陷。图31也含有设备100的简化平面图，其显示在栅极结构相反侧隆起隔离区107的凹口 107Z内形成埋置型鳍片接触结构150R。还要注意的是，外部周界表面150X接合凹口 107Z的内部周界表面107X，并且在所示实施例中，接合外侧壁间隔物130。
[0115]图3J描述使用传统沉积技术在设备100上面形成一层绝缘材料152 (例如:二氧化硅)后的设备100。接着，在此层绝缘材料152上进行一或多道平坦化程序(例如:CMP)。此层绝缘材料152连同隆起隔离区107有效封装埋置型鳍片接触结构150R。
[0116]图3K描述进行许多程序运作后的设备100，所述程序运作是用来将导电源极/漏极接触结构154形成至每一个埋置型鳍片接触结构150R，并且形成导电耦接至取代栅极结构133 (也就是至作为部分取代栅极结构133的导电栅极材料)的栅极接触结构156。一般而言，处理过程顺序含括在此层绝缘材料152的曝露部位上及/或栅极覆盖层140上，透过一或多个蚀刻遮罩层(图未示)，进行一或多道蚀刻程序，以界定各个导电结构的接触开口 154A/156A。源极/漏极接触结构154及栅极接触结构156从上面观视时，可呈任何所需的截面配置，例如:方形、矩形、圆形等。如图所示，源极/漏极接触结构154导电耦接至埋置型鳍片接触结构150R，而栅极接触结构156则导电耦接至取代栅极结构133。源极/漏极接触结构154及栅极接触结构156本质上属于示意性及例示性，可使用各种不同导电材料任何一种并且藉由进行传统制造运作将其形成。接触结构154/156也可含有一或多个阻障层(未图示)。在一例示性实施例中，可藉由沉积衬垫(例如:T1、TiN)形成接触结构154/156，接着是以导电材料(例如:钨)将接触开口 154A/156A过量填充。其后，可进行CMP程序以平坦化此层绝缘材料152的上表面，这导致移除此层绝缘材料152上面衬垫及钨在开口 154A/154B外侧的过剩部位，并且形成接触结构154/156。要注意的是，在一具体实施例中，隆起隔离区107上面栅极接触结构156将接触处取代栅极结构133的厚度156D可为约20纳米的等级。
[0117]图3L为本文所揭露移除此层绝缘材料152形成例示性接触结构154/156后，鳍式场效晶体管设备100的一具体实施例的简化平面图。可看出的是，埋置型鳍片接触结构150R位于隆起隔离区107的凹口 107X内。要注意的是，由于埋置型鳍片接触结构150R导电耦接至所有鳍片106，因此相较于图2所示的一般先前技术的线型源极/漏极接触结构64，源极/漏极接触结构154可为单一柱型源极/漏极接触结构。因此，源极/漏极接触结构154与栅极接触结构156之间的距离相对于先前技术设备中的距离可增加，并且相对应的是，栅极接触结构156与源极/漏极接触结构154短路的机会得以降低。本文中设备100的结构也意指主动区与栅极接触结构156之间的距离118相较于先前技术结构可缩减。例如，在一例示性具体实施例中，主动区与栅极接触结构156之间的距离118可为约10至30纳米。因此，使用本文揭露的方法及设备，集成电路产品上的堆积密度相对于对应的先前技术产品可利用此类设备100予以降低，藉以理想地缩减设备100的「占位面积」。尤其要注意的是，在本文揭露的设备中，柱型源极/漏极接触结构154未顺着设备100的栅极宽度方向119在整个主动区宽度上扩展。反而是，柱型源极/漏极接触结构154的端部终止于恰好未触及主动区边缘处。在一具体实施例中，柱型源极/漏极接触结构154顺着栅极宽度方向119的维度(长度或直径)，可为主动区顺着设备100栅极宽度方向119整体宽度的约10%至80%。在所示实施例中，将单一柱型源极/漏极接触结构154绘制成形成用来对源极/漏极区建立电接触。然而，必要时，可在各源极/漏极区上形成多于一个柱型源极/漏极接触结构154。例如，可形成两个柱型源极/漏极接触结构154，以便在设备的每一个源极/漏极区上面接触埋置型鳍片接触结构150R。另外，值得注意的是，除了在当前处理技术所用者外，达成上述结构无需另外形成任何遮罩。
[0118]图4A至图4G描述经揭露用于在鳍式场效晶体管半导体设备上形成接触结构的另一例示性方法及其产生的半导体设备。图4A描述对应于上面图3C中所示的制造点的设备100，也就是已如上述形成牺牲栅极结构120、外延半导体材料109以及蚀刻终止层132。
[0119]图4B描述进行许多程序运作后的设备100。首先使用传统沉积技术在设备100上面形成上述绝缘材料111 (例如:二氧化硅)。接着，在此层绝缘材料111上进行一或多道平坦化程序(例如:CMP)，使得其上表面实质平坦。其次，进行回蚀(etch-back)程序以令此层绝缘材料111的上表面IllS相对于牺牲栅极结构124的上表面124S凹陷一所需量，例如:约10至20纳米的距离。接着，在设备100上毯覆式沉积牺牲材料层135(例如:娃氮化物，CMP后的最终厚度约为5至15纳米)。然后进行一或多道CMP程序，以便移除位于牺牲栅极电极124的上表面124S上面的所有材料。重要的是，这些运作导致牺牲栅极电极124曝露而可将其移除。在某些情况下，如所示，形成牺牲硅氮化物材料135并非必要。由于牺牲硅氮化物材料135是用于在后续处理运作期间防止二氧化硅材料过度损耗，已可代替牺牲娃氮化物材料135形成另外的二氧化娃材料。必要时,可如名称为「Facilitating GateHeight Uniformity and Inter-layer Dielectric Protect1n」的第 13/654, 717 号美国专利申请案所述形成此些材料层，此专利申请案的内容是完整并于本文中。
[0120]图4C描述进行一或多道湿或干蚀刻程序后的设备100，所述的湿或干蚀刻程序是用来移除一部分但非全部的牺牲栅极结构120，使得凹陷式牺牲栅极结构中目前凹陷的上表面120R，位于与隆起隔离区107上表面107S大约均等或下方(也就是下方的一水平)约3至20纳米距离处的水平。由于不是所有牺牲栅极结构都已移除，故此蚀刻程序会导致部分栅极凹穴的界定。
[0121]图4D描述进行定时蚀刻程序后的设备100，此定时蚀刻程序是用来将牺牲栅极绝缘层122的曝露部位移除，并且令隆起隔离区107将落在取代栅极结构下方的部位凹陷。请注意视图Z-Z中隆起隔离区107的凹陷式表面107R。在一具体实施例中，隆起隔离区107的目前凹陷式表面107R位于凹陷式牺牲栅极结构的上表面120R下方约10至50纳米距离处。
[0122]图4E描述进行一或多道湿或干蚀刻程序后的设备100，所述的湿或干蚀刻程序是用来移除凹陷式牺牲栅极结构的剩余部位(也就是牺牲栅极电极124和牺牲栅极绝缘层122的任何剩余部位)，藉以界定随后将为设备100形成取代栅极结构处的完全栅极凹穴136。
[0123]图4F描述进行许多程序运作后的设备100。首先，在栅极凹穴136中形成用于上述取代栅极结构133的材料。作为该程序的一部分，并且如上所述，进行一或多道蚀刻程序以将凹穴136内各种材料的上部位移除，为的是要形成取代栅极结构133并且在取代栅极结构133上面形成凹口。接着，在凹陷式栅极材料上面的凹口中形成栅极覆盖层140。在进行CMP程序形成栅极覆盖层140期间，将牺牲材料层135从此层绝缘材料111的表面上面清除(请参阅视图Y-Y)。
[0124]图4G描述上述埋置型鳍片接触结构150R、绝缘材料层152、源极/漏极接触结构154及栅极接触结构156已形成后的设备100。要注意的是，由于隆起隔离区107凹陷，取代栅极结构133由栅极接触结构156接触处的厚度，大于图3K中所示设备者(将距离156D与距离156X作比较)。在一具体实施例中，取代栅极结构133在隆起隔离区107的凹陷式表面107R上面将与栅极接触结构156接触处的厚度156X可为约40纳米或更大的等级。
[0125]以上所揭示的特殊具体实施例仅属例示性，正如本发明可以所属领域的技术人员所明显知道的不同但均等方式予以改进并且实践而具有本文的指导效益。例如，前述制程步骤可用不同顺序实施。另外，除了作为权利要求书中所述，对于本文所示构造或设计的细节无限制用意。因此，得以证实以上所揭示特殊具体实施例可予以改变或改进并且所有此等变化皆视为落于本发明的范畴及精神内。要注意的是，本说明书及所附权利要求书中如「第一」、「第二」、第三」或「第四」之类用以说明各个程序或结构的术语，仅当作此些步骤/结构节略参考，并且不必然暗喻此些步骤/结构的进行/形成顺序。当然，取决于精准声称的措辞，可或可不需要此些程序的排列顺序。因此，本文所谋求的保护是如权利要求书中所提出者。
【权利要求】
1.一种在半导体衬底之上形成鳍式场效晶体管的方法，该晶体管包含至少一个鳍片，其中，该方法包含: 进行至少一个蚀刻程序，以便在该衬底中界定该至少一个鳍片； 在该衬底之上形成附有凹口形成于其中的隆起隔离结构，其中，该凹口具有位于该隆起隔离结构的上表面下方的底部表面以及内部周界表面，以及其中，该凹口的该底部表面曝露该至少一个鳍片的至少一部分； 在该至少一个鳍片之上形成栅极结构； 在该凹口内形成多个间隔埋置型鳍片接触结构，所述埋置型鳍片接触结构在该栅极结构的相反侧上的该凹口中形成，其中，各该埋置型鳍片接触结构导电耦接至该至少一个鳍片，并且具有位于与该隆起隔离结构的该上表面齐平或下方的实质平面型上表面； 在该多个埋置型鳍片接触结构和该隆起隔离结构之上形成至少一层绝缘材料；以及 在该至少一层绝缘材料中形成多个源极/漏极接触结构，其中，各该源极/漏极接触结构导电耦接至该多个埋置型鳍片接触结构的其中一者。
2.根据权利要求1所述的方法，其中，该埋置型鳍片接触结构进一步包含外部周界表面，以及其中，该多个埋置型鳍片接触结构经形成，使得各该埋置型鳍片接触结构的该外部周界表面接触该隆起隔离结构中该凹口的该内部周界表面的至少一部分。
3.根据权利要求2所述的方法，其中，各该埋置型鳍片接触结构经形成，使得所述埋置型鳍片接触结构的该外部周界表面接触该凹口的该内部周界表面及毗连该栅极结构所形成的侧壁间隔物。
4.根据权利要求1所述的方法，其中，在该至少一个鳍片之上形成该栅极结构包含进行栅极后制或栅极先制处理过程顺序的其中一者，以形成该栅极结构。
5.根据权利要求1所述的方法，其中，形成该多个源极/漏极接触结构包含形成多个柱型源极/漏极接触结构。
6.根据权利要求1所述的方法，其中，形成该多个源极/漏极接触结构包含形成至少四个柱型源极/漏极接触结构，其中，该至少四个柱型接触结构的其中两者导电耦接至所述埋置型鳍片接触结构的其中一者。
7.根据权利要求1所述的方法，其中，在该凹口内形成该多个埋置型鳍片接触结构包含: 在该隆起隔离结构之上沉积一层导电材料，以便将该凹口过量填充；以及 对该层导电材料进行定时凹口蚀刻程序，以便自该隆起隔离结构的该上表面之上清除该导电材料，以及界定具有该上表面的所述埋置型鳍片接触结构，该上表面位于该隆起隔离结构的该上表面的下方。
8.根据权利要求1所述的方法，其中，该栅极结构为牺牲栅极结构，以及其中，该方法在形成该多个间隔埋置型鳍片接触结构前进一步包含: 进行至少一个第二蚀刻程序，以移除该牺牲栅极结构的至少一牺牲栅极电极的一部分，以便藉此界定凹陷式牺牲栅极结构以及界定一部分栅极凹穴，其中，该至少一个第二蚀刻程序经进行，使得该凹陷式牺牲栅极结构的上表面位于该隆起隔离结构的该上表面的水平下方的水平； 随着该凹陷式牺牲栅极结构就位，进行至少一个第三蚀刻程序，以缩减在该部分栅极凹穴底下的区域中该隆起隔离结构的一部分的厚度，使得该隆起隔离结构的该厚度缩减部位的上表面位于该凹陷式牺牲栅极电极的该上表面下方的水平； 在进行该至少一个第三蚀刻程序后，移除至少该凹陷式牺牲栅极结构，以便界定完全栅极凹穴；以及 在该完全栅极凹穴中形成取代栅极结构。
9.一种在半导体衬底之上形成鳍式场效晶体管的方法，该晶体管包含至少一个鳍片，其中，该方法包含: 进行至少一个蚀刻程序，以便在该衬底中界定该至少一个鳍片； 在该衬底之上形成附有凹口形成于其中的隆起隔离结构，其中，该凹口具有位于该隆起隔离结构的上表面下方的底部表面以及内部周界表面，以及其中，该凹口的该底部表面曝露该至少一个鳍片的至少一部分； 形成栅极结构，该栅极结构在该至少一个鳍片之上形成具有与其毗连而置的外侧壁间隔物； 在该凹口内形成多个间隔埋置型鳍片接触结构，所述埋置型鳍片接触结构在该栅极结构的相反侧上的该凹口中形成，其中，各该埋置型鳍片接触结构导电耦接至该至少一个鳍片，并且具有位于与该隆起隔离结构的该上表面齐平或下方的上表面以及外部周界表面，以及其中，各该埋置型鳍片接触结构的该外部周界表面的至少一部分接触该隆起隔离结构中该凹口的该内部周界表面的至少一部分及毗连该栅极结构所形成的该外侧壁间隔物；在该多个埋置型鳍片接触结构和该隆起隔离结构之上形成至少一层绝缘材料；以及在该至少一层绝缘材料中形成多个柱型源极/漏极接触结构，其中，各该源极/漏极接触结构导电耦接至该多个埋置型鳍片接触结构的其中一者。
10.根据权利要求9所述的方法，其中，形成该多个源极/漏极接触结构包含形成至少四个柱型源极/漏极接触结构，其中，该至少四个柱型源极/漏极接触结构的其中两者导电耦接至所述埋置型鳍片接触结构的其中一者。
11.根据权利要求9所述的方法，其中，在该凹口内形成该多个埋置型鳍片接触结构包含: 在该隆起隔离结构之上沉积一层导电材料，以便将该凹口过量填充；以及对该层导电材料进行定时凹口蚀刻程序，以便自该隆起隔离结构的该上表面之上清除该导电材料，以及界定具有该上表面的所述埋置型鳍片接触结构，该上表面位于该隆起隔离结构的该上表面的下方。
12.根据权利要求9所述的方法，其中，该栅极结构为牺牲栅极结构，以及其中，该方法在形成该多个间隔埋置型鳍片接触结构前进一步包含: 进行至少一个第二蚀刻程序，以移除该牺牲栅极结构的至少一牺牲栅极电极的一部分，以便藉此界定凹陷式牺牲栅极结构以及界定一部分栅极凹穴，其中，该至少一个第二蚀刻程序经进行，使得该凹陷式牺牲栅极结构的上表面位于该隆起隔离结构的该上表面的水平下方的水平； 随着该凹陷式牺牲栅极结构就位，进行至少一个第三蚀刻程序，以缩减该部分栅极凹穴底下的区域中该隆起隔离结构的一部分的厚度，使得该隆起隔离结构的该厚度缩减部位的上表面位于该凹陷式牺牲栅极电极的该上表面下方的水平； 在进行该至少一个第三蚀刻程序后，移除至少该凹陷式牺牲栅极结构，以便界定完全栅极凹穴；以及 在该完全栅极凹穴中形成取代栅极结构。
13.—种设备,包含: 在半导体衬底中所界定的至少一个鳍片； 附有凹口形成于其中的隆起隔离结构，其中，该凹口具有上表面、位于该隆起隔离结构的该上表面下方的底部表面、以及内部周界表面； 围绕该至少一个鳍片的至少一部分而置的栅极结构； 位于该凹口内的多个间隔埋置型鳍片接触结构，其中，各该埋置型鳍片接触结构位于该栅极结构的相反侧上，以及其中，各该埋置型鳍片接触结构导电耦接至该至少一个鳍片，并且具有位于与该隆起隔离结构的该上表面齐平或下方的上表面； 位于该多个埋置型鳍片接触结构及该隆起隔离结构之上的至少一层绝缘材料；以及位于该至少一层绝缘材料中的多个源极/漏极接触结构，其中，各该源极/漏极接触结构导电耦接至该多个埋置型鳍片接触结构的其中一者。
14.根据权利要求13所述的设备，其中，各该埋置型鳍片接触结构进一步包含外部周界表面，以及其中，各该埋置型鳍片接触结构的该外部周界表面的至少一部分接触该隆起隔离结构中该凹口的该内部周界表面的至少一部分。
15.根据权利要求14所述的设备，其中，各该埋置型鳍片接触结构的该外部周界表面接触该凹口的该内部周界表面以及毗连该栅极结构的相反侧所形成的侧壁间隔物。
16.根据权利要求13所述的设备，其中，该多个源极/漏极接触结构为柱型源极/漏极接触结构。
17.根据权利要求13所述的设备，其中，各该多个埋置型鳍片接触结构具有实质平面型上表面。
18.根据权利要求13所述的设备，其中，该栅极结构为取代栅极结构或栅极先制栅极结构的其中一者。
19.根据权利要求13所述的设备，其中，该隆起隔离结构具有位于该栅极结构底下的凹陷式表面，该凹陷式表面位于该隆起隔离结构的该上表面的下方。
【文档编号】H01L21/28GK104425285SQ201410449743
【公开日】2015年3月18日 申请日期:2014年9月4日 优先权日:2013年9月4日
【发明者】谢瑞龙, R·R-H·金, W·J·小泰勒 申请人:格罗方德半导体公司
相关技术
网友询问留言
已有0条留言
- 还没有人留言评论。精彩留言会获得点赞！
1