嵌入板中的多层陶瓷电子组件以及具有其的印刷电路板的制作方法
【专利摘要】提供了一种嵌入板中的多层陶瓷电子组件以及具有其的印刷电路板，该多层陶瓷电子组件包括：陶瓷主体，包括介电层；有效层，包括多个第一内电极和第二内电极并且在它们之间具有介电层，以由此形成电容；上覆盖层和下覆盖层，形成在有效层的上部和下部上；以及第一外电极和第二外电极，形成在陶瓷主体的两端中，其中，第一外电极包括第一基电极和形成在第一基电极上的第一端电极，第二外电极包括第二基电极和形成在第二基电极上的第二端电极，以及在上覆盖层的厚度是tc1且下覆盖层的厚度是tc2的情况下，满足0.10≤tc1/tc2≤1.00。
【专利说明】嵌入板中的多层陶瓷电子组件w及具有其的印刷电路板
[0001] 本申请要求于2013年9月16日在韩国知识产权局提交的第10-2013-0111345号 韩国专利申请的权益，该申请的公开通过引用包含于此。
【技术领域】
[0002] 本公开涉及一种嵌入板中的多层陶瓷电子组件W及一种具有嵌入其中的该多层 陶瓷电子组件的印刷电路板。
【背景技术】
[0003] 根据电子电路的高密度和高集成度，安装在印刷电路板上的无源元件具有减小的 安装面积，从而为了克服减小的安装面积，已经进行了对实现嵌入板中的组件（例如嵌入 式器件）的努力。具体地，已经提出将用作电容性组件的多层陶瓷电子组件嵌入板中的各 种方法。
[0004] 作为将多层陶瓷电子组件嵌入板中的一种方法，存在该样的方法，在该方法中，板 材料本身被用作多层陶瓷电子组件的介电材料且铜线等被用作多层陶瓷电子组件的电极。 另外，作为实现嵌入板中的多层陶瓷电子组件的另一方法，存在在板中形成具有高介电常 数的聚合物薄片或薄膜电介质W制造嵌入板中的多层陶瓷电子组件的方法，W及将多层陶 瓷电子组件嵌入板中的方法等。
[0005] 通常，多层陶瓷电子组件包括由陶瓷材料形成的多个介电层和插入多个介电层之 间的内电极。多层陶瓷电子组件被设置在板中，从而可实现具有高电容的嵌入板中的多层 陶瓷电子组件。
[0006] 为了制造具有嵌入板中的多层陶瓷电子组件的印刷电路板，在将多层陶瓷电子组 件插入到芯板中之后，为了将板布线连接到多层陶瓷电子组件的外电极，需要使用激光束 在上多层板和下多层板中钻通孔。激光束加工是导致印刷电路板的制造成本明显增大的因 素。
[0007] 同时，由于嵌入板中的多层陶瓷电子组件需要被嵌入板的芯中，因此与传统的将 被安装在板的表面上的多层陶瓷电子组件不同，在外电极上不需要媒/锡（Ni/Sn)锻层。 [000引例如，由于嵌入板中的多层陶瓷电子组件的外电极是通过由铜（化）材料形成的 通过件电连接到板中的电路，所W在外电极上需要铜（化）层而不是媒/锡（Ni/Sn)层。
[0009] 通常，外电极主要是由铜（化）形成，但包括玻璃，从而在板中形成通过件的步骤 中执行激光加工时，包括在玻璃中的组分吸收激光束，由此不可调节通过件的加工深度。
[0010] 由于如上所述的原因，因此嵌入板中的多层陶瓷电子组件的外电极包括单独形成 在其上的铜（化）锻层。
[0011] 同时，嵌入板中的多层陶瓷电子组件被嵌入用于记忆卡、PC主板W及各种射频 (R巧模块的印刷电路板中，从而与安装在板上的多层陶瓷电子组件相比，可显著减小制造 的产品的尺寸。
[0012] 另外，由于可将嵌入板中的多层陶瓷电子组件设置成显著地邻近诸如微处理器单 元（MPU)的有源元件的输入端，因此可减小由电线的长度引起的互连电感。
[0013] 嵌入板中的多层陶瓷电子组件的电感的减小是仅通过由于例如嵌入方案的独特 的设置关系所获得的互连电感的减小引起的，仍然需要改善多层陶瓷电子组件本身的等效 串联电感巧SL)。
[0014] 通常，在嵌入板中的多层陶瓷电子组件中，为了减小ESL，需要缩短在多层陶瓷电 子组件中的电流路径。
[0015] 然而，嵌入板中的多层陶瓷电子组件的外电极包括单独形成在其上的铜（化）锻 层，由此造成锻覆溶液渗入外电极中的问题，从而不易于缩短在多层陶瓷电子组件中的电 流路径。
[0016] 另外，由于嵌入板中的多层陶瓷电子组件的外电极具有极其薄的片厚度，所W虽 然电流路径被缩短，但可能经常产生由于水分渗透到外电极的具有薄厚度的部分中并接触 内电极而导致的抗湿性缺陷。
[0017] [相关技术文献]
[0018] (专利文献1)韩国专利特开公开公布第2006-0047733号
【发明内容】
[0019] 本公开的方面可提供一种嵌入板中的多层陶瓷电子组件W及一种具有该多层陶 瓷电子组件的印刷电路板。
[0020] 根据本公开的方面，一种嵌入板中的多层陶瓷电子组件可包括：陶瓷主体，包括 介电层并且具有彼此相对的第一主表面和第二主表面、彼此相对的第一侧表面和第二侧表 面W及彼此相对的第一端表面和第二端表面；有效层，包括形成为通过陶瓷主体的两个端 表面来交替地暴露的多个第一内电极和第二内电极，介电层置于所述多个第一内电极和第 二内电极之间，W由此形成电容；上覆盖层和下覆盖层，形成在有效层的上部和下部中；W 及第一外电极和第二外电极，形成在陶瓷主体的两端中，其中，第一外电极包括第一基电极 和形成在第一基电极上的第一端电极，第二外电极包括第二基电极和形成在第二基电极 上的第二端电极，并且在上覆盖层的厚度是tcl且下覆盖层的厚度是tc2的情况下，满足 0. 10《tcl/tc2《1. 00。
[0021] 在与沿陶瓷主体的长度方向从在第一内电极和第二内电极中的最上面的内电 极绘制的虚拟线对应的第一基电极和第二基电极的区域的厚度是ta的情况下，可满足 10 y m《ta《50 y m。
[0022] 第一端电极和第二端电极可由铜（化）形成。
[0023] 在第一端电极和第二端电极的厚度是化的情况下，可满足化> Sum。
[0024] 在第一端电极和第二端电极的表面粗趟度是Ra且第一端电极和第二端电极的厚 度是化的情况下，可满足200皿《Ra《化。
[00巧]可通过锻覆工艺来形成第一端电极和第二端电极。
[0026] 在陶瓷主体的厚度是ts的情况下，可满足ts《300 y m。
[0027] 陶瓷主体还可包括形成在其上的标识部。
[002引根据本公开的另一方面，一种具有嵌入其中的多层陶瓷电子组件的印刷电路板可 包括绝缘板W及嵌入绝缘板中的多层陶瓷电子组件，所述多层陶瓷电子组件包括；陶瓷主 体，包括介电层并且具有彼此相对的第一主表面和第二主表面、彼此相对的第一侧表面和 第二侧表面W及彼此相对的第一端表面和第二端表面；有效层，包括形成为通过陶瓷主体 的两个端表面来交替地暴露的多个第一内电极和第二内电极，介电层置于所述多个第一内 电极和第二内电极之间，W由此形成电容；上覆盖层和下覆盖层，形成在有效层的上部和下 部中；W及第一外电极和第二外电极，形成在陶瓷主体的两端中，其中，第一外电极包括第 一基电极和形成在第一基电极上的第一端电极，第二外电极包括第二基电极和形成在第二 基电极上的第二端电极，并且在上覆盖层的厚度是tcl且下覆盖层的厚度是tc2的情况下， 满足 0. 10《tcl/tc2《1.00。
[0029] 在与沿陶瓷主体的长度方向从在第一内电极和第二内电极中的最上面的内电 极绘制的虚拟线对应的第一基电极和第二基电极的区域的厚度是ta的情况下，可满足 10 y m《ta《50 y m。
[0030] 第一端电极和第二端电极可由铜（化）形成。
[0031] 在第一端电极和第二端电极的厚度是化的情况下，可满足化> 5 y m。
[0032] 在第一端电极和第二端电极的表面粗趟度是Ra且第一端电极和第二端电极的厚 度是化的情况下，可满足200皿《Ra《化。
[0033] 可通过锻覆工艺来形成第一端电极和第二端电极。
[0034] 在陶瓷主体的厚度是ts的情况下，可满足ts《300 y m。
[00巧]陶瓷主体还可包括形成在其上的标识部。
【专利附图】
【附图说明】
[0036] 通过下面结合附图进行的详细描述，本公开的上述和其他方面、特征和其他优点 将被更加清楚地理解，在附图中：
[0037] 图1是示出根据本公开的示例性实施例的嵌入板内的多层陶瓷电子组件的透视 图；
[0038] 图2是沿图1的线X-X'截取的剖视图；
[0039] 图3是图2的区域A的放大图；W及
[0040] 图4是示出根据本公开的示例性实施例的具有嵌入其中的多层陶瓷电子组件的 印刷电路板的剖视图。
【具体实施方式】
[0041] 现在将参照附图来详细描述本公开的示例性实施例。
[0042] 然而，本公开可许多不同的形式来举例说明，并且不应被解释为局限于在此 阐述的特定实施例。相反，提供该些实施例使得本公开将是彻底的和完整的，并且该些实施 例将向本领域技术人员充分地传达本公开的范围。
[0043] 在附图中，为了清楚起见，会夸大元件的形状和尺寸，且相同的附图标记将始终用 于指示相同或相似的元件。
[0044] 嵌入板中的《房陶瓷由子纽件
[0045] 现在将参照附图来描述本公开的示例性实施例。
[0046] 图1是示出根据本公开的示例性实施例的嵌入板内的多层陶瓷电子组件的透视 图。
[0047] 图2是沿图1的线X-X'截取的剖视图。
[0048] 图3是图2的区域A的放大图。
[0049] 参照图1至图3,根据本公开的示例性实施例的嵌入板内的多层陶瓷电子组件可 包括；陶瓷主体10,包括介电层11并且具有彼此相对的第一主表面和第二主表面、彼此相 对的第一侧表面和第二侧表面W及彼此相对的第一端表面和第二端表面；有效层，包括形 成为通过陶瓷主体10的两个端表面来交替地暴露的多个第一内电极21和第二内电极22， 使介电层11置于所述多个第一内电极和第二内电极之间，W由此形成电容；上覆盖层和下 覆盖层，形成在有效层的上部和下部上；W及第一外电极31和第二外电极32,形成在陶瓷 主体10的两端上，其中，第一外电极31包括第一基电极31a和形成在第一基电极31a上的 第一端电极3化，第二外电极32包括第二基电极32a和形成在第二基电极32a上的第二端 电极32b,在上覆盖层的厚度是tcl且下覆盖层的厚度是tc2的情况下，满足0. 10《tcl/ tc2《1. 00。
[0050] W下，将描述根据本公开的示例性实施例的多层陶瓷电子组件，具体地，将描述多 层陶瓷电容器。然而，本公开不限于此。
[0051] 在根据本公开的示例性实施例的多层陶瓷电容器中，"长度方向"指的是图1的 "L"方向，"宽度方向"指的是图1的"W"方向，而"厚度方向"指的是图1的"T"方向。该 里，"厚度方向"可与堆叠介电层的方向"堆叠方向"相同。
[0052] 在本公开的示例性实施例中，陶瓷主体10可具有基本上六面体形状，但不限于 此。
[0053] 在本公开的示例性实施例中，陶瓷主体10可具有彼此相对的第一主表面和第二 主表面、彼此相对的第一侧表面和第二侧表面W及彼此相对的第一端表面和第二端表面， 其中，第一主表面和第二主表面可指的是陶瓷主体10的上表面和下表面。
[0054] 陶瓷主体10可具有300 y m或更小的厚度ts。
[00巧]可将陶瓷主体10制造成具有300 ym或更小的厚度ts W适合于嵌入板中的多层 陶瓷电容器。
[0056] 另外，陶瓷主体10的厚度ts可W是第一主表面与第二主表面之间的距离。
[0057] 根据本公开的示例性实施例，形成介电层11的原材料不受具体限制，只要可获得 足够的电容即可，但可W是例如铁酸顿炬aTi化）粉末。
[005引根据本公开的目的，可通过将各种陶瓷添加剂、有机溶剂、增塑剂、粘合剂、分散剂 等添加到诸如铁酸顿炬aTi03)粉末等的粉末来获得形成介电层11的材料。
[0059] 用于形成介电层11的陶瓷粉末的平均颗粒尺寸不受具体限制。可根据需要将其 平均颗粒尺寸控制为例如400nm或更小。
[0060] 陶瓷主体10可包括有效层（有助于形成电容器的电容的部）并可被构造为将形 成在有效层的上部和下部上的上覆盖层和下覆盖层分别作为上边缘部和下边缘部。
[0061] 可通过重复地层叠多个第一内电极21和第二内电极22并且使介电层11置于其 间来形成有效层。
[0062] 除了其中不包括内电极之外，上覆盖层和下覆盖层可具有与介电层的材料和构造 相同的材料和相同的构造。
[0063] 上覆盖层和下覆盖层可通过在厚度方向上将单个介电层或两个或更多个介电层 分别层叠在有效层的上表面和下表面上来形成，并且可基本上用来防止内电极由于物理应 力或化学应力而损坏。
[0064] 具体地，在嵌入板中的多层陶瓷电子组件的情况下，因为铜（化）锻层被单独地形 成在外电极上，所W可由于锻覆溶液的渗透而破坏内电极。
[0065] 为了防止上述的问题，在通常的嵌入板中的多层陶瓷电子组件的情况下，上覆盖 层和下覆盖层的厚度相对厚，W防止由锻覆溶液的渗透而导致的内电极的破坏。
[0066] 然而，在上覆盖层和下覆盖层具有相对厚的厚度的情况下，在嵌入板中的多层陶 瓷电子组件中的电流路径相对长，从而不易于减小等效串联电感巧化)。
[0067] 根据本公开的示例性实施例，在上覆盖层的厚度是tcl且下覆盖层的厚度是tc2 的情况下，可满足0. 10《tcl/tc2《1. 00。
[0068] 调节上覆盖层的厚度tcl对下覆盖层的厚度tc2的比tcl/tc2 W满足0. l〇《tcl/ tc2《1. 00,从而可缩短在嵌入板中的多层陶瓷电子组件中的电流路径W减小ESL。
[0069] 例如，上覆盖层的厚度小于下覆盖层的厚度，从而可缩短在嵌入板中的多层陶瓷 电子组件中的电流路径。
[0070] 如上所述，调节上覆盖层的厚度tcl对下覆盖层的厚度tc2的比tcl/tc2 W满足 0. 10《tcl/tc2《1. 00,从而在使得多层陶瓷电容器嵌入板中时，可将具有较薄的厚度的 上覆盖层的部分设置成邻近应用处理器（AP)，由此可缩短电流路径W减小ESL。
[0071] 例如，嵌入板中的多层陶瓷电容器的内电极的位置邻近AP，从而可缩短电流路径 W减小ESL。
[0072] 在上覆盖层的厚度tcl对下覆盖层的厚度tc2的比tcl/tc2小于0. 10的情况下， 由于上覆盖层的厚度与下覆盖层的厚度之间的差距明显，所W可能产生翅曲。
[0073] 同时，在上覆盖层的厚度tcl对下覆盖层的厚度tc2的比tcl/tc2大于1. 0的情 况下，因为在嵌入板中的多层陶瓷电子组件中的电流路径相对长，所W E化不会减小。
[0074] 同时，可通过将包括导电金属的导电膏印刷至预定厚度来在介电层11上形成第 一内电极21和第二内电极22 (具有不同极性的一对电极）。
[0075] 另外，第一内电极21和第二内电极22可被形成为使第一内电极21和第二内电极 22通过两个端表面沿着介电层11的堆叠方向交替地暴露并通过设置于两者之间的介电层 11来彼此电绝缘。
[0076] 例如，可通过第一内电极21和第二内电极22被交替地暴露到陶瓷主体10的两个 端表面的部分来将第一内电极21和第二内电极22分别电连接到第一外电极31和第二外 电极32。
[0077] 因此，在对第一外电极31和第二外电极32施加电压的情况下，电荷在彼此面对的 第一内电极21和第二内电极22之间累积。该里，多层陶瓷电容器的电容与第一内电极21 和第二内电极22彼此重叠的区域的面积成比例。
[0078] 另外，包括在形成第一内电极21和第二内电极22的导电膏中的导电金属可W是 媒肌）、铜脚）、把（Pd)或它们的合金，但本公开不限于此。
[007引此外，导电膏的印刷法可包括丝网印刷法、凹版印刷法等，但本公开不限于此。
[0080] 根据本公开的示例性实施例，可将第一外电极31和第二外电极32形成在陶瓷主 体10的两端上。
[0081] 第一外电极31可包括电连接到第一内电极21的第一基电极31a和形成在第一基 电极31a上的第一端电极3化。
[0082] 另外，第二外电极32可包括电连接到第二内电极22的第二基电极32a和形成在 第二基电极32a上的第二端电极32b。
[0083] W下，将详细地描述第一外电极31和第二外电极32的结构。
[0084] 第一基电极31a和第二基电极32a可包括第一导电金属和玻璃。
[0085] 为了形成电容，可将第一外电极31和第二外电极32形成在陶瓷主体10的两个端 表面上，并且可将包括在第一外电极31和第二外电极32中的第一基电极31a和第二基电 极32a电连接到第一内电极21和第二内电极22。
[0086] 第一基电极31a和第二基电极32a可由与第一内电极21和第二内电极22的导电 材料相同的导电材料形成，例如，可由从由铜（化）、银（Ag)、媒（Ni)和它们的合金组成的组 中选择的至少一种第一导电金属形成。然而，本公开不限于此。
[0087] 可通过涂覆将玻璃料添加到第一导电金属粉末而制备的导电膏并执行烧结工艺 来形成第一基电极31a和第二基电极32a。
[0088] 根据本公开的示例性实施例，第一外电极31和第二外电极32可包括形成在第一 基电极31a和第二基电极32a上的第一端电极3化和第二端电极32b。
[0089] 第一端电极3化和第二端电极32b可由第二导电金属形成。
[0090] 第二导电金属不受具体限制，但可W是铜（化）。
[0091] 通常，因为多层陶瓷电容器是被安装在印刷电路板上，所W通常可将媒/锡锻层 形成在外电极上。
[0092] 然而，根据本公开的示例性实施例的多层陶瓷电容器可W是嵌入板中的多层陶瓷 电容器，但可不被安装在板上，并且可通过由铜（化）形成的通过件来使多层陶瓷电容器的 第一外电极31和第二外电极32与板的电路彼此电连接。
[0093] 因此，根据本公开的示例性实施例，第一端电极3化和第二端电极3化可由与铜 (化）（形成在板中的通过件的材料）具有良好的电连接的铜（化）形成。
[0094] 同时，第一基电极31a和第二基电极32a主要由铜（化）形成，但包括玻璃，使得在 执行在板中形成通过件的激光加工时，包括在玻璃中的组分可吸收激光束，由此会不能调 节通过件的加工深度。
[0095] 由于如上所述的原因，嵌入板中的多层陶瓷电子组件的第一端电极3化和第二端 电极3化可由铜（化）形成。
[0096] 形成第一端电极3化和第二端电极3化的方法不受具体限制，但例如，可通过锻覆 工艺来形成。
[0097] 因此，在执行烧结工艺之后，因为第一端电极3化和第二端电极3化仅由铜（化） 形成且不包括玻璃料，所W在执行在板中形成通过件的激光加工时，包括在玻璃中的组分 可W不吸收激光束，由此可W不发生通过件的加工深度不能够被调节的上述问题。
[0098] 同时，根据本公开的示例性实施例，在与沿陶瓷主体10的长度方向从在第一内电 极21和第二内电极22中的最上面的内电极绘制的虚拟线对应的第一基电极31a和第二基 电极32a的各个区域的厚度是ta的情况下，可满足10 y m《ta《50 y m。
[0099] 为了如上所述地缩短在嵌入板中的多层陶瓷电子组件中的电流路径W减小的 ESL，可调节上覆盖层的厚度tcl对下覆盖层的厚度tc2的比tcl/tc2 W满足0. 10《tcl/ tc2《1. 00,从而水分或锻覆溶液会渗入外电极中。
[0100] 例如，因为上覆盖层的厚度被减小，所W与沿陶瓷主体的长度方向从在第一内电 极和第二内电极中的最上面的内电极绘制的虚拟线对应的第一基电极和第二基电极的各 个区域的厚度通常是薄的，从而水分或锻覆溶液会容易渗入电极中。
[0101] 然而，根据本公开的示例性实施例，在与沿陶瓷主体10的长度方向从在第一内电 极21和第二内电极22中的最上面的内电极绘制的虚拟线对应的第一基电极31a和第二基 电极32a的各个区域的厚度是ta的情况下，可满足10 y m《ta《50 y m W防止渗入水分 或锻覆溶液。
[0102] 例如，可减小上覆盖层和下覆盖层的厚度tc，E化会减小，并且可调节第一基电极 31a和第二基电极32a的区域的厚度W防止渗入水分或锻覆溶液，从而可实现具有优异可 靠性的嵌入板中的多层陶瓷电子组件。
[0103] 在与沿陶瓷主体10的长度方向从在第一内电极21和第二内电极22中的最上面 的内电极绘制的虚拟线对应的第一基电极31a和第二基电极32a的区域的厚度ta小于 10 ym的情况下，水分或锻覆溶液会渗入电极中，从而可发生可靠性的问题。
[0104] 在与沿陶瓷主体10的长度方向从在第一内电极21和第二内电极22中的最上面 的内电极绘制的虚拟线对应的第一基电极31a和第二基电极32a的区域的厚度ta大于 50 ym的情况下，会减小可实现电容的空间，从而会难W获得具有相对高的电容的电子组 件。
[0105] 另外，在介电层的厚度相对薄W实现具有相对高的电容的电子组件的情况下，可 靠性会恶化。
[0106] 同时，在第一端电极3化和第二端电极32b的厚度是化的情况下，可满足 tp > 5 y m。
[0107] 第一端电极3化和第二端电极32b的厚度化可满足化> 5 y m，但本公开不限于 此，且第一端电极3化和第二端电极32b的厚度化可W是15 ym或更小。
[0108] 如上所述，第一端电极3化和第二端电极32b的厚度化满足化> 5 y m且被调节 为15 ym或更小，从而在板中的通过件加工可W是优良的且可实现具有优异的可靠性的多 层陶瓷电容器。
[0109] 在第一端电极3化和第二端电极32b的厚度化小于Sum的情况下，在允许将多 层陶瓷电子组件嵌入印刷电路板中并加工导电通孔时，可发生导电通孔连接到陶瓷主体10 的缺陷。
[0110] 在第一端电极3化和第二端电极32b的厚度化大于15 y m的情况下，由于第一端 电极3化和第二端电极32b的应力，因此可在陶瓷主体10中产生裂纹。
[0111] 同时，参照图2和图3,在根据本公开的示例性实施例的多层陶瓷电子组件中，在 第一端电极3化和第二端电极3化的表面粗趟度是Ra且第一端电极3化和第二端电极32b 的厚度是化的情况下，可满足200皿《Ra《化。
[0112] 调节第一端电极3化和第二端电极3化的表面粗趟度Ra W满足200皿《Ra《化， 从而可减少在多层陶瓷电子组件与板之间的分层现象并且可防止裂纹的发生。
[0113] 表面粗趟度指示在处理金属表面时形成在表面中的细小的凸出-凹陷的程度。
[0114] 表面粗趟度是由在通过处理方法的适当工艺中使用的工具形成的、在其表面中的 划痕和镑蚀等。在表面粗趟度指示粗趟的程度的情况下，通过与之垂直的平面来切割表面 且其切割横截面具有一些曲线，其中，从曲线的最低点到曲线的最高点的高度表示中也线 平均粗趟度且可由Ra来表示。
[0115] 在本公开的示例性实施例中，第一端电极3化和第二端电极32b的中也线平均粗 趟度被定义为Ra。
[0116] 具体地，可通过绘制关于形成在第一端电极3化和第二端电极32b的一个表面上 的粗趟度的虚拟中也线来计算第一端电极3化和第二端电极32b的中也线平均粗趟度Ra。
[0117] 接着，可基于粗趟的虚拟中也线来测量每个距离（例如，ri、r2、r3、……和ri3)，并 接着，如下面的公式所述，可通过计算距离的平均值来计算第一端电极3化和第二端电极 3化的中也线平均粗趟度Ra。 K牛n牛K H----r 阳m] R.a 二^-------^ ?
[0119] 调节第一端电极3化和第二端电极32b的中也线平均粗趟度Ra W满足 200nm《Ra《tp，从而可实现具有优异的耐受电压、提高了的多层陶瓷电子组件与板之间 的粘附力W及优异的可靠性的多层陶瓷电子组件。
[0120] 在第一端电极3化和第二端电极32b的表面粗趟度小于200nm的情况下，可发生 在多层陶瓷电子组件与板之间的分层现象。
[0121] 同时，在第一端电极3化和第二端电极32b的表面粗趟度超过第一端电极3化和 第二端电极32b的厚度化的情况下，可出现裂纹。
[0122] 根据本公开的示例性实施例，陶瓷主体10可包括形成在其上表面上的标识部（未 示出）。
[0123] 如上所述，陶瓷主体10包括形成在其上的标识部，从而在使得多层陶瓷电容器嵌 入板中时，具有更进一步减小的厚度的上覆盖层的部分可被设置成邻近应用处理器（AP)， 由此可缩短电流路径W减小ESL。
[0124] 例如，嵌入板中的多层陶瓷电子组件的内电极的位置邻近AP，从而可缩短电流路 径W减小ESL。
[0125] W下，将描述根据本公开的示例性实施例的嵌入板中的多层陶瓷电子组件的制造 方法，但本公开不限于此。
[0126] 在根据本公开的示例性实施例的嵌入板中的多层陶瓷电子组件的制造方法中，首 先，可将包含诸如铁酸顿炬aTi〇3)粉末等的粉末的浆料涂覆到载体膜上并在载体膜上使浆 料干燥W制备多个陶瓷生片，由此形成介电层。
[0127] 可通过混合陶瓷粉末、粘结剂、溶剂W制备浆料，并通过刮片法将由此获得的浆料 形成为具有若干ym的厚度的片（陶瓷生片）来制造陶瓷生片。
[012引接着，可制备包括按重量计40份至50份的媒粉（具有0. 1 y m至0. 2 y m的平均 颗粒尺寸）的用于内电极的导电膏。
[0129] 在通过丝网印刷法来将用于内电极的导电膏涂覆到生片W形成内电极之后，可堆 叠400层至500层具有形成在其上的内电极的生片W形成陶瓷主体10。
[0130] 在根据本公开的示例性实施例的多层陶瓷电容器中，可将第一内电极21和第二 内电极22形成为通过陶瓷主体10的两个端表面来分别暴露。
[0131] 接着，可将包括第一导电金属和玻璃的第一基电极和第二基电极形成在陶瓷主体 10的端部上。
[0132] 第一导电金属不受具体限制，但可W是从由铜（Cu)、银（Ag)、媒（Ni)和它们的合 金组成的组中选择的至少一种。
[0133] 玻璃不受具体限制，但可将具有与用在形成通常的多层陶瓷电容器的外电极中的 玻璃相同的组分的材料用作该玻璃。
[0134] 第一基电极和第二基电极可形成在陶瓷主体的端部上，W由此分别电连接到第一 内电极和第二内电极。
[01巧]接着，第一基电极和第二基电极可包括由形成在其上的第二导电金属形成的锻 层。
[0136] 第二导电金属不受具体限制，但可W是铜（化）。
[0137] 锻层可由第一端电极和第二端电极构成。
[013引将省略具有与根据本公开的上述示例性实施例的嵌入板中的多层陶瓷电子组件 的特征相同的特征的其他部件的描述。
[0139] W下，尽管将参照发明示例来详细描述本公开，但不限于此。
[0140] 检测在根据本公开的发明示例的嵌入板中的多层陶瓷电子组件中的取决于陶瓷 主体10的厚度ts和上覆盖层的厚度tcl对下覆盖层的厚度tc2的比tcl/tc2的等效串联 电感巧SL)和翅曲的发生。
[0141] 通过相对于参考等效串联电感巧SL。）值的相对比值来确定等效串联电感巧化）。
[0142] 另外，检测取决于第一基电极和第二基电极的厚度的抗湿负荷的可靠性。
[0143] 此外，为了检查取决于第一端电极3化和第二端电极32b的厚度的在通过件加工 中是否发生缺陷，W及检查取决于第一端电极3化和第二端电极32b的表面粗趟度的在粘 附表面上的分层的发生频率，使具有嵌入其中的多层陶瓷电子组件的板处在用于移动电话 主板的片式组件的通常条件下，例如，在85C的温度W及85%的相对湿度下达30分钟，并 执行要检测的每项检测。
[0144] 下面的表1至表4示出取决于陶瓷主体10的厚度ts和上覆盖层的厚度tcl对下 覆盖层的厚度tc2的比tcl/tc2的发生的等效串联电感巧SL)和翅曲。[表1]
[0145]
【权利要求】
1. 一种嵌入板中的多层陶瓷电子组件，所述多层陶瓷电子组件包括： 陶瓷主体，包括介电层并且具有彼此相对的第一主表面和第二主表面、彼此相对的第 一侧表面和第二侧表面W及彼此相对的第一端表面和第二端表面； 有效层，包括形成为通过陶瓷主体的两个端表面来交替地暴露的多个第一内电极和第 二内电极，所述介电层置于所述多个第一内电极和第二内电极之间，W由此在其中形成电 容； 上覆盖层和下覆盖层，形成在有效层的上部和下部上；W及 第一外电极和第二外电极，形成在陶瓷主体的两端上， 其中，第一外电极包括第一基电极和形成在第一基电极上的第一端电极，第二外电极 包括第二基电极和形成在第二基电极上的第二端电极，并且在上覆盖层的厚度是tcl且下 覆盖层的厚度是tc2的情况下，满足0. 10《tcl/tc2《1. 00。
2. 如权利要求1所述的嵌入板中的多层陶瓷电子组件，其中，在与沿陶瓷主体的长度 方向从在第一内电极和第二内电极中的最上面的内电极绘制的虚拟线对应的第一基电极 和第二基电极的区域的厚度是ta的情况下，满足10 y m《ta《50 y m。
3. 如权利要求1所述的嵌入板中的多层陶瓷电子组件，其中，第一端电极和第二端电 极由铜形成。
4. 如权利要求1所述的嵌入板中的多层陶瓷电子组件，其中，在第一端电极和第二端 电极的厚度是化的情况下，满足化> 5 y m。
5. 如权利要求1所述的嵌入板中的多层陶瓷电子组件，其中，在第一端电极和第 二端电极的表面粗趟度是Ra且第一端电极和第二端电极的厚度是化的情况下，满足 200nm《Ra《化。
6. 如权利要求1所述的嵌入板中的多层陶瓷电子组件，其中，通过锻覆工艺来形成第 一端电极和第二端电极。
7. 如权利要求1所述的嵌入板中的多层陶瓷电子组件，其中，在陶瓷主体的厚度是ts 的情况下，满足ts《300ym。
8. 如权利要求1所述的嵌入板中的多层陶瓷电子组件，其中，所述嵌入板中的多层陶 瓷电子组件还包括形成在陶瓷主体上的标识部。
9. 一种具有嵌入其中的多层陶瓷电子组件的印刷电路板，所述印刷电路板包括绝缘板 W及嵌入绝缘板中的多层陶瓷电子组件，所述嵌入绝缘板中的多层陶瓷电子组件包括： 陶瓷主体，包括介电层并且具有彼此相对的第一主表面和第二主表面、彼此相对的第 一侧表面和第二侧表面W及彼此相对的第一端表面和第二端表面； 有效层，包括形成为通过陶瓷主体的两个端表面来交替地暴露的多个第一内电极和第 二内电极，介电层置于所述多个第一内电极和第二内电极之间，W由此形成电容； 上覆盖层和下覆盖层，形成在有效层的上部和下部中；W及 第一外电极和第二外电极，形成在陶瓷主体的两端中， 其中，第一外电极包括第一基电极和形成在第一基电极上的第一端电极，第二外电极 包括第二基电极和形成在第二基电极上的第二端电极，并且在上覆盖层的厚度是tcl且下 覆盖层的厚度是tc2的情况下，满足0. 10《tcl/tc2《1. 00。
10. 如权利要求9所述的具有嵌入其中的多层陶瓷电子组件的印刷电路板，其中，在与 沿陶瓷主体的长度方向从在第一内电极和第二内电极中的最上面的内电极绘制的虚拟线 对应的第一基电极和第二基电极的区域的厚度是ta的情况下，满足10 y m《ta《50 y m。
11. 如权利要求9所述的具有嵌入其中的多层陶瓷电子组件的印刷电路板，其中，第一 端电极和第二端电极由铜形成。
12. 如权利要求9所述的具有嵌入其中的多层陶瓷电子组件的印刷电路板，其中，在第 一端电极和第二端电极的厚度是化的情况下，满足化> Sum。
13. 如权利要求9所述的具有嵌入其中的多层陶瓷电子组件的印刷电路板，其中，在第 一端电极和第二端电极的表面粗趟度是Ra且第一端电极和第二端电极的厚度是化的情况 下，满足200nm《Ra《化。
14. 如权利要求9所述的具有嵌入其中的多层陶瓷电子组件的印刷电路板，其中，通过 锻覆工艺来形成第一端电极和第二端电极。
15. 如权利要求9所述的具有嵌入其中的多层陶瓷电子组件的印刷电路板，其中，在陶 瓷主体的厚度是ts的情况下，满足ts《300 y m。
16. 如权利要求9所述的具有嵌入其中的多层陶瓷电子组件的印刷电路板，其中，陶瓷 主体还包括形成在其上的标识部。
【文档编号】H01G4/30GK104465087SQ201410449603
【公开日】2015年3月25日 申请日期:2014年9月4日 优先权日:2013年9月16日
【发明者】李海峻, 金斗永, 李炳华, 郑镇万 申请人:三星电机株式会社