专利名称：一种利用牺牲层的soi mosfet体接触形成方法
技术领域：
本发明涉及的是一种电子元器件的形成方法。具体的说是一种利用牺牲层的SOIMOSFET体接触形成方法。
背景技术：
SOI技术作为一种全介质隔离技术，有着许多体硅技术不可比拟的优越性。但是SOI器件本身也存在着一些寄生效应，其中部分耗尽SOI器件的浮体效应是与体硅器件相比最大的一个问题，这也成为制约SOI技术发展与广泛应用的原因之一。浮体效应会产生 kink效应、漏击穿电压降低、反常亚阈值斜率等，严重影响器件的性能。由于浮体效应对器件性能的影响，如何抑制浮体效应成为SOI器件研究的热点。针对浮体效应的抑制方法可分为两类一类是采用体接触的方式使体区积累的空穴得到释放，一类是从工艺的角度出发通过注入复合中心，控制少子寿命。体接触是指使隐埋氧化层上方、硅膜底部处于电学浮空状态的中性区域和外部相接触，导致空穴不可能在该区域积累。传统的体接触方法有T型栅、H型栅和BTS结构。但是传统的T型栅、H型栅器件的体接触电阻随沟道宽度的增加而增大，相应的浮体效应越显著，虽然可以采取增加硅膜厚度的方法解决接触电阻偏大的问题，但是随着硅膜厚度的增力口，器件的源漏结深加大，使得体寄生电容增大，从而影响器件的性能。BTS结构是直接在源区形成P+区，这种结构使得源漏不对称，导致源漏无法互换，进而使有效沟道宽度减小。因此如何在实现体接触结构的同时，减小接触电阻和寄生电容成为研究SOIMOSFET器件体接触问题的热点。同时由于SOI隐埋氧化层的低热导率，SOI器件存在直流自加热效应。随着器件漏端电压和栅电压的增大，功耗增大，硅体内的温度上升，高于环境温度，器件中迁移率、阈值电压、碰撞离化、浮体电位、泄漏电流、亚阈值斜率等均会受温度的影响，由此引起器件特性的变化。而现有的大多数的体接触结构中，对器件抗自加热效应的研究较少。现有的通过利用沟槽的方法来实现体接触结构的SOI MOSFET器件中，许多器件是通过在源区或漏区下方形成沟槽，将中性体区与栅电极相接实现将中性体区引出。这种方法固然可以抑制SOI MOSFET器件的浮体效应，但有时会破坏SOI MOSFET器件的隔离效果，同时在形成接触沟槽方面，在形成方法上反复的用到掩膜版与刻蚀技术，这使得器件在制作工艺上复杂化，制作步骤繁琐，不利于降低生产成本。
发明内容
本发明的目的在于提供一种减少掩膜版使用，简化制作工艺流程，降低制作成本的利用牺牲层的SOI MOSFET体接触形成方法。本发明的目的是这样实现的本发明的利用牺牲层的SOI MOSFET体接触形成方法包括步骤I、在底层半导体衬底I上淀积隐埋SiO2层2，在隐埋SiO2层2上淀积SiGe掩蔽膜3 ；步骤2、在SiGe掩蔽膜3上涂光刻胶4，第一次刻蚀去除大部分SiGe掩蔽膜3，露出隐埋SiO2层2，保留小部分的SiGe掩蔽膜3，使保留的SiGe掩蔽膜3两侧的隐埋SiO2层2面积不等；步骤3、再次涂胶，第二次刻蚀去除位于SiGe掩蔽膜3左侧面积 偏小的隐埋SiO2层2直至露出底层半导体衬底1，保留SiGe掩蔽膜3右侧面积大的隐埋SiO2层2结构；去除多余的光刻胶，之后外延生长顶层硅膜5 ；步骤4、光刻形成有源区，生长栅氧化层7，淀积多晶硅栅8，光刻多晶硅栅8，源漏端注入形成源端和漏端，其中通过注入在保留的SiGe掩蔽膜上形成源端；步骤5、在源端表面、多晶硅栅8表面和漏端表面涂光刻胶9，第三次刻蚀去除未涂胶部分的顶层硅膜5直至露出底层半导体衬底I ;步骤6、在露出的底层半导体衬底I上涂抹光刻胶，第四次横向刻蚀去除保留的SiGe掩蔽膜3a ;去除底层半导体衬底I上的光刻胶，外延生长补全顶层硅膜5，P+离子注入，去除多余的光刻胶，淀积金属电极。所述的底层半导体衬底I材料为硅、锗、III V族化合物半导体材料、II VI族化合物半导体材料或其他化合物半导体材料，也能采用单晶材料。所述的单晶材料可通过掺杂使其成为η型衬底或P型衬底。本发明的方法的主要特点如下本发明的利用牺牲层的SOI MOSFET体接触形成方法与其他单纯的利用沟槽刻蚀或掩膜版刻蚀技术从器件顶层开始，通过逐层刻蚀形成体接触结构的方法相比，本发明特别地利用SiGe牺牲层和外延生长技术形成体接触结构。具体地，采用SiGe材料作为牺牲层，使离子注入后形成的源区结深与漏区结深不同，通过横向刻蚀技术，去除SiGe牺牲层，使中性体区通过源区下方的通道与源极相连，实现体接触。同时通过纵向刻蚀，使由外延生长得到的顶层硅膜与底层半导体衬底直接相连，器件在工作时产生的多余热量通过顶层硅膜与底层半导体衬底的接触面导出。这一结构不仅可以实现抗浮体效应，还能够有效的防止自加热效应的产生。本发明在简化工艺步骤的同时，可实现体接触，增加抗浮体效应的有效性。
图I是刻蚀前带有SiGe掩蔽膜和隐埋SiO2层的底层半导体衬底的示意图；图2是图I结构第一次刻蚀后的截面图；图3是图2结构刻蚀去除部分隐埋SiO2层、去除光刻胶，外延生长顶层硅膜的示意图；图4是光刻有源区、生长栅氧化层、淀积多晶硅栅，源漏端注入后的截面图；图5是在图4所示结构基础上刻蚀去除部分顶层硅膜的示意图；图6是在图5所不结构上横向刻蚀去除SiGe掩蔽膜、夕卜延生长补全顶层娃膜、P+离子注入后器件最终结构的简略示意图。
具体实施方式
下面结合附图举例对本发明做详细的描述结合图I。所示在底层半导体衬底I上淀积隐埋SiO2层2，在隐埋SiO2层2上淀积有SiGe掩蔽膜3。底层半导体衬底I材料可自由选择，例如硅、锗、III V族化合物半导体材料、II VI族化合物半导体材料或其他化合物半导体材料等，也可以采用单晶材料，对于单晶材料也可通过掺杂使其成为η型衬底或P型衬底。结合图2。在SiGe掩蔽膜3上涂光刻胶4，使光刻胶4覆盖SiGe掩蔽膜3的小部分面积，刻蚀去除未涂胶的SiGe掩蔽膜3直至露出隐埋SiO2层2，并使保留的SiGe掩蔽膜3a两侧的隐埋SiO2层2面积不等，分别为2a和2b。结合图3。在保留的SiGe掩蔽膜3a的右侧面积较大的隐埋SiO2层2a上涂胶保护，刻蚀去除未涂胶的位于保留的SiGe掩蔽膜3a的左侧面积较小的隐埋SiO2层2b直至露出底层半导体衬底I。去除多余的光刻胶，外延生长顶层硅膜5。接触面6是顶层硅膜5与底层半导体衬底I的接触面。顶层硅膜5所用材料的物理性质可与底层半导体衬底材料相同，也可与底层半导体衬底材料不同。·结合图4。光刻有源区、生长栅氧化层7、淀积多晶硅栅8、源漏端注入形成源端和漏端。其中源端的注入位置在保留的SiGe掩蔽膜3a上。结合图5。在保留的SiGe掩蔽膜3a上方对应的源区表面、栅氧化层7和多晶硅栅8表面及漏区和漏区旁的顶层硅膜表面涂光刻胶9进行保护。刻蚀去除接触面6上方的顶层硅膜5直至露出底层半导体衬底I。结合图6。在图5所示结构基础上水平横向刻蚀，去除保留的SiGe掩蔽膜3a，夕卜延生长补全顶层硅膜5，新生长的顶层硅膜5与底层半导体衬底I相接为接触面10。对顶层硅膜5进行P+注入，在漏区表面、多晶硅栅8表面、源区表面淀积金属电极11，其中源区表明的金属电极也覆盖小部分的顶层硅膜5。以上所述的具体实施例，对本发明的目的、技术方案和有益效果经行了进一步详细说明，应注意到的是，以上所述仅为本发明的具体实施例，并不限制本发明，凡在本发明的精神和原则之内，所做的调制和优化，均应包含在本发明的保护范围之内。
权利要求
1.一种利用牺牲层的SOI MOSFET体接触形成方法，其特征在于包括以下步骤 步骤I、在底层半导体衬底(I)上淀积隐埋SiO2层(2)，在隐埋SiO2层(2)上淀积SiGe掩蔽膜(3)； 步骤2、在SiGe掩蔽膜(3)上涂光刻胶(4)，第一次刻蚀去除大部分SiGe掩蔽膜(3)，露出隐埋SiO2层(2)，保留小部分的SiGe掩蔽膜(3)，使保留的SiGe掩蔽膜(3)两侧的隐埋SiO2层(2)面积不等； 步骤3、再次涂胶，第二次刻蚀去除位于SiGe掩蔽膜(3)左侧面积偏小的隐埋SiO2层(2)直至露出底层半导体衬底(1)，保留SiGe掩蔽膜(3)右侧面积大的隐埋SiO2层(2)结构；去除多余的光刻胶，之后外延生长顶层硅膜(5)； 步骤4、光刻形成有源区，生长栅氧化层(7)，淀积多晶硅栅(8)，光刻多晶硅栅(8)，源漏端注入形成源端和漏端，其中通过注入在保留的SiGe掩蔽膜上形成源端； 步骤5、在源端表面、多晶硅栅(8)表面和漏端表面涂光刻胶(9)，第三次刻蚀去除未涂胶部分的顶层硅膜(5)直至露出底层半导体衬底(I)； 步骤6、在露出的底层半导体衬底(I)上涂抹光刻胶，第四次横向刻蚀去除保留的SiGe掩蔽膜(3a);去除底层半导体衬底(I)上的光刻胶，外延生长补全顶层硅膜(5)，P+离子注入，去除多余的光刻胶，淀积金属电极。
2.根据权利要求I所述的利用牺牲层的SOIMOSFET体接触形成方法，其特征在于，所述的底层半导体衬底(I)材料为硅、锗、III V族化合物半导体材料、II VI族化合物半导体材料或其他化合物半导体材料，也能采用单晶材料。
3.根据权利要求2所述的利用牺牲层的SOIMOSFET体接触形成方法，其特征在于，所述的单晶材料可通过掺杂使其成为η型衬底或P型衬底。
全文摘要
本发明提供的是一种利用牺牲层的SOI MOSFET体接触形成方法。包括在底层半导体衬底(1)上淀积隐埋SiO2层(2)，在隐埋SiO2层(2)上淀积SiGe掩蔽膜(3)；第一次刻蚀露出隐埋SiO2层(2)；第二次刻蚀保留SiGe掩蔽膜(3)右侧面积大的隐埋SiO2层(2)；外延生长顶层硅膜(5)；生长栅氧化层(7)，淀积多晶硅栅(8)；第三次刻蚀去除未涂胶部分的顶层硅膜(5)；第四次横向刻蚀去除保留的SiGe掩蔽膜(3a)；外延生长补全顶层硅膜(5)，P+离子注入，淀积金属电极。本发明提供一种减少掩膜版使用，简化制作工艺流程，降低制作成本的利用牺牲层的SOI MOSFET体接触形成方法。
文档编号H01L21/336GK102903640SQ20121040726
公开日2013年1月30日 申请日期2012年10月23日 优先权日2012年10月23日
发明者王颖, 包梦恬, 曹菲, 邵雷 申请人:哈尔滨工程大学