本发明涉半导体器件制作领域，尤其涉及一种闪存存储单元及制作方法。
背景技术：
快闪存储器(Flash Memory，简称闪存)是一种长寿命的非易失性(在断电情况下仍能保持所存储的数据信息)的半导体存储器，被广泛的应用到优盘、闪存卡、笔记本电脑、以及数码相机、手机等各类随身移动装置闪存式数码存储产品中。
现有技术中提供了一种闪存存储单元制作方法，首先，在衬底1之上依次形成氧化层和氮化硅层，将所述氧化层和氮化硅层作为硬掩膜层；在形成有硬膜层的衬底1上刻蚀平行排列的浅沟槽2，并形成正梯形氮化硅结构和其它形状的氮化硅结构；然后，对所述浅沟槽2进行氧化物填充以及平坦化处理以形成浅沟槽隔离3，去除氧化硅层和氮化硅结构，形成遂穿氧化层4，以及在去除氮化硅结构后的沟槽内填充多晶硅结构形成浮栅5；最后，在浅沟槽隔离3和浮栅5表面形成氧化硅层6，以及在氧化硅层6之上形成控制栅7。由上述方法制作的闪存存储单元如图1所示。
上述闪存存储单元制作方法存在以下不足：由于氮化硅层刻蚀形状的不稳定性，在填充浮栅时容易造成浮栅填充空隙等工艺缺陷，而且该方法填充形成的浮栅与控制栅的接触面积A较小，导致浮栅与控制栅的有效耦合电容偏低，而控制栅与有源区的距离较近，控制栅与有源区寄生耦合电容偏高，以致控制栅不能有效的控制浮栅器件的开启和闭合，造成器件的功耗偏高甚至失效。
技术实现要素：
本发明是为了解决现有技术中的上述不足而完成的，本发明的目的在于提出一种闪存存储器浮栅结构及制作方法，该结构和方法可以有效的控制浮栅器件的开启和闭合，降低了浮栅器件的功耗，提高了闪存存储器的擦写速度和可靠性。
为达此目的，本发明采用以下技术方案：
一方面，本发明实施例提供一种闪存存储单元制作方法，包括：
于衬底中通过制备浅沟槽隔离以隔离出有源区，所述有源区上依次生长有遂穿氧化层和氮化硅结构；
对所述氮化硅结构进行减宽处理，以形成减宽后的氮化硅结构和减宽区域；
于所述减宽区域内制备第一多晶硅结构，所述第一多晶硅结构为上窄下宽的多晶硅结构；
对所述浅沟槽隔离进行填充并进行化学机械抛光处理，以使所述浅沟槽隔离的表面与所述减宽后的氮化硅结构的上表面位于同一平面；
剥离所述减宽后的氮化硅结构，以形成沟槽；
于所述沟槽内生长第二多晶硅结构，所述第二多晶硅结构与所述第一多晶硅结构形成正梯形浮栅；
对所述浅沟槽隔离进行刻蚀，以使所述浅沟槽隔离的表面位于所述正梯形浮栅的上表面和下表面之间；
于所述浅沟槽隔离的表面和所述正梯形浮栅的侧壁及表面上制备氧化硅阻挡层；
于所述氧化硅阻挡层之上制备控制栅。
进一步的，于衬底中通过制备浅沟槽隔离以隔离出有源区，所述有源区上依次生长有遂穿氧化层和氮化硅结构，具体包括：
于衬底之上依次生长遂穿氧化层和氮化硅层，所述遂穿氧化层和所述氮化硅层形成硬掩膜层；
以所述硬掩膜层为掩膜，于所述衬底中制备多个浅沟槽，所述氮化硅层形成氮化硅结构；
于所述多个浅沟槽内形成浅沟槽隔离以隔离出有源区，所述浅沟槽隔离的表面与所述氮化硅结构的上表面位于同一平面；
对所述浅沟槽隔离进行回刻蚀，以使所述浅沟槽隔离的表面与所述氮化硅结构的下表面位于同一平面。
进一步的，于所述减宽区域内制备第一多晶硅结构，所述第一多晶硅结构为上窄下宽的多晶硅结构，具体包括：
于所述减宽后的氮化硅结构的表面和侧壁以及所述浅沟槽隔离的表面沉淀第一多晶硅结构；
对所述第一多晶硅结构进行刻蚀，以于所述减宽区域内制备第一多晶硅结构，所述第一多晶硅结构为上窄下宽的多晶硅结构。
进一步的，于所述沟槽内生长第二多晶硅结构，所述第二多晶硅结构与所述第一多晶硅结构形成正梯形浮栅，具体包括：
于所述沟槽内以及所述浅沟槽隔离的表面上生长第二多晶硅结构；
对所述第二多晶硅结构进行刻蚀，以使所述第二多晶硅结构的表面与所述沟槽的表面位于同一平面，所述第二多晶硅结构与所述第一多晶硅结构形成正梯形浮栅。
进一步的，所述减宽后的氮化硅结构通过磷酸溶液剥离。
进一步的，所述对所述浅沟槽隔离进行刻蚀采用干法刻蚀或湿法刻。
进一步的，所述减宽区域的宽度取值范围为100～300埃。
进一步的，所述氮化硅层的厚度取值范围为600～1000埃。
进一步的，所述第一多晶硅结构的厚度取值范围为300～800埃。
另一方面，本发明实施例还提供一种由上述的方法制作的闪存存储单元，包括：
衬底，所述衬底的上部形成有多个浅沟槽；
遂穿氧化层，生长于所述衬底之上；
正梯形浮栅，形成于所述遂穿氧化层上；
浅沟槽隔离，形成于所述多个浅沟槽内和所述正梯形浮栅的侧壁上；
氧化硅阻挡层，形成于所述浅沟槽隔离的表面和所述正梯形浮栅的侧壁及表面上；
控制栅，形成于所述氧化硅阻挡层之上。
本发明所述的闪存存储单元及制作方法，采取浮栅刻蚀技术，制作出一种正梯形的浮栅结构，由于正梯形浮栅的稳定性，不仅克服了浮栅填充的空隙等缺陷，而且梯形的坡面有利于浮栅与控制栅的有效耦合，从而可以有效的控制浮栅器件的开关和闭合，降低了浮栅器件的功耗，提高了闪存存储器的擦写速度和可靠性。
附图说明
为了更加清楚地说明本发明示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本发明所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。
图1是现有技术提供的闪存存储单元的剖面结构示意图；
图2是本发明实施例一提供的闪存存储单元制作方法的流程图；
图3至图6是本发明实施例一提供的步骤S110对应的结构剖面图；
图7是本发明实施例一提供的步骤S120对应的结构剖面图；
图8至图9是本发明实施例一提供的步骤S130对应的结构剖面图；
图10是本发明实施例一提供的步骤S140对应的结构剖面图；
图11是本发明实施例一提供的步骤S150对应的结构剖面图；
图12是本发明实施例一提供的步骤S160对应的结构剖面图；
图13是本发明实施例一提供的步骤S170对应的结构剖面图；
图14是本发明实施例一提供的步骤S180对应的结构剖面图；
图15是本发明实施例一提供的步骤S190对应的结构剖面图；
图16是本发明实施例二提供的闪存存储单元对应的结构剖面图。
图中：10、衬底；11、遂穿氧化层；12、氮化硅层；12a、氮化硅结构；12c、减宽后的氮化硅结构；13、浅沟槽；14、浅沟槽隔离；15、有源区；16、第一多晶硅结构；17、沟槽；18、第二多晶硅结构；19、浮栅；20、氧化阻挡层；21、控制栅。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将结合本发明实施例中的附图，通过具体实施方式，完整地描述本发明的技术方案。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例，基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本发明的保护范围之内。
实施例一：
图2给出了本发明实施例一提供的闪存存储单元制作方法的流程图。如图2所示，本实施例一提供的闪存存储单元制作方法，包括以下步骤：
步骤S110，于衬底10中通过制备浅沟槽隔离14以隔离出有源区15，所述有源区15上依次生长有遂穿氧化层11和氮化硅结构12a；
具体的，如图3至图6所示，参考图3，首先于衬底10之上依次生长遂穿氧化层11和氮化硅层12，其中,衬底10可以为硅衬底、锗硅衬底、锗衬底或者Ⅲ-Ⅴ族化合物衬底，本实施例中是以衬底10为硅衬底为例。遂穿氧化层11的材料优选为氧化硅，对生成的遂穿氧化层11进行离子注入，离子注入可以获得理想的掺杂浓度和集成度，进而调整最终存储单元的阈值电压，其中，注入的离子可以为硼离子或铟离子。氮化硅层12的厚度取值范围为600～1000埃。遂穿氧化层11和氮化硅层12构成硬掩膜层，硬掩膜层作为后续在衬底10上刻蚀浅沟槽13的掩膜。参考图4，以所述硬掩膜层为掩膜，于所述衬底10中制备多个浅沟槽13，所述氮化硅层12形成氮化硅结构12a。参考图5，于所述多个浅沟槽13内形成浅沟槽隔离14以隔离出有源区15，所述浅沟槽隔离14的表面与所述氮化硅结构12a的上表面位于同一平面,具体的，先对多个浅沟槽13的侧壁进行浅沟槽侧壁氧化处理，然后，可以采用化学气象沉淀工艺在多个浅沟槽13内以及多个浅沟槽13之上沉淀浅沟槽隔离14，其中，浅沟槽隔离14的材料至少包括氧化硅，对浅沟槽隔离14进行平坦化处理，例如进行化学机械抛光(Chemical Mechanical Polishing，CMP)，使浅沟槽隔离14的表面与氮化硅结构12a的表面位于同一平面。参考图6，对所述浅沟槽隔离14进行回刻蚀，其中刻蚀方法可以为干法刻蚀或湿法刻蚀,以使所述浅沟槽隔离14的表面与所述氮化硅结构12a的下表面位于同一平面。
另外，对浅沟槽隔离14的刻蚀高度优选为完全露出氮化硅结构12a，为了便于描述，本实施例以所述浅沟槽隔离14的表面与所述氮化硅结构12a的下表面位于同一平面为例。
步骤S120，对所述氮化硅结构12a进行减宽处理，以形成减宽后的氮化硅结构12b和减宽区域12c；
具体的，如图7所示，对氮化硅结构的四周进行减宽处理，以形成减宽后的氮化硅结构12b和减宽区域12c，其中，减宽区域12c的宽度取值范围为100～300埃。
步骤S130，于所述减宽区域12c内生成第一多晶硅结构16，所述第一多晶硅结构16为上窄下宽的多晶硅结构；
具体的，如图8至图9所示，参考图8，于所述减宽后的氮化硅结构12b的表面和侧壁以及所述浅沟槽隔离14的表面沉淀第一多晶硅结构16，其中第一多晶硅结构16的厚度取值范围为300～800埃。参考图9，对所述第一多晶硅结构16进行刻蚀，以于所述减宽区域12c内生成第一多晶硅结构16，其他地方的第一多晶硅结构被刻蚀掉，所述第一多晶硅结构16为上窄下宽的多晶硅结构。
步骤S140，对所述浅沟槽隔离14进行填充并进行化学机械抛光处理，以使所述浅沟槽隔离14的表面与所述减宽后的氮化硅结构12b的上表面位于同一平面；
具体的，如图10所示，首先对浅沟槽隔离14进行填充，然后对浅沟槽隔离14进行平坦化处理，例如进行化学机械抛光处理，使所述浅沟槽隔离14的表面与所述减宽后的氮化硅结构12b的上表面位于同一平面。
步骤S150，剥离所述减宽后的氮化硅结构12b，以形成沟槽17；
具体的，如图11所示，优选的，减宽后的氮化硅结构12b可以通过磷酸溶液剥离。
步骤S160，于所述沟槽17内生长第二多晶硅结构18，所述第二多晶硅结构18与所述第一多晶硅结构16形成正梯形浮栅19；
具体的，如图12所示，参考图12，首先，于所述沟槽17内以及所述浅沟槽隔离14的表面上生长第二多晶硅结构18，可以采用低压化学气象沉淀法(low pressure chemical vapor deposition,LPCVD)在沟槽17内和所述浅沟槽隔离14的表面之上生长第二多晶硅结构18，最后对所述第二多晶硅结构18进行刻蚀，可以采用化学机械抛光工艺将浅沟槽隔离14表面以及沟槽表面之上的第二多晶硅结构18刻蚀掉，以使所述第二多晶硅结构18的表面与所述沟槽17的表面位于同一平面，其中，第二多晶硅结构18与第一多晶硅结构16形成正梯形浮栅19。
步骤S170，对所述浅沟槽隔离14进行刻蚀，以使所述浅沟槽隔离14的表面位于所述正梯形浮栅19的上表面和下表面之间；
具体的，如图13所示，其中，对浅沟槽隔离14进行刻蚀可以通过干刻蚀或湿法刻蚀去掉一部分浅沟槽隔离14并露出部分正梯形浮栅19，正梯形浮栅19露出的高度将直接决定正梯形浮栅和控制栅的耦合率，正梯形浮栅19露出的高度取值范围为100～600埃。
步骤S180，于所述浅沟槽隔离14的表面和所述正梯形浮栅19的侧壁及表面上制备氧化硅阻挡层20；
具体的，如图14所示，于浅沟槽隔离14的表面和正梯形浮栅19的侧壁及表面上炉管生长氧化硅阻挡层20，其中，氧化硅阻挡层20的材料为氧化硅。
步骤S190，于所述氧化硅阻挡层20之上制备控制栅21。
具体的，如图15所示，于氧化硅阻挡层20之上炉管生长控制栅21，其中控制栅21材料为多晶硅结构。参考图15，正梯形浮栅19的正梯形结构使得氧化阻挡层20和控制栅21可以很容易的生长在正梯形浮栅19的梯形坡面上，增加了控制栅21与正梯形浮栅19的有效接触面积a，从而有效增强了控制栅21与正梯形浮栅19的耦合电容，增大了控制栅21与有源区15的距离b,由于正梯形浮栅19夹在控制栅21和有源区15之间起到了电磁屏蔽的作用，所以控制栅21与有源区15的寄生耦合电容也得到了有效控制，使控制栅21能够有效的控制浮栅器件的开启和闭合，减小了器件的功耗。
本实施例提供的闪存存储单元制作方法，采用浮栅刻蚀技术，将氮化硅结构进行减宽处理，在减宽后的氮化硅结构四周形成浮栅的一部分结构，然后剥离减宽后的氮化硅结构，在形成的沟槽内沉淀浮栅的另一部分结构，进而形成完整的正梯形浮栅结构，由于正梯形浮栅的稳定性，不仅克服了现有技术制作工艺中浮栅填充的空隙等缺陷，而且梯形的坡面有利于浮栅与控制栅的有效耦合，从而可以有效的控制浮栅器件的开关和闭合，降低了浮栅器件的功耗，提高了闪存存储器的擦写速度和可靠性。
实施例二：
本实施例提供一种闪存存储单元，如图16所示，包括：
衬底10，所述衬底10的上部形成有多个浅沟槽13；
遂穿氧化层11，生长于所述衬底10之上；
正梯形浮栅19，形成于所述遂穿氧化层11上；
浅沟槽隔离14，形成于所述多个浅沟槽13内和所述正梯形浮栅19的侧壁上；
氧化硅阻挡层20，形成于所述浅沟槽隔离14的表面和所述正梯形浮栅19的侧壁及表面上；
控制栅21，形成于所述氧化硅阻挡层20之上。
本实施例提供的闪存存储单元，采用浮栅刻蚀技术，制作出一种正梯形的浮栅结构，由于正梯形浮栅的稳定性，不仅克服了现有技术制作工艺中浮栅填充的空隙等缺陷，而且梯形的坡面有利于浮栅与控制栅的有效耦合，从而可以有效的控制浮栅器件的开关和闭合，降低了浮栅器件的功耗，提高了闪存存储器的擦写速度和可靠性。
上述仅为本发明的较佳实施例及所运用的技术原理。本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行的各种明显变化、重新调整及替代均不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由权利要求的范围决定。