钴互连件技术的制作方法

本发明实施例涉及钴互连件技术。

背景技术：

在集成电路(IC)的制造中，器件形成在晶圆上并且通过导电互连层进行连接。可以在所谓的中段制程(MEOL)工艺或后段制程(BEOL)工艺期间形成这些导电互连层。MEOL和BEOL工艺的类似之处在于，它们都在介电层中形成开口(例如，介电层中的接触穴、沟槽或通穴)，然后利用导电材料填充这些开口。MEOL与BEOL的不同之处在于，MEOL通常出现在制造工艺的较早阶段，并且可以是指形成至诸如衬底中的源极/漏极区域的导电区域的接触件的工艺；而BEOL通常出现在制造工艺的较晚阶段，并且可以是指在由MEOL形成的接触件上面形成连续的金属化层和通孔的工艺。

技术实现要素：

根据本发明的一个实施例，提供了一种制造集成电路器件的方法，包括：在衬底上方形成介电层，其中，所述介电层包括布置在所述介电层内的开口；沿着所述开口的底部和侧壁表面形成第一钴衬垫；在所述第一钴衬垫的暴露的表面上形成阻挡衬垫；以及在所述开口中并且在所述阻挡衬垫上方形成块状钴层以填充所述开口的剩余空间。

根据本发明的另一实施例，还提供了一种制造集成电路器件的方法，包括：在衬底上方形成中段制程(MEOL)结构；在所述衬底上方形成介电层；形成延伸穿过所述介电层的开口以暴露所述MEOL结构的上表面的至少部分；在所述MEOL结构的所述上表面的所述暴露部分上形成沿着所述开口的侧壁向上延伸的第一钴衬垫；在所述第一钴衬垫的暴露的表面上 形成氮化钴衬垫；利用块状钴层填充所述开口的剩余空间；以及在填充所述块状钴层之后，执行退火工艺以在所述第一钴衬垫和所述MEOL结构的所述上表面的所述暴露部分的界面处形成硅化物膜。

根据本发明的又另一实施例，还提供了一种集成电路器件，包括：衬底；介电层，设置在所述衬底上方并且具有垂直地延伸穿过所述介电层的开口；第一钴衬垫，沿着所述开口的侧壁表面设置；阻挡衬垫，设置在所述开口中并且覆盖所述第一钴衬垫；以及块状钴层，设置在所述阻挡衬垫上方并且填充所述开口的剩余空间。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。

图1A示出了根据一些实施例的具有互连结构的集成电路的截面图。

图1B示出了根据一些其他实施例的具有互连结构的集成电路的截面图。

图2示出了根据一些实施例的填充用于互连件的开口的方法的流程图。

图3至图8示出了根据一些实施例的说明填充用于互连件的开口的方法的集成电路的截面图。

图9示出了根据一些实施例的用于沉积互连件的处理系统。

具体实施方式

以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括可以在第一部件和第二部件之间形成附加的部件使得第一部件和第 二部件可以不直接接触的实施例。另外，本发明可以在多个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空间关系术语以描述如图所示的一个元件或部件与另一元件或部件的关系。除图中所示的方位之外，空间关系术语意欲包括使用或操作过程中的器件的不同的方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可同样地作相应地解释。

在中段制程(MEOL)互连层中，硅化工艺用于形成硅化物接触件。例如，通常在现代半导体工艺(诸如互补金属氧化物半导体(CMOS)或双极型CMOS工艺)中实施硅化，以形成提供与源极/漏极区域、基极区域、集电极区域、发射极区域或多晶硅栅极的欧姆接触的硅化物层。通常，形成硅化物层的第一步是形成与下面的硅区域(如，下面的MEOL结构)直接接触的金属衬垫(如，钛衬垫)。然后通过真空室中的物理汽相沉积(PVD)工艺或化学汽相沉积(CVD)工艺在金属衬垫上形成阻挡衬垫(如，氮化钛)。然后，从真空室中去除工件，并且进行退火工艺。该退火工艺加热金属衬垫和邻接的下面的硅区域，以形成硅化物层。然后将工件送回真空室，并且形成导电插塞以填充开口的剩余部分。

应该理解，在形成金属衬垫和阻挡衬垫之后(即，在随后的退火工艺之前)从真空室中去除工件具有缺陷。周围的环境可以导致金属衬垫和/或阻挡衬垫的氧化，这可以增大所得到的互连结构的电阻。尽管可以通过氧化还原工艺去除该氧化，但是氧化材料的去除可以导致空隙的形成。这些空隙可以导致不良的电连接并且可以降低可靠性。

因此，本发明涉及形成MEOL互连层的改进的方法及相关器件，以降低接触电阻、减少空隙并且提高可靠性。在一些实施例中，方法包括在真空室中原位形成金属衬垫、阻挡衬垫以及插塞的至少一部分(诸如用于镀的晶种层)。在形成插塞的一部分之后执行退火工艺以使金属衬垫与下面的硅区域混合，从而形成硅化物层。通过将金属衬垫和阻挡衬垫保持在持 续的真空环境下(如，未将金属衬垫和阻挡衬垫暴露于工厂的周围环境)，限制了氧化并且减少了空隙。在一些实施例中，金属衬垫和插塞材料由钴制成，并且阻挡衬垫由氮化钴制成。由于可以在室温或相对低的温度下形成钴和氮化钴，所以限制了凝结并且还提高了器件的性能。

图1A示出了根据一些实施例的集成电路100a的截面图。

在一些实施例中，集成电路100a包括设置在衬底102上方的介电层106。导电互连结构120设置在垂直延伸穿过介电层106的开口122内。导电互连结构120包括从开口122的周边至中心顺序设置的第一钴衬垫108、阻挡衬垫110和钴插塞111。硅化物膜116设置在第一钴衬垫108与半导体结构104(诸如衬底102中的硅区域)的界面处。硅化物膜116包括硅原子和钴原子的化合物，以提供半导体结构104与其上的导电互连结构120之间的晶格匹配和良好的接触(如，欧姆接触)。

沿着开口122的底部和侧壁表面设置第一钴衬垫108。在一些实施例中，第一钴衬垫108与介电层106直接接触。在一些实施例中，第一钴衬垫108是钴或含钴化合物。第一钴衬垫108可以具有从大约至大约的厚度。在一些其他的实施例中，第一钴衬垫108可以具有从大约至大约的厚度。在又一些实施例中，第一钴衬垫108可以具有从大约至大约的厚度。

例如，阻挡衬垫110(氮化钴(CoN)衬垫)设置在第一钴衬垫108上并且覆盖第一钴衬垫108的底部和侧壁表面。阻挡衬垫110配置为硅化物形成限制材料以防止硅化物材料扩散穿过阻挡衬垫110。在一些实施例中，阻挡衬垫110可以具有从大约至大约的厚度。在一些其他的实施例中，阻挡衬垫110可以具有从大约至大约的厚度。在又一些实施例中，阻挡衬垫110可以具有从大约至大约的厚度。

钴插塞111可以包括多个不同的层，诸如钴晶种衬垫112和块状钴层114，其填充开口122的剩余空间。在一些实施例中，钴晶种衬垫112是钴或含钴化合物。在一些实施例中，钴晶种衬垫112可以具有从大约至大约的厚度。在一些其他的实施例中，钴晶种衬垫112可以具有从大约至大约的厚度。在一些实施例中，块状钴层114可以具有从 大约200nm至大约600nm的厚度。在一些其他的实施例中，尤其当开口122的高宽比非常小时，钴插塞111可以是通过单一沉积工艺由统一材料制成的连续的导电主体；并且在这种情况下，可以观察到块状钴层114与阻挡衬垫110直接接触。

半导体结构104设置在开口122正下方的衬底102内。在一些实施例中，半导体结构104是中段制程(MEOL)结构。在一些实施例中，中段制程(MEOL)结构可以是包括掺杂半导体结构的半导体器件的有源区域，诸如场效应晶体管的源极/漏极区域或多晶硅栅极。作为实例，中段制程(MEOL)结构可以是外延生长的SiGe或SiP区域，其用作源极/漏极区域并且在衬底102的上表面上面延伸。在其他的实施例中，MEOL结构可以是通过离子注入或外扩散形成的源极/漏极区域，并且具有与衬底102的上表面对应的最上部区域。

图1B示出了根据一些实施例的集成电路100b的截面图。

在一些实施例中，集成电路100b包括设置在衬底102上方的半导体结构104。可以从图1B中看出，在一些实施例中，半导体结构104的上表面具有凹形上表面，并且硅化物膜116向上延伸以到达氮化钴衬垫110的底面。因此，鉴于图1A示出了在硅化物膜116上方延伸的第一钴衬垫108以使硅化物膜116与阻挡衬垫110分离；图1B示出了一实例，其中硅化物膜116从该凹形表面向上延伸以直接邻接阻挡衬垫110的下表面。氮化钴衬垫110仍覆盖钴插塞111的底部和侧壁表面并且配置为硅化物形成限制材料以保护钴插塞111免于被硅化。金属层118可以设置在介电层106和导电互连结构120上方。在一些实施例中，金属层118可以与导电互连结构120直接接触。金属层118可以由与插塞材料相同或不同的材料制成。例如，金属层118可以由含铜或钴或它们的组合的化合物制成。

图2示出了根据一些实施例的填充用于互连件的开口的方法200的流程图的一些实施例。在一些实施例中，方法200可以应用于中段制程(MEOL)工艺以形成接触插塞。尽管下文将公开的方法200示出和描述为一系列的步骤或事件，但是应该理解，所示出的这些步骤或事件的顺序不应该被解释为限制意义。例如，一些步骤可以以不同顺序发生和/或与除 了本文所示和/或所述步骤或事件之外的其他步骤或事件同时发生。另外，并不要求所有示出的步骤都用来实施本文所描述的一个或多个方面或实施例。此外，可在一个或多个分离的步骤和/或阶段中执行本文所述步骤的一个或多个。

在步骤202中，在半导体结构上方的介电层内形成开口。半导体结构可以形成在衬底内或衬底上方。

在步骤203中，如以下具体示出的，分别在步骤204、210和216中原位形成钴衬垫、阻挡衬垫和钴晶种层以填充开口。由于在持续的真空环境下的室(如，未将半导体结构暴露于周围的工厂环境)中相继形成钴衬垫、阻挡衬垫和钴晶种层，所以显著减少了处理时间。也减少了偶然的氧化并且提高了器件质量。在一些实施例中，可以使用化学汽相沉积(CVD)工艺形成钴衬垫、阻挡衬垫和钴晶种层。在一些其他的实施例中，可以使用诸如溅射沉积工艺的物理汽相沉积(PVD)工艺形成钴衬垫、阻挡衬垫和钴晶种层。

在步骤204中，钴衬垫沉积在开口的侧壁表面和下表面上，与半导体衬底直接接触。在一些实施例中，钴衬垫是钴或含钴化合物。在一些实施例中，通过步骤206、208和209形成钴衬垫。

在步骤206中，在开口的表面上沉积钴前体。在一些实施例中，钴前体可以包括叔丁基乙炔六羧基二钴(dicobalt hexcarbonyl tertbutylacctylene，CCTBA)。

在步骤208中，通过等离子体处理钴前体。在一些实施例中，处理等离子体包含氢。

在步骤209中，重复步骤206和208以实现钴衬垫的期望的厚度。

在步骤210中，阻挡衬垫沉积在钴衬垫上并且与钴衬垫直接接触。在一些实施例中，阻挡衬垫是氮化钴衬垫。在一些实施例中，通过步骤212、214和215形成阻挡衬垫。

在步骤212中，在钴衬垫的表面上沉积阻挡前体。在一些实施例中，阻挡前体可以包括叔丁基乙炔六羧基二钴(CCTBA)或三羧基亚硝酰基钴(Co(CO)₃NO)。

在步骤214中，通过等离子体处理阻挡前体。在一些实施例中，处理等离子体包含氢、氮或氨。

在步骤215中，重复步骤212和214以实现阻挡衬垫的期望的厚度。

在步骤216中，在阻挡体上沉积钴晶种层。在一些实施例中，钴晶种层是元素钴或含钴化合物。在一些实施例中，通过步骤218、220和221形成钴晶种层。

在步骤218中，在阻挡衬垫的表面上沉积钴晶种前体。在一些实施例中，钴晶种前体可以包括叔丁基乙炔六羧基二钴(CCTBA)。

在步骤220中，通过等离子体处理钴晶种前体。在一些实施例中，处理等离子体包含氢。

在步骤221中，重复步骤218和220以实现钴晶种层的期望的厚度。

在步骤222中，形成块状钴层以填充开口的剩余空间。在一些实施例中，块状钴层是钴或含钴化合物。在一些实施例中，通过镀工艺形成块状钴层。在各个实施例中，镀工艺可以包括电化学镀工艺或化学镀工艺。在一些实施例中，用于去除形成钴晶种层上的钝化膜的化学溶液还用作用于镀工艺的电解液。在一些其他的实施例中，通过PVD工艺或CVD工艺沉积块状钴层，并且可以与步骤203的钴衬垫和阻挡衬垫的形成原位地执行沉积块状钴层。

在步骤224中，在利用块状钴层填充开口的剩余空间之后，执行退火工艺。退火工艺使钴衬垫与下面的半导体结构反应，以在硅化钴衬垫与下面的半导体结构的界面处形成硅化物膜。

图3至图8示出了根据一些实施例的填充用于集成芯片的金属互连件的开口的方法的一些截面图。虽然关于方法200描述了图3至图8，但是应该理解，图3至图8所公开的结构不限于该方法200，而且可以作为独立于该方法的结构而单独存在。类似地，虽然关于图3至图8描述了该方法，但是应该理解，该方法不限于图3至图8中公开的结构，而且可以独立于图3至图8中公开的结构而单独存在。

图3示出了对应于步骤202的截面图300的一些实施例。

如截面图300所示，半导体结构104形成在衬底102内。在一些实施 例中，衬底102可以是块状硅衬底或绝缘体上半导体(SOI)衬底(如，绝缘体上硅)。例如，衬底102也可以是二元半导体衬底(如，GaAs)、三元半导体衬底(如，AlGaAs)或更高阶数的半导体衬底。例如，在许多示例中，在制造衬底102期间，可以采用具有以下直径的盘状晶圆的形式：1inch(25mm)；2inch(51mm)；3inch(76mm)；4inch(100mm)；5inch(130mm)或125mm(4.9inch)；150mm(5.9inch，通常称为“6inch”)；200mm(7.9inch通常称为“8inch”)；300mm(11.8inch，通常称为“12inch”)；或450mm(17.7inch，通常称为“18inch”)。在一些实施例中，半导体结构104可以是诸如半导体器件的有源区域的MEOL结构。例如，半导体结构104可以是场效应晶体管的掺杂的源极/漏极区域或多晶硅栅极。作为实例，可以通过离子注入或通过在衬底102中形成凹槽并且利用应变诱导的源极/漏极材料(如，外延生长的SiP或SiGe)填充该凹槽来形成半导体结构104。在一些实施例中，半导体结构104可以在衬底102的上表面上面延伸。

介电层106形成在半导体结构104和衬底102上方。在一些实施例中，介电层106可以是具有近似为3.9的介电常数的二氧化硅(SiO₂)层。在其他的实施例中，介电层106可以是具有小于3.9的介电常数的多孔或固体低k电介质。

开口122形成在介电层106内且位于半导体结构104上方。在一些实施例中，通过使介电层106经受该蚀刻剂302来形成开口122，蚀刻剂302配置为根据先前形成在介电层106上方的掩模(未示出)去除介电层106的未被掩蔽的部分，。在各个实施例中，蚀刻剂302可以包括干蚀刻剂，干蚀刻剂具有包括氟类物质(如，CF₄、CHF₃、C₄F₈等)的蚀刻化学物。在其他的实施例中，蚀刻剂302可以包括湿蚀刻剂，该湿蚀刻剂包括氢氟酸(HF)。开口122垂直延伸穿过介电层106至下面的半导体结构104。在一些实施例中，开口122可以垂直延伸穿过形成在衬底102与介电层106之间的蚀刻停止层(未示出)。在一些实施例中，开口122可以包括沟槽或通穴，在该沟槽或通穴内形成导电互连层。在一些实施例中，可以通过包括在通穴上方形成沟槽线(trench line)的双镶嵌工艺形成开口122。双 镶嵌工艺可以是先沟槽工艺、先通孔工艺或自对准工艺。开口122也可以是衬底贯通孔(TSV)开口。

图4示出了对应于步骤204的截面图400的一些实施例。

如截面图400所示，使用PVD工艺或CVD工艺在开口122的侧壁表面和下表面上沉积第一钴衬垫108。应该理解，如本文所使用的，术语PVD可以应用于任何类型的PVD工艺，包括(但不限于)利用随后的凝结的蒸发、溅射或等离子体增强的溅射；术语CVD可以应用于任何类型的CVD工艺，包括(但不限于)等离子体增强的CVD、远程等离子体增强的CVD、原子层CVD、快速热CVD、气溶胶辅助的CVD等。在一些实施例中，第一钴衬垫108从开口122向外延伸至介电层106的上表面上。

图5示出了对应于步骤210的截面图500的一些实施例。

如截面图500所示，氮化钴衬垫510形成在第一钴衬垫108上。氮化钴衬垫510用作阻挡衬垫。可以使用CVD工艺形成氮化钴衬垫510。可以在相对低的温度下(大约200℃以下)形成氮化钴衬垫。在形成阻挡衬垫110之后，将工件保持在真空室中以用于随后的沉积。

图6示出了对应于步骤216的截面图600的一些实施例。

如截面图600所示，使用CVD工艺在氮化钴衬垫510上形成钴晶种衬垫112。

图7示出了对应于步骤222的截面图700的一些实施例。

如截面图700所示，形成块状钴层114以填充开口122的剩余空间。在一些实施例中，通过镀工艺形成块状钴层114。在各个实施例中，镀工艺可以包括电化学镀工艺或化学镀工艺。在一些实施例中，用于去除形成钴晶种层112上的钝化膜的化学溶液还用作用于镀工艺的电解液。在各个实施例中，电解液可以是酸电解液、碱电解液或中性电解液。在一些其他的实施例中，通过PVD工艺或CVD工艺沉积块状钴层114，并且可以与第一钴衬垫108和氮化钴衬垫510原位地执行该块状钴层的沉积。对于该方法，示出的在钴晶种衬垫112和块状钴层114之间的相同的边界线可以不存在。

图8示出了对应于步骤224的截面图800的一些实施例。

如截面图800所示，在利用块状钴层114填充开口的剩余空间之后，执行退火工艺。退火工艺使第一钴衬垫108与下面的半导体结构104反应，以在第一钴衬垫108与下面的半导体结构104的界面处形成硅化物膜116。在一些实施例中，由于反应消耗，所以减薄了第一钴衬垫108的下部的横向部分(也如图1A所示)，然而在一些实施例中，硅化物膜116形成为邻接氮化钴衬垫510(如图1B所示)。在一些实施例中，在退火之后执行平坦化工艺。平坦化工艺去除第一钴衬垫108、氮化钴衬垫510和块状钴层114的过量的部分，以形成平坦的表面。结果，如图1A和图1B所示，第一钴衬垫108、氮化钴衬垫510和块状钴层114可以具有与介电层106的上表面对准的平坦的上表面。在一些实施例中，平坦化工艺可包括化学机械抛光(CMP)工艺。在其他的实施例中，平坦化工艺可以包括其他的蚀刻工艺。

图9示出了根据一些实施例的对应于图4至图6的用于沉积互连件的处理系统。在一些实施例中，如图9所示，原位形成第一钴衬垫108、氮化钴衬垫510和钴晶种衬垫112。对应于图4，在半导体结构104的表面上沉积钴前体。在一些实施例中，钴前体可以包括叔丁基乙炔六羧基二钴(CCTBA)。通过等离子体处理钴前体。在一些实施例中，处理等离子体包含氢。前体沉积和等离子体处理可以重复若干周期(如，2至3个周期)以实现第一钴衬垫108的期望的厚度。还在相同的真空室中并且还在持续的真空环境下，对应于图5，在第一钴衬垫108的表面上沉积阻挡前体。在一些实施例中，阻挡前体可以包括叔丁基乙炔六羧基二钴(CCTBA)或三羧基亚硝酰基钴(Co(CO)₃NO)。通过等离子体处理阻挡前体。在一些实施例中，处理等离子体包含氢、氮或氨。前体沉积和等离子体处理可以重复若干周期(如，5至6个周期)以实现氮化钴衬垫510的期望的厚度。还在相同的真空室中并且还在持续的真空环境下，对应于图6，在氮化钴衬垫510的表面上沉积晶种层前体。在一些实施例中，晶种层前体可以包括叔丁基乙炔六羧基二钴(CCTBA)。通过等离子体处理阻挡前体。在一些实施例中，处理等离子体包含氢。前体沉积和等离子体处理可以重复若干周期(如，8至9个周期)以实现钴晶种衬垫112的期望的厚度。

因此，本发明涉及减少空隙并且提高可靠性的优化的技术以形成互连层(尤其是具有硅化物膜的MEOL互连件)。可以使用低温化学汽相沉积(CVD)工艺原位形成第一钴衬垫(用作金属硅化物衬垫)、氮化钴衬垫(用作阻挡衬垫)以及钴晶种衬垫，并且之后进行用于硅化的退火。因此，可以实现更好的填充。

在一些实施例中，本发明涉及一种制造集成电路器件的方法。该方法包括在衬底上方形成介电层。介电层包括布置在介电层内的开口。该方法还包括沿着开口的底部和侧壁表面形成第一钴衬垫。该方法还包括在第一钴衬垫的暴露的表面上形成阻挡衬垫并且利用块状钴层填充开口的剩余空间。

在其他的实施例中，本发明涉及一种制造集成电路器件的方法。该方法包括在衬底上方形成中段制程(MEOL)结构并且在衬底上方形成介电层。该方法还包括。该方法还包括：形成延伸穿过介电层的开口以暴露MEOL结构的上表面的至少一部分，并且在硅层的上表面的暴露部分上形成第一钴衬垫，以及该第一钴衬垫沿着开口的侧壁向上延伸。该方法还包括在第一钴衬垫的暴露的表面上形成氮化钴衬垫并且利用块状钴层填充开口的剩余空间。该方法还包括：在填充块状钴层之后，执行退火工艺以在第一钴衬垫与MEOL结构的上表面的暴露部分的界面处形成硅化物膜。

在又一其他的实施例中，本发明涉及一种集成电路器件。集成电路器件包括半导体衬底和设置在半导体衬底上方的介电层，该介电层具有布置在介电层内的开口。集成电路器件还包括沿着开口的侧壁表面设置的第一钴衬垫和覆盖第一钴衬垫的阻挡衬垫。集成电路器件还包括填充开口的剩余空间的钴插塞。

根据本发明的一个实施例，提供了一种制造集成电路器件的方法，包括：在衬底上方形成介电层，其中，所述介电层包括布置在所述介电层内的开口；沿着所述开口的底部和侧壁表面形成第一钴衬垫；在所述第一钴衬垫的暴露的表面上形成阻挡衬垫；以及在所述开口中并且在所述阻挡衬垫上方形成块状钴层以填充所述开口的剩余空间。

在上述方法中，还包括：在利用所述块状钴层填充所述开口的所述剩 余空间之后，执行退火工艺，其中，所述退火工艺使所述第一钴衬垫与下面的中段制程(MEOL)结构反应以在所述第一钴衬垫和所述下面的MEOL结构的界面处形成硅化物膜。

在上述方法中，所述第一钴衬垫形成为与所述介电层直接接触。

在上述方法中，使用溅射沉积工艺形成所述第一钴衬垫。

在上述方法中，使用化学汽相沉积(CVD)工艺形成所述第一钴衬垫。

在上述方法中，使用物理汽相沉积(PVD)工艺形成所述块状钴层。

在上述方法中，在形成所述第一钴衬垫、所述阻挡衬垫和所述块状钴层时，在持续地维持在真空下的室中相继形成所述第一钴衬垫、所述阻挡衬垫和所述块状钴层。

在上述方法中，还包括：在填充所述块状钴层之前，在所述阻挡衬垫上形成钴晶种衬垫；其中，通过镀工艺填充所述块状钴层。

在上述方法中，在形成所述钴晶种衬垫和所述阻挡衬垫时，在持续地维持在真空下的室中形成所述钴晶种衬垫和所述阻挡衬垫。

在上述方法中，形成所述第一钴衬垫和所述阻挡衬垫包括：将叔丁基乙炔六羧基二钴(CCTBA)引导至室中以作为钴前体；将所述钴前体暴露于包括氢的等离子体以形成所述第一钴衬垫；将叔丁基乙炔六羧基二钴(CCTBA)引导至所述室中的第一钴衬垫上以作为阻挡前体；以及将所述阻挡前体暴露于包括氢、氮或氨的等离子体以形成氮化钴衬垫。

在上述方法中，使用叔丁基乙炔六羧基二钴(CCTBA)作为前体来形成所述第一钴衬垫，并且使用三羧基亚硝酰基钴(Co(CO)₃NO)作为前体来形成所述阻挡衬垫。

根据本发明的另一实施例，还提供了一种制造集成电路器件的方法，包括：在衬底上方形成中段制程(MEOL)结构；在所述衬底上方形成介电层；形成延伸穿过所述介电层的开口以暴露所述MEOL结构的上表面的至少部分；在所述MEOL结构的所述上表面的所述暴露部分上形成沿着所述开口的侧壁向上延伸的第一钴衬垫；在所述第一钴衬垫的暴露的表面上形成氮化钴衬垫；利用块状钴层填充所述开口的剩余空间；以及在填充所述块状钴层之后，执行退火工艺以在所述第一钴衬垫和所述MEOL结构的 所述上表面的所述暴露部分的界面处形成硅化物膜。

在上述方法中，所述第一钴衬垫形成为与所述介电层直接接触。

在上述方法中，在形成所述第一钴衬垫和所述氮化钴衬垫时，在持续地维持在真空下的室中相继形成所述第一钴衬垫和所述氮化钴衬垫。

在上述方法中，在200℃以下形成所述第一钴衬垫、所述氮化钴衬垫和所述块状钴层。

在上述方法中，使用化学汽相沉积(CVD)工艺或物理汽相沉积(PVD)工艺形成所述块状钴层。

根据本发明的又另一实施例，还提供了一种集成电路器件，包括：衬底；介电层，设置在所述衬底上方并且具有垂直地延伸穿过所述介电层的开口；第一钴衬垫，沿着所述开口的侧壁表面设置；阻挡衬垫，设置在所述开口中并且覆盖所述第一钴衬垫；以及块状钴层，设置在所述阻挡衬垫上方并且填充所述开口的剩余空间。

在上述集成电路器件中，所述衬底包括直接位于所述开口下方的硅区域，并且其中，所述集成电路器件还包括：包括钴原子的硅化物层，设置在所述硅区域和所述第一钴衬垫的界面处。

在上述集成电路器件中，还包括：中段制程(MEOL)结构，设置在直接位于所述开口下方的所述衬底上方；以及包括钴原子的硅化物层，设置在所述MEOL结构和所述第一钴衬垫的界面处。

在上述集成电路器件中，所述MEOL结构的上表面凸出于所述衬底的上表面之上。

上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。